JP2744461B2 - 回路設計システム - Google Patents
回路設計システムInfo
- Publication number
- JP2744461B2 JP2744461B2 JP1068515A JP6851589A JP2744461B2 JP 2744461 B2 JP2744461 B2 JP 2744461B2 JP 1068515 A JP1068515 A JP 1068515A JP 6851589 A JP6851589 A JP 6851589A JP 2744461 B2 JP2744461 B2 JP 2744461B2
- Authority
- JP
- Japan
- Prior art keywords
- check
- job
- error
- circuit design
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 回路設計のCADにおける回路設計データベースに関
し、 実装設計等におけるエラーを的確に検出するとともに
テーブルによってエラーチェック項目を設定し、的確な
設計を迅速に行えることを目的とし、 回路設計に使用する情報を格納する回路設計データベ
ースを用いて、回路の設計を行なう回路設計システムに
おいて、設計データについて少なくとも１個のチェック
項目のエラー存在の有無につきチェックを行うチェック
手段と、該チェック手段で得られた結果を、前記チェッ
ク項目に関連付けて記憶する記憶手段と、回路の設計工
程における少なくとも１個のジョブについて、該ジョブ
と、該チェック項目のエラーの存在によって該ジョブの
実行に影響を与える前記チェック項目との関係を予め記
憶するチェックレベルテーブル手段と、前記ジョブを実
行する時に、前記記憶手段に記憶するチェックの結果と
前記チェックレベルテーブル手段に記憶する関係とによ
り、前記チェック項目がエラーを有する場合の該ジョブ
の実行に与える影響の有無を判別する判別手段と、前記
判別手段で前記ジョブの実行に影響がないと判別したと
きに該ジョブを実行させる実行手段と、よりなるように
構成する。
し、 実装設計等におけるエラーを的確に検出するとともに
テーブルによってエラーチェック項目を設定し、的確な
設計を迅速に行えることを目的とし、 回路設計に使用する情報を格納する回路設計データベ
ースを用いて、回路の設計を行なう回路設計システムに
おいて、設計データについて少なくとも１個のチェック
項目のエラー存在の有無につきチェックを行うチェック
手段と、該チェック手段で得られた結果を、前記チェッ
ク項目に関連付けて記憶する記憶手段と、回路の設計工
程における少なくとも１個のジョブについて、該ジョブ
と、該チェック項目のエラーの存在によって該ジョブの
実行に影響を与える前記チェック項目との関係を予め記
憶するチェックレベルテーブル手段と、前記ジョブを実
行する時に、前記記憶手段に記憶するチェックの結果と
前記チェックレベルテーブル手段に記憶する関係とによ
り、前記チェック項目がエラーを有する場合の該ジョブ
の実行に与える影響の有無を判別する判別手段と、前記
判別手段で前記ジョブの実行に影響がないと判別したと
きに該ジョブを実行させる実行手段と、よりなるように
構成する。
本発明はコンピュータエィディドデザイン（CAD）に
係り、さらに詳しくは回路設計のCADにおける回路設計
データベースに関する。
係り、さらに詳しくは回路設計のCADにおける回路設計
データベースに関する。
コンピュータの処理の能力の向上により回路設計をも
コンピュータを用いて行えるようになった。この回路設
計のCADにおいては、回路に使うIC、トランジスタその
他の情報はすべて予め回路設計データベースとして格納
しており、このデータを用いてグラフィック端末によっ
て設計を行っている。
コンピュータを用いて行えるようになった。この回路設
計のCADにおいては、回路に使うIC、トランジスタその
他の情報はすべて予め回路設計データベースとして格納
しており、このデータを用いてグラフィック端末によっ
て設計を行っている。
第７図は従来システムの構成図である。グラフィック
端末11から各種のコマンド等を入力し、回路設計データ
ベース10をアクセスし、目的の回路を設計する。この回
路設計では、設計者の論理が正しいか否かを行う論理シ
ミュレーション、さらにはプリント板化するための実装
設計、そしてその基板を制作するための各種部品の手
配、所謂部品リストを出力する。この場合、前述のグラ
フィック端末より回路設計を行った際、まず第１に論理
シミュレーションを行う。この論理シミュレーションに
よって回路設計データベースのチェックプログラム12を
実行し、エラーリスト13を出力する。もしこの論理シミ
ュレーションにおいて、エラー等があった場合には、再
度グラフィック端末11から修正変更を入力し、最終的な
回路を設計する。この変更によって論理シミュレーショ
ンが正しい設計を完了する。
端末11から各種のコマンド等を入力し、回路設計データ
ベース10をアクセスし、目的の回路を設計する。この回
路設計では、設計者の論理が正しいか否かを行う論理シ
ミュレーション、さらにはプリント板化するための実装
設計、そしてその基板を制作するための各種部品の手
配、所謂部品リストを出力する。この場合、前述のグラ
フィック端末より回路設計を行った際、まず第１に論理
シミュレーションを行う。この論理シミュレーションに
よって回路設計データベースのチェックプログラム12を
実行し、エラーリスト13を出力する。もしこの論理シミ
ュレーションにおいて、エラー等があった場合には、再
度グラフィック端末11から修正変更を入力し、最終的な
回路を設計する。この変更によって論理シミュレーショ
ンが正しい設計を完了する。
続いて実装設計に入り、前述の論理シミュレーション
と同様にチェック、さらにはそのチェックルに対するエ
ラーリストの出力を行い、修正変更等を可能とする。こ
のような順次入力論理シミュレーション、実装設計を行
うことによってコンピュータによる設計を行っている。
と同様にチェック、さらにはそのチェックルに対するエ
ラーリストの出力を行い、修正変更等を可能とする。こ
のような順次入力論理シミュレーション、実装設計を行
うことによってコンピュータによる設計を行っている。
前記した従来の回路設計データベースにおけるチェッ
ク方式は、人手にて入力した回路データの結果について
チェックを行い、エラーがあれば、その内容をプリンタ
に出力していた。しかしながら、このプリンタに出力す
るエラーリストはデータベースに保存されないため、例
えばエラー結果の見落とし、またはエラー箇所の修正変
更のし忘れが、データを入力した時点においては発見さ
れることは出来ず、後工程であるいわゆる実装設計等に
そのまま流れ込み、そこで問題が発生することがある。
ク方式は、人手にて入力した回路データの結果について
チェックを行い、エラーがあれば、その内容をプリンタ
に出力していた。しかしながら、このプリンタに出力す
るエラーリストはデータベースに保存されないため、例
えばエラー結果の見落とし、またはエラー箇所の修正変
更のし忘れが、データを入力した時点においては発見さ
れることは出来ず、後工程であるいわゆる実装設計等に
そのまま流れ込み、そこで問題が発生することがある。
このような問題が発生した場合、再度回路設計データ
ベースを稼働し、そのエラーの処理を行わなくてはなら
ない。そして再度実装設計のプログラムを実行してい
る。
ベースを稼働し、そのエラーの処理を行わなくてはなら
ない。そして再度実装設計のプログラムを実行してい
る。
このため、回路設計におけるエラーが発生し、前述し
たような修正変更等の忘れ、さらにはエラー結果の見落
とし等によってエラーが残っていた場合、実装設計によ
って再度エラーが検出され、さらに再度回路設計を行
い、また実装設計を行うというように同じ流れを何度も
繰り返さなければならないという問題を有していた。換
言するならば、完全にエラーをなくさない限り何度も回
路設計、実装設計等を繰り返さなければならない問題を
有していた。
たような修正変更等の忘れ、さらにはエラー結果の見落
とし等によってエラーが残っていた場合、実装設計によ
って再度エラーが検出され、さらに再度回路設計を行
い、また実装設計を行うというように同じ流れを何度も
繰り返さなければならないという問題を有していた。換
言するならば、完全にエラーをなくさない限り何度も回
路設計、実装設計等を繰り返さなければならない問題を
有していた。
本発明は回路設計、実装設計等におけるエラーを的確
に検出するとともにテーブルによってエラーチェック項
目を決定し、的確な設計を迅速に行えることを目的とす
る。
に検出するとともにテーブルによってエラーチェック項
目を決定し、的確な設計を迅速に行えることを目的とす
る。
第１図は本発明の原理ブロック図である。
本発明は回路設計データベースにおけるものである。
チェック手段１は、ローディング、割付、電源ピン、
終端抵抗のうちの少なくとも１個のチェックを行う。
終端抵抗のうちの少なくとも１個のチェックを行う。
記憶手段２は、前記チェック手段で得られた結果をチ
ェックし項目単位で記憶する。
ェックし項目単位で記憶する。
チェックレベルテーブル手段３は、実装設計、論理シ
ミュレーション、部品リストの少なくとも１個のジョブ
に必要とする前記チェック項目を記憶する。
ミュレーション、部品リストの少なくとも１個のジョブ
に必要とする前記チェック項目を記憶する。
判別手段４は前記実装設計、論理シミュレーション、
部品リストの少なくとも１個のジョブを実行する時に前
記チェックレベルテーブル手段から必要とするチェック
項目を求める。
部品リストの少なくとも１個のジョブを実行する時に前
記チェックレベルテーブル手段から必要とするチェック
項目を求める。
実行手段５は前記判別手段でエラーがないと判別した
時に前記ジョブを実行する。
時に前記ジョブを実行する。
チェック手段１は回路設計データベースを実行し、作
成した回路データにおけるローディング、未割付、電源
ピン、終端抵抗の内の少なくとも１個のチェックを行
う。
成した回路データにおけるローディング、未割付、電源
ピン、終端抵抗の内の少なくとも１個のチェックを行
う。
一方チェックレベルテーブル手段３には、実装設計、
論理シミュレーション、部品リストの少なくとも１個の
ジョブに関係するすなわち必要とする前記チェック項目
を記憶する。例えば論理シミュレーションにおいては、
ローディング等のチェックは必要とせず、データベース
作成結果においてローディングチェックにおいてローデ
ィングミスと検出しても論理シミュレーションを行うこ
とができる。このチェックレベルテーブル手段３におい
ては、上述のローディングであるならば、シミュレーシ
ョンにおいては、ローディングがチェック結果でエラー
であっても必要としないことを記憶している。判別手段
４はこのようにチェックレベルテーブル手段３を参照
し、論理シミュレーションを行う時には論理シミュレー
ションで必要とするチェック項目にエラーがないかを判
別し、エラーがない時にその結果を実行手段５に加え
る。実行手段５は、判別手段４によってエラーがないと
判別されているので、そのジョブを実行する。
論理シミュレーション、部品リストの少なくとも１個の
ジョブに関係するすなわち必要とする前記チェック項目
を記憶する。例えば論理シミュレーションにおいては、
ローディング等のチェックは必要とせず、データベース
作成結果においてローディングチェックにおいてローデ
ィングミスと検出しても論理シミュレーションを行うこ
とができる。このチェックレベルテーブル手段３におい
ては、上述のローディングであるならば、シミュレーシ
ョンにおいては、ローディングがチェック結果でエラー
であっても必要としないことを記憶している。判別手段
４はこのようにチェックレベルテーブル手段３を参照
し、論理シミュレーションを行う時には論理シミュレー
ションで必要とするチェック項目にエラーがないかを判
別し、エラーがない時にその結果を実行手段５に加え
る。実行手段５は、判別手段４によってエラーがないと
判別されているので、そのジョブを実行する。
チェック手段１とチェックレベルテーブル手段３とか
ら各ジョブに必要なチェック項目を判別して各ジョブを
実行するので的確に各種のジョブをエラーなく処理する
ことができる。
ら各ジョブに必要なチェック項目を判別して各ジョブを
実行するので的確に各種のジョブをエラーなく処理する
ことができる。
以下、図面を参照して本発明を詳細に説明する。
第２図は本発明の実施例のシステム構成図である。グ
ラフィック端末21は回路設計データベースを有するファ
イル22と接続しており、この回路設計データベースをア
クセスして目的の回路を設計する。なお、この設計にお
いては、例えば質問形式等における入力によって目的の
設計を行う。また図示しないがこれらの設計の処理はす
べてコンピュータが目的とするプログラムを実行するこ
とによってなされる。
ラフィック端末21は回路設計データベースを有するファ
イル22と接続しており、この回路設計データベースをア
クセスして目的の回路を設計する。なお、この設計にお
いては、例えば質問形式等における入力によって目的の
設計を行う。また図示しないがこれらの設計の処理はす
べてコンピュータが目的とするプログラムを実行するこ
とによってなされる。
回路設計データベース内には各種のIC等のピン配置が
記憶されており、これらの情報を用いてグラフィック端
末21を操作し、回路を設計する。そして設計した時点で
この回路が正しいかをチェックする。このチェックは当
然コンピュータによって行うものであり、ローディング
チェック、未割付チェック、電源ピンチェック、終端抵
抗チェック等がある。なお、このチェックはCPUがチェ
ックプログラムを実行することによってなされる。そし
てチェック処理23はエラーリストを出力し、さらにその
エラー結果をファイル24に格納する。これは各ローディ
ング、未割付チェック等によってそれが正しいか否かの
フラグを記憶する。
記憶されており、これらの情報を用いてグラフィック端
末21を操作し、回路を設計する。そして設計した時点で
この回路が正しいかをチェックする。このチェックは当
然コンピュータによって行うものであり、ローディング
チェック、未割付チェック、電源ピンチェック、終端抵
抗チェック等がある。なお、このチェックはCPUがチェ
ックプログラムを実行することによってなされる。そし
てチェック処理23はエラーリストを出力し、さらにその
エラー結果をファイル24に格納する。これは各ローディ
ング、未割付チェック等によってそれが正しいか否かの
フラグを記憶する。
一方、ホストのCPUは辞書ライブラリファイル25を有
し、そのファイル内にはチェックレベルのテーブルを有
している。チェックレベルのテーブルは実装設計、論理
シミュレーション、部品手配等を実行する場合に必要と
するチェック項目を記憶しており、例えば論理シミュレ
ーションであるならば、ローディングにエラーがあった
場合に、シミュレーションを行わず、未割付チェックに
よって未割当のIC等が存在しても影響がない、という各
種のチェックとの関係を記憶している。このチェックレ
ベルテーブルと、前述のエラー結果ファイル内に記憶し
たエラーチェックTBLEからチェック結果を回路設計デー
タベースのファイル22に記憶する。
し、そのファイル内にはチェックレベルのテーブルを有
している。チェックレベルのテーブルは実装設計、論理
シミュレーション、部品手配等を実行する場合に必要と
するチェック項目を記憶しており、例えば論理シミュレ
ーションであるならば、ローディングにエラーがあった
場合に、シミュレーションを行わず、未割付チェックに
よって未割当のIC等が存在しても影響がない、という各
種のチェックとの関係を記憶している。このチェックレ
ベルテーブルと、前述のエラー結果ファイル内に記憶し
たエラーチェックTBLEからチェック結果を回路設計デー
タベースのファイル22に記憶する。
回路設計データベースファイル22に記憶されるチェッ
ク結果はエラー結果のテーブルTBLEとチェックレベルテ
ーブルCHTBLの対応する各項目のアンド論理をとったも
のである。すなわち、エラー結果が１、チェックレベル
が０の時には出力データを０、エラー結果が０でチェッ
クレベルが０や１の時出力データは０、エラー結果が１
でチェックレベルが１の時に出力データを１とする処理
を行う。このアンド論理の処理によって各ジョブが実行
可能であるかを判別することができる。すなわち、各ジ
ョブに対応してチェック項目、ローディング未割付チェ
ック等の項目があった場合、前述した出力データがすべ
て０であるジョブに関してのみ実行可能となる。
ク結果はエラー結果のテーブルTBLEとチェックレベルテ
ーブルCHTBLの対応する各項目のアンド論理をとったも
のである。すなわち、エラー結果が１、チェックレベル
が０の時には出力データを０、エラー結果が０でチェッ
クレベルが０や１の時出力データは０、エラー結果が１
でチェックレベルが１の時に出力データを１とする処理
を行う。このアンド論理の処理によって各ジョブが実行
可能であるかを判別することができる。すなわち、各ジ
ョブに対応してチェック項目、ローディング未割付チェ
ック等の項目があった場合、前述した出力データがすべ
て０であるジョブに関してのみ実行可能となる。
第３図はジョブ実行の説明図である。回路設計データ
ベース内に作成された設計データとチェック結果によっ
て例えば第２図のグラフィック端末よりジョブを実行す
る命令を加えた場合、その実行に先立って、まず該当す
る実行のテーブルの項目のすべての項目が０であるかを
判断し、すべて０の時にテストデータ作成、実装設計、
論理シミュレーション、部品手配等の処理を行う。な
お、これらのジョブはすべて各ジョブに対応したインタ
フェイス内に蓄積されて実行される。
ベース内に作成された設計データとチェック結果によっ
て例えば第２図のグラフィック端末よりジョブを実行す
る命令を加えた場合、その実行に先立って、まず該当す
る実行のテーブルの項目のすべての項目が０であるかを
判断し、すべて０の時にテストデータ作成、実装設計、
論理シミュレーション、部品手配等の処理を行う。な
お、これらのジョブはすべて各ジョブに対応したインタ
フェイス内に蓄積されて実行される。
第４図は前述のエラー結果ファイル24内のテーブルTB
LEと辞書ライブラリファイル25内のチェックレベルテー
ブルCHTBLの関係説明図である。前述したチェック項目
とはローディング未割付、電源ピン、終端抵抗チェック
等がある。ローディングのチェックとは，ファンイン、
ファンアウトの値をチェックするものであり、未割付と
はシンボルが定義されていてもピン端子が例えばピン番
号が定義されていない場合を示す。また、電源ピンのチ
ェックはそれぞれの電源への接続をチェックする。さら
に終端抵抗のチェックとは外部の回路に接続されるべき
端子のプルアップ、プルダウン等のチェックである。こ
れらのチェック〜はそれぞれ第４図（ａ）に示すよ
うに実装設計においては、ローディング、未割付、
電源ピン、終端抵抗に対し、0110となり、論理シミ
ュレーションは1000となる。なお、この０とはエラーで
あっても影響なしを示し、１の場合には不可（エラーで
あった場合は実行できない）であることを表している。
このようなテーブルと回路設計データを入力し、エラー
チェックを行った時に求められたエラー結果（第４図
（ｂ））を参照し、チェック結果を求める。例えば、ロ
ーディング、未割付、電源ピン、終端抵抗が01
00であった場合、各チェック項目単位でアンド論理を求
めるので、実装設計に対応したローディング未割付、電
源ピン、終端抵抗の結果は0100となる。また論理シミュ
レーションにおいては、0000となる。ここでチェック結
果の１個（１ビット）が１であった場合にはエラーがあ
ることであり、全て０の時はエラーでないこととなる。
例えば第４図（ｃ）であるならば、論理シミュレーショ
ンが行える。すなわち、すべて０である処理項目のみ実
行可能となる。例えば設計時においては、論理シミュレ
ーションは行うことができるが、その実装設計において
はまだエラーが存在するので修正しなくてはならない。
また、その設計結果から実装設計を行うためには再度エ
ラー項目から回路図の修正を行い、実装設計のチェック
結果がすべて０になった時に実行可能となるように前述
の動作を繰り返す。
LEと辞書ライブラリファイル25内のチェックレベルテー
ブルCHTBLの関係説明図である。前述したチェック項目
とはローディング未割付、電源ピン、終端抵抗チェック
等がある。ローディングのチェックとは，ファンイン、
ファンアウトの値をチェックするものであり、未割付と
はシンボルが定義されていてもピン端子が例えばピン番
号が定義されていない場合を示す。また、電源ピンのチ
ェックはそれぞれの電源への接続をチェックする。さら
に終端抵抗のチェックとは外部の回路に接続されるべき
端子のプルアップ、プルダウン等のチェックである。こ
れらのチェック〜はそれぞれ第４図（ａ）に示すよ
うに実装設計においては、ローディング、未割付、
電源ピン、終端抵抗に対し、0110となり、論理シミ
ュレーションは1000となる。なお、この０とはエラーで
あっても影響なしを示し、１の場合には不可（エラーで
あった場合は実行できない）であることを表している。
このようなテーブルと回路設計データを入力し、エラー
チェックを行った時に求められたエラー結果（第４図
（ｂ））を参照し、チェック結果を求める。例えば、ロ
ーディング、未割付、電源ピン、終端抵抗が01
00であった場合、各チェック項目単位でアンド論理を求
めるので、実装設計に対応したローディング未割付、電
源ピン、終端抵抗の結果は0100となる。また論理シミュ
レーションにおいては、0000となる。ここでチェック結
果の１個（１ビット）が１であった場合にはエラーがあ
ることであり、全て０の時はエラーでないこととなる。
例えば第４図（ｃ）であるならば、論理シミュレーショ
ンが行える。すなわち、すべて０である処理項目のみ実
行可能となる。例えば設計時においては、論理シミュレ
ーションは行うことができるが、その実装設計において
はまだエラーが存在するので修正しなくてはならない。
また、その設計結果から実装設計を行うためには再度エ
ラー項目から回路図の修正を行い、実装設計のチェック
結果がすべて０になった時に実行可能となるように前述
の動作を繰り返す。
第５図（ａ）は初期入力の回路図、第５図（ｂ）は修
正後の回路図である。
正後の回路図である。
初期入力においては、未割付の素子があるため、実装
設計等を行うことはできない。しかしながら、ICにおけ
る基本仕様（どのICを使用するかは決定されている）が
決定されているので、シミュレーションは可能である。
設計等を行うことはできない。しかしながら、ICにおけ
る基本仕様（どのICを使用するかは決定されている）が
決定されているので、シミュレーションは可能である。
第６図は回路設計データにおけるチェック方式の動作
処理フローチャートである。データベースを実行すると
（開始）、まず入力処理初期入力であるかを判別し（S
1）、初期入力であった場合（YES）にはチェック結果の
初期設定S2を行う。続いて回路図の入力修正等を行う
（S3）。例えばシンボルを配置し、割付を行い、配線接
続を行う。この実行に後他のジョブを処理実行させるた
め、まず第１にチェック処理S4を実行する。つづいて前
述した動作におけるエラー結果とチェックレベル各ファ
イルからチェック結果を求める（S5）。このチェックに
おいてエラーが発生した場合（S6、あり）にはエラーリ
ストを出力する。また、エラーがあっても、またエラー
がない場合においても、各ジョブの実行が要求された場
合であるならば、テストデータ作成はOKであるか、また
エンドシミュレーションがOKであるか、実装設計がOKで
あるかを各ジョブ単位（S8〜S11）で判別する。各ジョ
ブ単位で判別し、NGであったならば、すなわち前述した
第５図におけるテーブル内におけるチェック結果テーブ
ル内に１が存在する場合には実行できないので、再度回
路図の入力、あるいは修正処理S3を実行し同様の処理を
繰り返す。この繰り返しによってテストデータ作成や目
的とするジョブが実行可能であると判別した時には、そ
のジョブに対応する各インタフェイス・ファイルを作成
（S12）し、処理を終了する。
処理フローチャートである。データベースを実行すると
（開始）、まず入力処理初期入力であるかを判別し（S
1）、初期入力であった場合（YES）にはチェック結果の
初期設定S2を行う。続いて回路図の入力修正等を行う
（S3）。例えばシンボルを配置し、割付を行い、配線接
続を行う。この実行に後他のジョブを処理実行させるた
め、まず第１にチェック処理S4を実行する。つづいて前
述した動作におけるエラー結果とチェックレベル各ファ
イルからチェック結果を求める（S5）。このチェックに
おいてエラーが発生した場合（S6、あり）にはエラーリ
ストを出力する。また、エラーがあっても、またエラー
がない場合においても、各ジョブの実行が要求された場
合であるならば、テストデータ作成はOKであるか、また
エンドシミュレーションがOKであるか、実装設計がOKで
あるかを各ジョブ単位（S8〜S11）で判別する。各ジョ
ブ単位で判別し、NGであったならば、すなわち前述した
第５図におけるテーブル内におけるチェック結果テーブ
ル内に１が存在する場合には実行できないので、再度回
路図の入力、あるいは修正処理S3を実行し同様の処理を
繰り返す。この繰り返しによってテストデータ作成や目
的とするジョブが実行可能であると判別した時には、そ
のジョブに対応する各インタフェイス・ファイルを作成
（S12）し、処理を終了する。
コンピュータシステムにおいては、このファイルを作
成した後、目的とするジョブを実行し、その目的とする
ジョブ内において前述の処理S12によって作成したイン
タフェイスファイルをアクセスし、目的のジョブに対応
する処理を行う。
成した後、目的とするジョブを実行し、その目的とする
ジョブ内において前述の処理S12によって作成したイン
タフェイスファイルをアクセスし、目的のジョブに対応
する処理を行う。
以上のような動作により、各処理単位での実行は別々
であってもデータベース並びにそのチェック項目、さら
にはチェック結果等をファイルで記憶しているので従来
のように実行した時にエラーが発生することはなく、確
実に目的のジョブを実行させることができる。
であってもデータベース並びにそのチェック項目、さら
にはチェック結果等をファイルで記憶しているので従来
のように実行した時にエラーが発生することはなく、確
実に目的のジョブを実行させることができる。
以上述べたように本発明によれば、ファイル単位でデ
ータを記憶し、そのジョブに対応したデータに誤りがな
いか否かを判別して目的のジョブに対応するファイルを
作成しているので、確実にジョブを実行できるととも
に、そのジョブを実行した時にエラーが発生することは
ないので、さらに確実に処理を高速に行い、処理時間を
短縮することができる。
ータを記憶し、そのジョブに対応したデータに誤りがな
いか否かを判別して目的のジョブに対応するファイルを
作成しているので、確実にジョブを実行できるととも
に、そのジョブを実行した時にエラーが発生することは
ないので、さらに確実に処理を高速に行い、処理時間を
短縮することができる。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例のシステム構成図、 第３図はジョブ実行の説明図、 第４図はエラー結果ファイル内のテーブルと辞書ライブ
ラリファイル内のチェックレベルテーブルの関係説明
図、 第５図（ａ）は初期入力の回路図、同図（ｂ）は修正後
の回路図、 第６図は回路設計データにおけるチェック方式の動作フ
ローチャート、 第７図は従来システムの構成図である。 １……チェック手段、 ２……記憶手段、 ３……チェックレベルテーブル手段、 ４……判別手段、 ５……実行手段．
ラリファイル内のチェックレベルテーブルの関係説明
図、 第５図（ａ）は初期入力の回路図、同図（ｂ）は修正後
の回路図、 第６図は回路設計データにおけるチェック方式の動作フ
ローチャート、 第７図は従来システムの構成図である。 １……チェック手段、 ２……記憶手段、 ３……チェックレベルテーブル手段、 ４……判別手段、 ５……実行手段．
Claims (1)
- 【請求項１】回路設計に使用する情報を格納する回路設
計データベースを用いて、回路の設計を行なう回路設計
システムにおいて、 設計データについて少なくとも１個のチェック項目のエ
ラー存在の有無につきチェックを行うチェック手段
（１）と、 該チェック手段（１）で得られた結果を、前記チェック
項目に関連付けて記憶する記憶手段（２）と、 回路の設計工程における少なくとも１個のジョブについ
て、該ジョブと、該チェック項目のエラーの存在によっ
て該ジョブの実行に影響を与える前記チェック項目との
関係を予め記憶するチェックレベルテーブル手段（３）
と、 前記ジョブを実行する時に、前記記憶手段（２）に記憶
するチェックの結果の前記チェックレベルテーブル手段
（３）に記憶する関係とにより、前記チェック項目がエ
ラーを有する場合の該ジョブの実行に与える影響の有無
を判別する判別手段（４）と、 前記判別手段（４）で前記ジョブの実行に影響がないと
判別したときに該ジョブを実行させる実行手段（５）
と、 よりなることを特徴とする回路設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068515A JP2744461B2 (ja) | 1989-03-20 | 1989-03-20 | 回路設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068515A JP2744461B2 (ja) | 1989-03-20 | 1989-03-20 | 回路設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0373066A JPH0373066A (ja) | 1991-03-28 |
| JP2744461B2 true JP2744461B2 (ja) | 1998-04-28 |
Family
ID=13375931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068515A Expired - Fee Related JP2744461B2 (ja) | 1989-03-20 | 1989-03-20 | 回路設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744461B2 (ja) |
-
1989
- 1989-03-20 JP JP1068515A patent/JP2744461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373066A (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920490A (en) | Integrated circuit test stimulus verification and vector extraction system | |
| US4644487A (en) | Method and apparatus for verifying the design of digital electronic components | |
| JPS60164848A (ja) | モデリング動作の方法 | |
| JP6995451B2 (ja) | 回路適正化装置及び回路適正化方法 | |
| US6453276B1 (en) | Method and apparatus for efficiently generating test input for a logic simulator | |
| JP2744461B2 (ja) | 回路設計システム | |
| US20030237032A1 (en) | Method for electronically testing memory modules | |
| US11023357B1 (en) | Method and system for sequential equivalence checking | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPS63193237A (ja) | 半導体集積回路装置 | |
| US11294647B1 (en) | Support apparatus and design support method | |
| JPH10221410A (ja) | Ｌｓｉの自動論理検証方式 | |
| US10853546B1 (en) | Method and system for sequential equivalence checking | |
| US7237100B2 (en) | Transaction redirection mechanism for handling late specification changes and design errors | |
| JPS59117660A (ja) | シミユレ−シヨン状態復元処理方式 | |
| US20210406160A1 (en) | Verification device and verification method | |
| Ivannikov | Test Set Generation for Computer Simulation Design Debugging of Control Digital Systems with Finite Alphabet of Functions | |
| JPH04273382A (ja) | Ｌｓｉの論理シミュレーション方式 | |
| KR940007834B1 (ko) | 다중처리기 시스템의 하드웨어장치 및 운영체제 신뢰성 시험방법 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| CN114840253A (zh) | 代码规范符合性检查方法及系统 | |
| Calhoun | SYMBOL hardware debugging facilities | |
| US20140282322A1 (en) | System and method for filtration of error reports respective of static and quasi-static signals within an integrated circuit design | |
| JPH0668192A (ja) | 論理シミュレータおよび論理シミュレーション方法 | |
| JP2004013851A (ja) | Ｌｓｉ設計支援システムおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |