JP2743396B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2743396B2
JP2743396B2 JP63225321A JP22532188A JP2743396B2 JP 2743396 B2 JP2743396 B2 JP 2743396B2 JP 63225321 A JP63225321 A JP 63225321A JP 22532188 A JP22532188 A JP 22532188A JP 2743396 B2 JP2743396 B2 JP 2743396B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor device
substrate
main surface
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63225321A
Other languages
Japanese (ja)
Other versions
JPH0273627A (en
Inventor
隆 野口
和夫 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63225321A priority Critical patent/JP2743396B2/en
Publication of JPH0273627A publication Critical patent/JPH0273627A/en
Application granted granted Critical
Publication of JP2743396B2 publication Critical patent/JP2743396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トレンチ・キャパシタ等の素子を有する半
導体装置の製造方法に関し、得にこれら各素子の熱処理
の方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having elements such as trench capacitors, and more particularly to a method of heat-treating each of these elements.

〔発明の概要〕[Summary of the Invention]

本発明は、基体上にトレンチ・キャパシタ等の素子が
形成されてなる半導体装置の熱処理において、エネルギ
ー・パルス・ビームを該基体の主面に対して複数の方向
から照射することにより、局所的且つ均一な熱処理を行
い、半導体装置の高集積度化及び高信頼性化を図るもの
である。
According to the present invention, in a heat treatment of a semiconductor device in which an element such as a trench capacitor is formed on a substrate, an energy pulse beam is applied to the main surface of the substrate from a plurality of directions, so as to be localized and A uniform heat treatment is performed to increase the degree of integration and reliability of the semiconductor device.

〔従来の技術〕[Conventional technology]

VLSIのデザイン・ルールの微細化に伴い、半導体装置
の製造方法における熱処理についても選択性や均一性の
向上が強く要望されている。
With the miniaturization of VLSI design rules, there is a strong demand for improved heat treatment selectivity and uniformity in semiconductor device manufacturing methods.

例えばたとえば、MOS型トランジスタの製造において
は、ゲート電極をマスクとしたセルフアライン技術によ
りソースあるいはドレインとなる領域に不純物がイオン
注入されたのち、該領域を活性化するための熱処理が行
われる。この熱処理としては、通常の熱アニールの他、
赤外線を利用したラピッド・サーマル・アニール等の技
術が適用されている。さらに、今後のサブミクロン技術
に対応し、且つ接合を浅く形成するために疑低温プロセ
スが要望されていることから、均一面ビームとしてエキ
シマ・レーザーを使用したエキシマ・レーザー・パルス
・アニール等の技術も提案されている。
For example, in the manufacture of a MOS transistor, for example, an impurity is ion-implanted into a region serving as a source or a drain by a self-alignment technique using a gate electrode as a mask, and then a heat treatment for activating the region is performed. As this heat treatment, besides normal thermal annealing,
Techniques such as rapid thermal annealing using infrared rays have been applied. Furthermore, since a quasi-low temperature process is required to support the future submicron technology and form a shallow junction, technologies such as excimer laser pulse annealing using an excimer laser as a uniform surface beam are required. Has also been proposed.

またDRAMの分野においては、すでにメガ・ビット級の
製品が商品化され、さらなる高集積度化が進行してい
る。高集積度化に対応するためのキャパシタ構造とし
て、プレーナ型とトレンチ型のいずれを選択するかが問
題となっているが、4メガ・ビット級さらには16メガ・
ビット級のDRAMを想定した場合には後者が有望視されて
いる。このトレンチ型のキャパシタ(以下、トレンチ・
キャパシタと称する。)において専有面積を増大させず
に蓄積容量を上げようとすると、半導体基板に刻まれる
トレンチのアスペクト比は必然的に大きくなる。このよ
うなトレンチの内壁に沿った半導体基板中に下部電極層
を形成するための不純物を導入するには、トレンチをPS
G(リン・シリケート・ガラス)やAsSG(ヒ素・シリケ
ート・ガラス)等のような不純物を含む膜で被膜し、こ
れらの膜から不純物を内壁に向けて拡散させるか、ある
いは斜め回転イオン注入法にて内壁に不純物領域を設け
る方法等が知られている。
In the field of DRAM, mega-bit products have already been commercialized, and further integration is progressing. It is important to choose between a planar type and a trench type as the capacitor structure to cope with higher integration.
Assuming a bit-class DRAM, the latter is promising. This trench type capacitor (hereinafter referred to as trench
It is called a capacitor. If it is attempted to increase the storage capacity without increasing the occupied area in (1), the aspect ratio of the trench cut in the semiconductor substrate necessarily increases. To introduce impurities to form a lower electrode layer in the semiconductor substrate along the inner wall of such a trench, the trench must be formed by PS
It is coated with a film containing impurities such as G (phosphorus silicate glass) and AsSG (arsenic silicate glass), and the impurities are diffused from these films toward the inner wall. For example, a method of providing an impurity region on the inner wall is known.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで上述の技術は、いずれも熱処理の工程に何ら
かの解決すべき課題を有している。
By the way, all of the above techniques have some problems to be solved in the heat treatment process.

MOS型トランジスタの製造工程においては、ゲート電
極をマスクとしてイオン注入を行っても、若干のイオン
は該ゲート電極の周辺直下へも回り込むように分布し、
被イオン注入領域がゲート電極と一部重なって形成され
る。このような被イオン注入領域を例えばエキシマ・レ
ーザー等のエネルギー・ビームを用いてアニールしよう
としても、この種のビームは短波長(UV光)であって直
進性に優れ、ゲート電極の周辺直下には到達しない。こ
の部分は活性化されずに残る虞れがあり、トランジスタ
の特性劣化の原因となる。また、トランチ・キャパシタ
の形成工程においては、不純物を含む膜から不純物をト
レンチの内壁に向けて拡散させようとすると高温のアニ
ールが必要となり、電極接合を浅く形成することができ
ない。斜め回転イオン注入法によればこのような高温ア
ニールは不要であるが、このイオン注入法自体の制御性
が未だ十分とは言えないのが実情である。
In the manufacturing process of the MOS transistor, even if ion implantation is performed using the gate electrode as a mask, some ions are distributed so as to circumvent just below the periphery of the gate electrode,
An ion-implanted region is formed so as to partially overlap the gate electrode. Even if such an ion-implanted region is to be annealed using an energy beam such as an excimer laser, this type of beam has a short wavelength (UV light), is excellent in straightness, and is located just below the periphery of the gate electrode. Does not reach. This portion may remain without being activated, which may cause deterioration of transistor characteristics. Further, in the process of forming the trench capacitor, if an attempt is made to diffuse impurities from the film containing the impurities toward the inner wall of the trench, high-temperature annealing is required, and a shallow electrode junction cannot be formed. According to the oblique rotation ion implantation method, such high-temperature annealing is unnecessary, but in reality, the controllability of the ion implantation method itself is still not sufficient.

そこで本発明は、上述の課題を解決し、高集積度化に
対応でき、信頼性の高い半導体装置、特にトレンチ・キ
ャパシタ等の素子を有する半導体装置を製造する方法を
提供することを目的とする。
Therefore, an object of the present invention is to solve the above-described problems and provide a method for manufacturing a highly reliable semiconductor device, particularly a semiconductor device having an element such as a trench capacitor, which can cope with high integration. .

〔課題を解決するための手段〕[Means for solving the problem]

本発明に係るかかる半導体装置の製造方法は、上述し
たような従来の実情に鑑みて提案されるものであり、本
発明に係る半導体装置の製造方法は、基体の主面側に不
純物を含有する被膜に覆われた凹部を有する半導体領域
が形成され、上記基体の主面に対して複数の方向からエ
ネルギー・パルス・ビームを照射することにより熱処理
を行い、上記熱処理により上記凹部の内壁に上記不純物
を拡散したものである。
The method for manufacturing a semiconductor device according to the present invention is proposed in view of the above-described conventional circumstances, and the method for manufacturing a semiconductor device according to the present invention includes impurities on the main surface side of the base. A semiconductor region having a concave portion covered with a film is formed, and heat treatment is performed by irradiating an energy pulse beam to the main surface of the base from a plurality of directions. Is a diffusion of

ここで、複数の方向からエネルギー・パルス・ビーム
を照射するための手段としては、エキシマ・レーザー・
パルス・ビーム等の単一の光源を使用し且つ基体及び/
又は光源を動かす方法が挙げられる。このときの光源の
動かし方は、照射方向が変化するように基体と光源の相
対的な位置関係が変化すれば良いのであるから、往復運
動、回転運動、揺動運動あるいはこれらの運動の組合せ
等のいずれが選択される。熱処理が行われるべき領域が
局所的且つ均一に照射されるよう適宜方法を選択すれば
良い。また、光源の数は単一に限定されず、複数であっ
ても良い。
Here, as means for irradiating an energy pulse beam from a plurality of directions, an excimer laser
A single light source such as a pulsed beam is used and the substrate and / or
Alternatively, a method of moving a light source may be used. The movement of the light source at this time is only required to change the relative positional relationship between the base and the light source so that the irradiation direction changes. Therefore, a reciprocating motion, a rotating motion, a swinging motion, or a combination of these motions is used. Is selected. An appropriate method may be selected so that the region where the heat treatment is to be performed is locally and uniformly irradiated. Further, the number of light sources is not limited to one, but may be plural.

また、本発明方法においては、エネルギー・パルス・
ビームが上記基体の任意の点における垂線と各をなし且
つ該垂線を軸として回転しながら照射される。
Further, in the method of the present invention, the energy pulse
The beam is radiated while rotating with the perpendicular to an axis at any point on the substrate.

〔作用〕[Action]

本発明に係る半導体装置の製造方法においては、熱処
理を行うためのエネルギー・パルス・ビームが基体の主
面に対して斜めに照射される。
In the method for manufacturing a semiconductor device according to the present invention, an energy pulse beam for performing a heat treatment is applied obliquely to the main surface of the base.

本発明をトレンチ・キャパシタの下部電極層の形成に
適用した場合は、トレンチのアスペクト比が大とされて
いてもトレンチの内壁までエネルギー・ビームが到達
し、且つ局所的、選択的な加熱が可能となる。したがっ
て、従来のように基体全体を熱処理する必要がないので
不必要な拡散が抑制でき、電極接合を浅くすることがで
きる。
When the present invention is applied to the formation of the lower electrode layer of the trench capacitor, the energy beam reaches the inner wall of the trench even if the aspect ratio of the trench is large, and local and selective heating is possible. Becomes Therefore, unlike the conventional case, it is not necessary to heat-treat the entire substrate, so that unnecessary diffusion can be suppressed and the electrode junction can be made shallow.

この場合も、エネルギー・パルス・ビームの照射角度
を傾斜させると共にその光源の回転を組み合わせること
により、トレンチ内部の均一な照射が可能となり、内壁
が均一にアニールされる。
In this case as well, the irradiation angle of the energy pulse beam is inclined and the rotation of the light source is combined, so that uniform irradiation inside the trench becomes possible and the inner wall is annealed uniformly.

〔実施例〕〔Example〕

以下、本発明方法をDRAMのトレンチ・キャパシタの形
成に適用した例を挙げて説明する。
Hereinafter, an example in which the method of the present invention is applied to the formation of a trench capacitor of a DRAM will be described.

以下、その製造方法の一例を第2図(A)ないし第2
図(D)を参照しながら説明する。
Hereinafter, an example of the manufacturing method will be described with reference to FIGS.
This will be described with reference to FIG.

まず第2図(A)に示すように、予め選択酸化により
素子分離領域12が形成された半導体基板11上に後述のエ
キシマ・レーザー・パルス・ビーム(以下、ビームと称
する。)照射を行う際のマスクとなる酸化シリコン層13
とアルミニウム反射膜14をこの順に積層し、さらに該ア
ルミニウム反射膜14の上に選択的にフォトレジスト層15
を形成する。
First, as shown in FIG. 2 (A), when excimer laser pulse beam (hereinafter, referred to as beam), which will be described later, is irradiated on the semiconductor substrate 11 on which the element isolation region 12 has been formed in advance by selective oxidation. Silicon oxide layer 13 to serve as a mask for
And an aluminum reflective film 14 are laminated in this order, and a photoresist layer 15 is selectively formed on the aluminum reflective film 14.
To form

次に第2図(B)に示すように、フォトレジスト層15
をマスクとしてドライエッチング等によりトレンチ溝16
を形成し、フォトレジスト層15を除去する。
Next, as shown in FIG.
Trench 16 by dry etching using
Is formed, and the photoresist layer 15 is removed.

次に第2図(C)に示すように、不純物を含有する被
膜として例えばリンを含有するPSG層17を上述のような
基体の全面に塗布形成する。
Next, as shown in FIG. 2 (C), a PSG layer 17 containing, for example, phosphorus as a film containing impurities is applied and formed on the entire surface of the substrate as described above.

次に第2図(D)に示すように、トレンチ溝16の中心
における垂線Oに対して角度φだけ傾いた照射方向Pか
らビームを照射し、PSG層17からトレンチ溝16の内壁へ
不純物であるリンを拡散させ、下部電極層18を形成す
る。このとき、基体の主面に到達するビームはアルミニ
ウム反射膜14により反射されるので該主面は加熱され
ず、トレンチ溝16の内部においてのみ局所的なアニール
が可能となる。
Next, as shown in FIG. 2 (D), a beam is irradiated from an irradiation direction P inclined by an angle φ with respect to a perpendicular O at the center of the trench groove 16, and impurities are transferred from the PSG layer 17 to the inner wall of the trench groove 16 with impurities. A certain phosphorus is diffused to form the lower electrode layer 18. At this time, since the beam reaching the main surface of the base is reflected by the aluminum reflecting film 14, the main surface is not heated, and local annealing can be performed only inside the trench 16.

さらに、斜め方向からトレンチ溝16に到達したビーム
は、トレンチ溝16の内壁で反射されて底部や対向面にも
達するが、基体を上記垂線Oを軸として回転させること
でより均一なアニールが可能となる。
Furthermore, the beam that has reached the trench 16 from an oblique direction is reflected on the inner wall of the trench 16 and reaches the bottom and the opposing surface, but more uniform annealing is possible by rotating the substrate around the perpendicular O. Becomes

従来は、下部電極層18を形成するために高温アニール
を行っていたため、接合の深さを浅く抑えることが困難
であり、特に複数のトレンチ・キャパシタが近接して形
成されている場合にリーク電流の発生が問題となってい
た。しかし、本発明を適用すれば、極めて局所的な熱処
理が行われるため、このような問題は生じる虞れがな
い。
Conventionally, high-temperature annealing has been performed to form the lower electrode layer 18, so it is difficult to keep the junction depth shallow, especially when a plurality of trench capacitors are formed in close proximity. Was a problem. However, according to the present invention, since such a local heat treatment is performed, such a problem does not occur.

〔発明の効果〕〔The invention's effect〕

以上の説明からも明らかなように、本発明に係る半導
体装置の製造方法を適用すれば、エネルギー・パルス・
ビームが極めて局所的にしかも均一に照射されるため、
接合リークの発生や実効チャネル長の短縮等が効果的に
防止される一方で、高集積化を図ることができる。しか
も、本発明の適用に際してはエネルギー・パルス・ビー
ムを熱処理に利用する従来の半導体装置の製造工程を大
幅に変更する必要がないため、経済性、生産性にも優れ
るものである。
As is apparent from the above description, when the method for manufacturing a semiconductor device according to the present invention is applied, the energy pulse
Because the beam is irradiated very locally and uniformly,
While the occurrence of junction leakage and the shortening of the effective channel length are effectively prevented, high integration can be achieved. Moreover, in applying the present invention, it is not necessary to drastically change the manufacturing process of the conventional semiconductor device using the energy pulse beam for the heat treatment, so that the present invention is excellent in economy and productivity.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)ないし第1図(D)は、本発明をトレンチ
・キャパシタの形成に適用した一例をその工程順にした
がって示す概略断面図であり、第1図(A)は素子分離
領域、酸化シリコン層、アルミニウム反射膜、フォトレ
ジスト層の形成工程、第1図(B)はドライエッチング
によるトレンチ溝の形成及びフォトレジスト等の除去工
程、第1図(C)はPSG層の塗布形成工程、第1図
(D)はエキシマ・レーザー・パルス・ビーム照射によ
りリンを拡散させて下部電極層を形成する工程をそれぞ
れ説明するためのものである。 11……半導体基板 12……素子分離領域 13……酸化シリコン層 14……アルミニウム反射膜 15……フォトレジスト層 16……トレンチ溝 17……PSG層 18……下部電極層
1 (A) to 1 (D) are schematic sectional views showing an example in which the present invention is applied to the formation of a trench capacitor in the order of steps, and FIG. 1 (A) is an element isolation region, FIG. 1 (B) is a process for forming a trench groove by dry etching and a process for removing a photoresist and the like, and FIG. 1 (C) is a process for forming and coating a PSG layer. FIG. 1 (D) is for explaining a step of forming a lower electrode layer by diffusing phosphorus by excimer laser pulse beam irradiation. 11 Semiconductor substrate 12 Device isolation region 13 Silicon oxide layer 14 Aluminum reflective film 15 Photoresist layer 16 Trench groove 17 PSG layer 18 Lower electrode layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基体の主面側に不純物を含有する被膜に覆
われた凹部を有する半導体領域が形成され、上記基体の
主面に対して複数の方向からエネルギー・パルス・ビー
ムを照射することにより熱処理を行い、上記熱処理によ
り上記凹部の内壁に上記不純物が拡散されたことを特徴
とする半導体装置の製造方法。
A semiconductor region having a concave portion covered with a film containing impurities is formed on a main surface side of a substrate, and an energy pulse beam is irradiated on the main surface of the substrate from a plurality of directions. Wherein the impurity is diffused into the inner wall of the concave portion by the heat treatment.
【請求項2】上記エネルギー・パルス・ビームが上記主
面の任意の点における垂線と角をなし且つ該垂線を軸と
して回転しながら照射されることを特徴とする請求項第
1項記載の半導体装置の製造方法。
2. The semiconductor according to claim 1, wherein said energy pulse beam is emitted while making an angle with a perpendicular at an arbitrary point on said main surface and rotating about said perpendicular. Device manufacturing method.
JP63225321A 1988-09-08 1988-09-08 Method for manufacturing semiconductor device Expired - Fee Related JP2743396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63225321A JP2743396B2 (en) 1988-09-08 1988-09-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63225321A JP2743396B2 (en) 1988-09-08 1988-09-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0273627A JPH0273627A (en) 1990-03-13
JP2743396B2 true JP2743396B2 (en) 1998-04-22

Family

ID=16827522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63225321A Expired - Fee Related JP2743396B2 (en) 1988-09-08 1988-09-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2743396B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (en) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Method for manufacturing MIS type semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161267A (en) * 1978-06-12 1979-12-20 Toshiba Corp Ion injector
JPS55150238A (en) * 1979-05-10 1980-11-22 Matsushita Electric Ind Co Ltd Method of irradiating laser beam

Also Published As

Publication number Publication date
JPH0273627A (en) 1990-03-13

Similar Documents

Publication Publication Date Title
KR900000561B1 (en) Manufacturing method of an ic and device
KR100511765B1 (en) Fabrication mehtod for reduced-dimension integrated circuits
KR100582484B1 (en) Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US4646426A (en) Method of producing MOS FET type semiconductor device
JPS6259896B2 (en)
JP3277533B2 (en) Method for manufacturing semiconductor device
KR940001259A (en) Manufacturing Method of Semiconductor Device
US20090137107A1 (en) Method of manufacturing semiconductor device
US5677213A (en) Method for forming a semiconductor device having a shallow junction and a low sheet resistance
KR100425582B1 (en) Method for fabricating a MOS transistor having a shallow source/drain junction region
JP2743396B2 (en) Method for manufacturing semiconductor device
JPS622531A (en) Manufacture of semiconductor device
JP2519474B2 (en) Method of manufacturing grooved capacitor
JPH0797565B2 (en) Method for manufacturing semiconductor device
JP2948486B2 (en) Method for manufacturing semiconductor device
JPH0677155A (en) Heat treatment method for semiconductor substrate
JPH01120817A (en) Manufacture of semiconductor device
US20010018258A1 (en) Method for fabricating semiconductor device
JPH0466379B2 (en)
JPS5817655A (en) Manufacture of semiconductor device
JPH0831601B2 (en) Method for manufacturing semiconductor device
JP3297770B2 (en) Method for manufacturing semiconductor device
KR100336768B1 (en) Manufacturing method for semiconductor device
JPH0547978B2 (en)
JP3104081B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees