JP2737670B2 - エンコーダ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報機器に使用される
ポイントデバイス（マウス等）に関し、特にプレゼンテ
ーション等に使用されるコンピュータの入力機器の制御
回路に関する。

【０００２】また、本発明は、指で回転させるトラック
ボールの回転方向をＸＹ軸座標に分解して座標軸をエン
コードさせるエンコーダと３種類のキースイッチを持っ
たマウス等の位置情報発生回路と、操作者の意志を伝え
るキースイッチを持った入力機器に適用される制御回路
に関する。

【０００３】

【従来の技術】一般に、同時キー動作禁止回路の持った
入力機器においては、１個のキーが押下された時には、
他のキーの動作が無効となり、最初に押下されたキーが
離されて始めて次のキーが有効とする。

【０００４】なお、この種の同時キー動作禁止回路の構
成として例えば特開平２−６０３１７号公報には、同時
出力の禁止制御をリレーで行なう代わりに、ダイオード
とトランジスタで構成して動作信頼性を高めた同時出力
禁止回路の構成が提案されている。

【０００５】

【発明が解決しようとする課題】従来の同時キー動作禁
止回路では、最初に押されたキーのオフ信号がエンコー
ダに伝達されると同時に、次に押されたキーの信号オン
信号が伝達されることになり、どちらの信号がエンコー
ダ入力に伝達されたか確定することが出来なかった。

【０００６】また、あるキーがオンしたことが検出され
るとそのキーがオフして始めて次のキーの検出監視を行
なうというコンピュータの入出力制御プログラムは、例
えば前記特開平２−６０３１７号公報に開示されるよう
な従来の同時キー動作禁止回路では使用が出来なかっ
た。

【０００７】よって、２キーシリアルエンコーダを使用
する場合には、やはり２キーのみの使用しか扱うことが
出来なかった。

【０００８】本発明はこのような問題点に鑑みてなされ
たものであって、本発明の目的は、固定２キーのエンコ
ーダを使用して３キーコードを発生させるようにすると
共に、同時キー動作禁止回路とキーのオン／オフ順次動
作を行わせることによって、マウスからの出力に接続さ
れた制御部の入出力プログラムの作成を容易化すること
を可能とするエンコーダ回路及び同時を提供することに
ある。

【０００９】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、その概略を述べれば、２種のキーのオン
／オフ状態を、それぞれシリアルコード化して出力する
２キーシリアルエンコーダ回路において、第３のキーを
追加し、２キーシリアルエンコーダ入力信号を同時にオ
ン／オフさせることにより第３のキーのオン／オフ状態
をシリアルコード化するようにしたものである。

【００１０】本発明のエンコーダ回路は、第１、第２の
キーのオン／オフ状態を第１、第２の入力端に入力し２
種のキーのオン／オフ状態をそれぞれシリアルコード化
して出力する２キーシリアルエンコーダを備え、さらに
第３のキーを備え、前記第１又は第２のキーがオンした
時には前記第３のキー入力を禁止させるように制御する
同時キー動作禁止回路であって、 前記第１乃至第３の
キーの各々の一端とコレクタが接続して電源に接続する
第１乃至第３のトランジスタを備え、前記第３のキーに
対応する前記第３のトランジスタのベースには前記第
１、第２のキーの他端がそれぞれ第１、第２のダイオー
ドを介して接続し、前記第１、及び第２のキーに対応す
る前記第１、第２のトランジスタのベースには前記第３
のキーの他端がそれぞれ第３のダイオードを介して接続
し、更に、前記第３のトランジスタのベースには抵抗と
コンデンサからなる時定数回路を接続し、前記第１又は
第２のキーがオフした時には、前記コンデンサに充電さ
れた電荷が前記抵抗を介して放電する放電時定数に相当
する遅延時間を利用して、まず第１又は第２のキーのオ
フ状態を前記２キーシリアルエンコーダに伝達させると
共に、前記コンデンサの電荷が放電した後に前記第３の
キーの状態の検出を行わせるようにする同時キー動作禁
止回路を備え、前記２キーシリアルエンコーダの前記第
１、第２の入力端に、前記第３のキーのオン／オフ状態
を共通に供給し前記第１、第２の入力端を同時にオン／
オフすることにより、前記２キーシリアルエンコーダが
前記第３のキーのオン／オフ状態をシリアルコード化す
る、ことを特徴とする。

【００１１】本発明においては、好ましくは、同時キー
動作禁止回路は、抵抗を介して第１の電源にそれぞれ接
続された前記第１〜第３のキーの一側の端子とコレクタ
がそれぞれ接続され、エミッタが第２の電源に接続され
た第１〜第３のトランジスタと、前記第１〜第３のキー
のそれぞれの他側の端子にアノード端子が接続された第
１〜第３のダイオードと、からなり、前記第１及び第２
のダイオードのカソード端子が前記第３のトランジスタ
のベースに直列抵抗を介して接続され、前記第３のダイ
オードのカソード端子が前記第１及び第２のトランジス
タのベースにそれぞれ直列抵抗を介して接続され、前記
第１〜第３のトランジスタには、それぞれ前記直列抵抗
の一側の端子とベースの接続点に一の端子が接続され他
側の端子がエミッタに接続された並列抵抗が接続され、
少なくとも前記第３のトランジスタには、前記直列抵抗
の他側の端子と前記第２の電源との間にコンデンサが接
続されて成ることを特徴とする。

【００１２】本発明においては、好ましくは、前記第１
及び第２のキーと前記２キーシリアルエンコーダの入力
端との間に前記第１及び第２のキーのオン／オフ状態に
応じてオン／オフする第１及び第２の制御トランジスタ
が設けられ、更に、前記第３のキーのオン／オフ状態に
応じてオン／オフする第３及び第４の制御トランジスタ
が前記第３のキーと前記２キーシリアルエンコーダの入
力端との間に、前記第１及び第２の制御トランジスタに
それぞれ並列に挿入されて成ることを特徴とする。

【００１３】

【発明の原理・作用】本発明では、２キーシリアルエン
コーダ回路と、同時キー動作禁止回路を工夫して、２キ
ーシリアルエンコーダ回路を３キーシリアルエンコーダ
として使用出来るようにしたものであり、たすき掛けに
スイッチするトランジスタ回路とダイオードで構成した
同時キー動作禁止回路と、キーのオン／オフ状態を２キ
ーシリアルエンコーダに出力するトランジスタ回路と、
コンデンサ及び抵抗で構成される。

【００１４】本発明においては、最初に押下されたキー
がオン時には、電源からその押下されたキーとダイオー
ドを経由して、トランジスタをオンさせる。このトラン
ジスタの出力は、他のキーと並列に配置されており、ト
ランジスタがオン状態にある時には、他のキーへ電源か
ら供給される電流を引き込み、他のキーのオン／オフの
検出を無視するための同時キー動作禁止回路を構成して
いる。

【００１５】また、ダイオードとトランジスタのベース
の間には、抵抗が直列に接続されており、ダイオードと
直列抵抗の接続側には、コンデンサの正極側が接続され
ている。コンデンサの負極側は電源の負極側に接続され
ている。

【００１６】よって最初に押されたキーがオフするまで
は、他のキーのオン／オフ動作が行われても、状態の検
出は無効である。コンデンサには常時電荷が蓄積されて
いる。

【００１７】また、キーとダイオードの接続点から直列
抵抗を介して制御トランジスタが設けられ、この制御ト
ランジスタは、キーのオン／オフにより導通／遮断し、
キーオン／オフ回路を構成する。

【００１８】キーオン／オフ回路の出力、すなわち制御
トランジスタのコレクタは２キーシリアルエンコーダの
入力端子に接続され、キーのオン／オフ状態は、２キー
シリアルエンコーダによって、制御部にシリアルコード
として出力される。

【００１９】最初に押されたキーがオフした時には、電
源の電流がカットされると共に、２キーシリアルエンコ
ーダによって、キーのオフのシリアルコードが出力され
る。

【００２０】一方、ダイオードとトランジスタで構成さ
れた同時キー動作禁止回路のトランジスタでは、コンデ
ンサと直列抵抗の放電時定数で決定される遅延時間内
は、トランジスタのオン状態が持続して、他のキーがオ
ンしても、電流はトランジスタを経由して流れてしま
い、他のキーはオン状態にあっても無視される。

【００２１】コンデンサに蓄積された電荷が、直列抵抗
とトランジスタのベースと並列に接続された抵抗に分流
して流れ、トランジスタのオフ電圧以下になった時に、
始めてトランジスタがオフし電源からの電流の引き込み
が停止する。

【００２２】この時、他のキーには電源から電流の供給
が可能となり、他のキーがオンしていれば、２キーシリ
アルエンコーダに、キーの状態が伝達され、２キーシリ
アルエンコーダによって、他のキーがオンしていること
を、制御部にシリアルコードとして出力される。

【００２３】今、第１と第２のキーのオン／オフ回路を
構成する制御トランジスタのコレクタ側が、２キーシリ
アルエンコーダの入力端子のＡ側とＢ側にそれぞれ接続
され、第３のキーのオン／オフ制御トランジスタのコレ
クタ側が、２キーシリアルエンコーダの入力端子のＡ側
とＢ側に接続されていれば、第３のキーのオン／オフ状
態によって、２キーシリアルエンコーダ入力を同時にオ
ン／オフさせることが可能となり、２キーシリアルエン
コーダを３キーシリアルエンコーダとして用いることが
できる。

【００２４】このため、第１又は第２のキーが押され、
次に第３のキーが押された時でも、第１又は第２のキー
のオン状態のシリアルコードが制御部に出力され、第１
又は第２のキーのオフ状態のシリアルコードが出力した
後、第３のキーのオン状態のシリアルコードが制御部に
伝達されるため、順次的に、オン、オフ状態の発生が可
能とされ、コンピュータの入出力制御プログラムの制作
を容易化している。

【００２５】更に、ダイオードとトランジスタ、抵抗、
コンデンサ等で同時キー動作禁止回路が構成されている
ため、低消費電流駆動が可能であり、手持ちの携帯入力
機器に使用する回路としては、低消費電力化の面で有効
である。

【００２６】

【実施例】本発明の一実施例を、図１、図２を参照して
説明する。図１は本発明の一実施例に係る回路構成を示
す図であり、図２にタイミングチャートを示す。

【００２７】図１を参照して、キー１が押下された時に
は、電源Ｖｃｃから抵抗１６を経てトランジスタ１２の
ベースに向かって電流が流れる。またダイオード４を経
てトランジスタ１０に対しても電流が流れ、トランジス
タ１２とトランジスタ１０が共にオン状態となる。

【００２８】トランジスタ９、１０、１１は同時キー動
作禁止回路を構成し、トランジスタ１０がオン状態とな
ると、キー３に電流を供給する抵抗１７からトランジス
タ１０のコレクタに向かって電流が流れ、キー３のオン
／オフ状態の検出が無視される。

【００２９】トランジスタ１２は、２キーシリアルエン
コーダ２３のＡ入力を制御している。トランジスタ１２
がオンすると、２キーシリアルエンコーダ２３は、キー
１がオン状態にあることをシリアルコードに変換し、シ
リアル信号として制御部２４に出力する。またキー１が
オフした場合には、キー１がオフ状態になったことを、
同様にシリアルコード変換し、制御部２４に出力する。
よって、キー１のオン／オフ状態いずれもが制御部２４
で判別できる。

【００３０】また、トランジスタ１４は、２キーシリア
ルエンコーダ２３のＢ入力を制御している。キー２が押
下したときには、キー１の場合と同様にして、トランジ
スタ１４とトランジスタ１０がいずれもオン状態とな
る。トランジスタ１４がオンすると、２キーシリアルエ
ンコーダ２３は、キー２がオン状態にあることをシリア
ルコードに変換し、シリアル信号として制御部２４に出
力する。キー２がオフした場合には、トランジスタ１４
がオフし、キー２がオフ状態になったことを、同様にシ
リアルコード変換し、制御部２４に出力する。

【００３１】ここで、トランジスタ９、１０、１１は、
ダイオード４、５、６と共に同時キー動作禁止回路を構
成する。

【００３２】キー３がオンした時には、電源Ｖｃｃから
抵抗１７及びダイオード５を経て電流が流れ、トランジ
スタ９、１１がオンし、キー１及びキー２に供給される
電流はいずれもトランジスタ９、１１側に流れ、キー１
とキー２のオン／オフ状態の検出が無視されると共に、
トランジスタ１３、１５が共にオンし、２キーシリアル
エンコーダの入力Ａ、Ｂは共にオン（ローレベル、即ち
論理「０」）となる。

【００３３】その際、２キーシリアルエンコーダ２３
は、入力ＡとＢが同時にオンしているため、キー３がオ
ンしたことをシリアルコードに変換しキー３のオン情報
として制御部２４に出力する。

【００３４】ここで、キー１がオンしてからキー３がオ
ンしても、キー１のオン／オフのシリアルコードの発生
が順次行われ、キー１のオフ状態のシリアルコードの発
生が妨害されないことを、図２のタイミングチャートに
参照して以下に説明する。

【００３５】キー１がオンすると、同時キー動作禁止回
路のトランジスタ１０は電源Ｖｃｃに直列に接続されて
いる抵抗１６とコンデンサ８の充電時定数に従い、ｔ１
の時定数をもってトランジスタ１０をオンさせる。

【００３６】トランジスタ１０が導通することによっ
て、抵抗１７からトランジスタ１０に向かって電流が流
れ、キー３には電流が流れることが無くなり、キー３の
オン／オフ状態が無視されることとなる。

【００３７】また、キー１は直列抵抗を介してトランジ
スタ１２のベース端子に接続されているため、キー１が
オン時にはトランジスタ１２がオンし、２キーシリアル
エンコーダではキー１がオンしたことをシリアルコード
で出力する。

【００３８】図２のタイミングチャートを参照して、こ
れは、２キーシリアルエンコーダ出力波形の最初の出力
波形、すなわち図中の「キー１オン」に相当する。「キ
ー１オン」において、２キーシリアルエンコーダ２３か
ら出力される８ビットシリアルデータ中の６ビット目
（ｂ６）がオンとされ、キー１がオンされたことを示し
ている。

【００３９】コンデンサ８の充電時定数は短く、抵抗１
６、１７、１８はトランジスタがオンし得るだけの電流
を供給するように低抵抗値が選ばれている。

【００４０】この状態では、キー３はオンしていても無
視される（図２の「キー３無視期間」参照）。

【００４１】キー１がオフした時には、トランジスタ１
２はオフするが、同時キー動作禁止回路を構成するトラ
ンジスタ１０については、コンデンサ８の電荷が抵抗２
１を経由して接地側に放電される時間、すなわち、コン
デンサ８と抵抗２１の放電時定数によって決められるｔ
２の時間内では、トランジスタ１０はオン状態を維持す
る。

【００４２】このｔ２時間内に、２キーシリアルエンコ
ーダ２３は、キー１のオフ情報をシリアルコードに変換
し、制御部２４に出力する。これが、２キーシリアルエ
ンコーダ出力波形で示された第２番目の出力波形、図２
の「キー１オフ」である。図示の如く、「キー１オフ」
において、２キーシリアルエンコーダ２３から出力され
る８ビットシリアルデータ中の６及び７ビット目（ｂ
６、ｂ７）がオフとされ、キー１がオフされたことを示
している。

【００４３】図２において、コンデンサ８の電圧波形
（Ｃ８電圧）に示されるように、コンデンサ８の放電
が、トランジスタ１０のオフ電圧以下になった時に、ト
ランジスタ１０はオフし、キー３の状態を判別すること
ができるようになり、抵抗１７からキー３、トランジス
タ１３、１５に共に電流が流れ、２キーシリアルデコー
ダ２３の入力Ａ、Ｂ端子が共にオン（論理「０」）とな
って、制御部２４にキー３がオン状態にあることを出力
する。図２を参照して、これは、２キーシリアルエンコ
ーダ出力波形での第３番目の波形、すなわち図中の「キ
ー３オン」に対応する。「キー３オン」において、８ビ
ットシリアルデータ中の６及び７ビット目（ｂ６、ｂ
７）がオンとされ、キー３がオンされたことを示してい
る。

【００４４】また、この時に、トランジスタ９、１１が
共にオン状態となり、キー１、キー２の状態は無視され
る。

【００４５】キー３がオフした時には、トランジスタ１
３、１５が共にオフし、２キーシリアルエンコーダ２３
の入力Ａ、Ｂが共に論理「１」となり、２キーシリアル
エンコーダ２３は、キー３がオフしたことを、制御部２
４に出力する。これは２キーシリアルエンコーダ出力波
形において最後の波形、すなわち図中の「キー３オフ」
に対応する。「キー３オフ」において、８ビットシリア
ルデータ中の６及び７ビット目（ｂ６、ｂ７）がオフと
され、キー３がオフされたことを示している。

【００４６】本実施例では、３キーの回路を使用してお
り、コンデンサ７は、トランジスタ９、１０が接続され
ていることから、コンデンサ８の容量の２倍の容量を有
している。

【００４７】本発明では、同時キー動作禁止回路の放電
時定数ｔ２は、２キーシリアルエンコーダで、シリアル
信号に変換する時間ｔ３より充分大きく取っているが、
操作者がキーを操作して違和感を与えない時間内に設定
されている。

【００４８】図２において、シリアル信号のビットレー
トは例えば１２００ＢＰＳ（Bit Per Second）を用いて
おり、１ビット当たり８３３μ秒である。従って１０ビ
ットコードの送信に要する時間は８．３３ｍ秒である。

【００４９】放電時間ｔ２＝１００ｍ秒としているの
で、キー１のオフのコードを送信した後、キー３のオン
のコードを送信する迄には、９１ｍＳの余裕があり、通
信時間の確保は充分可能である。また、ｔ２＝１００ｍ
Ｓの時間では、操作者に特別の違和感を与えることはな
い。

【００５０】本発明は、指で回転させるトラックボール
の回転方向をＸＹ軸座標に分解して座標軸をエンコード
させるエンコーダと３種類のキースイッチを持ったマウ
ス等の位置情報発生回路と、操作者の意志を伝えるキー
スイッチを持った入力機器に好適に適用される。

【００５１】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみに限定されるものではな
く、本発明の原理に準ずる各種態様を含む。

【００５２】

【発明の効果】以上説明したように、本発明（請求項
１）によれば、同時キー動作禁止機能を持つだけではな
く、あるキーが押下されれば、次にそのキーが離される
という単純な順次動作が確保されることを目的に回路が
構成されている。このため、本発明によれば、マイクロ
コンピュータ等に実装される入出力制御プログラムは、
単純な順次動作で作成することが可能となり、プログラ
ム作成を特段に容易化する。

【００５３】また、本発明は、２キーのエンコーダを用
いながら、３キーエンコーダとして役目を持たせること
を特長とし、２キーのエンコーダの効率的利用を図り、
且つ３キーエンコーダの回路規模の増大を大幅に抑止し
ている。

【００５４】さらに、本発明においては、同時キー動作
禁止回路は、第１又は第２のキーがオフした時には、コ
ンデンサに充電された電荷が抵抗を介して放電する放電
時定数に相当する遅延時間を利用して、まず第１又は第
２のキーのオフ状態を２キーシリアルエンコーダに伝達
させ、コンデンサの電荷が放電した後に第３のキーの状
態検出を行わせるように構成されるため、通信時間の確
保は充分可能とされ、操作性に違和感を与えることは回
避されている。

【００５５】そして、本発明の好ましい態様によれば、
ダイオードやトランジスタなどの能動素子とコンデンサ
抵抗の受動素子で構成されており、低消費化が可能であ
り、携帯用入力機器に最適である。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示す図である。

【図２】本発明の一実施例の動作を説明するタイミング
チャートである。

【符号の説明】

１〜３ キー ４〜６ ダイオード ７〜８ コンデンサ ９〜１５ トランジスタ １６〜２２ 抵抗 ２３ ２キーシリアルエンコーダ ２４ 制御部

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１、第２のキーのオン／オフ状態を第
   １、第２の入力端に入力し２種のキーのオン／オフ状態
   をそれぞれシリアルコード化して出力する２キーシリア
   ルエンコーダを備え、 さらに 第３のキーを備え、 前記第１又は第２のキーがオンした時には前記第３のキ
   ー入力を禁止させるように制御する同時キー動作禁止回
   路であって、 前記第１乃至第３のキーの各々の一端とコレクタが接続
   して電源に接続する第１乃至第３のトランジスタを備
   え、 前記第３のキーに対応する前記第３のトランジスタのベ
   ースには前記第１、第２のキーの他端がそれぞれ第１、
   第２のダイオードを介して接続し、 前記第１、及び第２のキーに対応する前記第１、第２の
   トランジスタのベースには前記第３のキーの他端がそれ
   ぞれ第３のダイオードを介して接続し、更に、前記第３
   のトランジスタのベースには抵抗とコンデンサからなる
   時定数回路を接続し、 前記第１又は第２のキーがオフした時には、前記コンデ
   ンサに充電された電荷が前記抵抗を介して放電する放電
   時定数に相当する遅延時間を利用して、まず第１又は第
   ２のキーのオフ状態を前記２キーシリアルエンコーダに
   伝達させると共に、前記コンデンサの電荷が放電した後
   に前記第３のキーの状態の検出を行わせるようにする同
   時キー動作禁止回路を備え、 前記２キーシリアルエンコーダの前記第１、第２の入力
   端に、前記第３のキーのオン／オフ状態を共通に供給し
   前記第１、第２の入力端を同時にオン／オフすることに
   より、前記２キーシリアルエンコーダが前記第３のキー
   のオン／オフ状態をシリアルコード化する、 ことを特徴
   とするエンコーダ回路。
2. 【請求項２】前記同時キー動作禁止回路が、抵抗を介し
   て第１の電源にそれぞれ接続された前記第１〜第３のキ
   ーの一側の端子にコレクタがそれぞれ接続され、エミッ
   タが第２の電源に接続された第１〜第３のトランジスタ
   と、 前記第１〜第３のキーのそれぞれの他側の端子にアノー
   ド端子が接続された第 １〜第３のダイオードと、からな
   り、 前記第１及び第２のダイオードのカソード端子が前記第
   ３のトランジスタのベースに直列抵抗を介して接続さ
   れ、 前記第３のダイオードのカソード端子が前記第１及び第
   ２のトランジスタのベースにそれぞれ直列抵抗を介して
   接続され、 前記第１〜第３のトランジスタには、それぞれ前記直列
   抵抗の一側の端子とベースの接続点に一の端子が接続さ
   れ他側の端子がエミッタに接続された並列抵抗が接続さ
   れ、 少なくとも前記第３のトランジスタには、前記直列抵抗
   の他側の端子と前記第２の電源との間にコンデンサが接
   続されて成る ことを特徴とする請求項１記載のエンコー
   ダ回路。
3. 【請求項３】前記第１及び第２のキーと前記２キーシリ
   アルエンコーダの前記第１、第２の入力端との間に、前
   記第１及び第２のキーのオン／オフ状態に応じてオン／
   オフする第１及び第２の制御トランジスタが設けられ、
   更に、前記第３のキーのオン／オフ状態に応じて共にオ
   ン／オフする第３及び第４の制御トランジスタが、前記
   第３のキーと前記２キーシリアルエンコーダの前記第
   １、第２の入力端との間に、前記第１及び第２の制御ト
   ランジスタにそれぞれ並列に挿入されて成ることを特徴
   とする請求項１記載のエンコーダ回路。