JP2737200B2 - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2737200B2 JP2737200B2 JP2043389A JP2043389A JP2737200B2 JP 2737200 B2 JP2737200 B2 JP 2737200B2 JP 2043389 A JP2043389 A JP 2043389A JP 2043389 A JP2043389 A JP 2043389A JP 2737200 B2 JP2737200 B2 JP 2737200B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- crystal display
- display device
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶表示素子をX−Yマトリクス状
に配置して画像の表示を行う液晶ディスプレイ装置に関
する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device that displays images by arranging liquid crystal display elements in an XY matrix, for example.
本発明は液晶ディスプレイ装置に関し、水平画素列を
選択する第2の信号線を水平方向に複数に分割し、この
分割ごとに垂直走査手段を独立に設けることによって、
信号線上で発生する信号の劣化を軽減し、良好な画像の
表示が行われるようにしたものである。The present invention relates to a liquid crystal display device, by dividing a second signal line for selecting a horizontal pixel column into a plurality of parts in the horizontal direction, and independently providing a vertical scanning unit for each division.
It is intended to reduce deterioration of a signal generated on a signal line and display a good image.
例えば液晶を用いてテレビ画像を表示することが提案
(特開昭59−220793号公報等参照)されている。For example, it has been proposed to display a television image using a liquid crystal (see Japanese Patent Application Laid-Open No. 59-220793).
すなわち第3図において、(1)はテレビの映像信号
が供給される入力端子で、この入力端子(1)からの信
号がそれぞれ例えばNチャンネルFETからなるスイッチ
ング素子M1,M2・・・Mmを通じて垂直(Y軸)方向のラ
インL1,L2・・・Lmに供給される。なおmは水平(X
軸)方向の画素数に相当する数である。さらにm段のシ
フトレジスタ(2)が設けられ、このシフトレジスタ
(2)に水平周波数のm倍のクロック信号Φ1H,Φ2Hが
供給され、このシフトレジスタ(2)の各出力端子から
のクロック信号Φ1H,Φ2Hによって順次走査される駆動
パルス信号φH1,φH2・・・φHmがスイッチング素子M1
〜Mmの各制御端子に供給される。なおシフトレジスタ
(2)には低電位(VSS)と高電位(VDD)が供給され、
この2つの電位の駆動パルスが形成される。That is, in FIG. 3, (1) is an input terminal to which a video signal of the television is supplied, and a signal from this input terminal (1) is a switching element M 1 , M 2. Are supplied to the lines L 1 , L 2 ... Lm in the vertical (Y-axis) direction. Note that m is horizontal (X
This is a number corresponding to the number of pixels in the (axis) direction. Further, an m-stage shift register (2) is provided, and clock signals Φ 1H and Φ 2H of m times the horizontal frequency are supplied to the shift register (2). signal [phi IH, drive pulses are sequentially scanned by the [phi 2H signals φ H1, φ H2 ··· φ Hm switching element M 1
To Mm. Note that a low potential (V SS ) and a high potential (V DD ) are supplied to the shift register (2).
Driving pulses of these two potentials are formed.
また各ラインL1〜Lmにそれぞれ例えばNチャンネルFE
Tからなるスイッチング素子M11,M21・・・Mn1,M12,M
22・・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続さ
れる。なおnは水平走査線数に相当する数である。この
スイッチング素子M11〜Mnmの他端がそれぞれ液晶セルC
11,C21・・・Cnmを通じてターゲット端子(3)に接続
される。Also, for example, each of the lines L 1 to Lm has an N-channel FE, for example.
Switching elements M 11 consisting of T, M 21 ··· M n1, M 12, M
22 ... M n2 ,... M 1m , M 2m . Note that n is a number corresponding to the number of horizontal scanning lines. The other end the liquid crystal cells each C of the switching element M 11 ~Mnm
11 , C 21 ... Cnm are connected to the target terminal (3).
さらにn段のシフトレジスタ(4)が設けられ、この
シフトレジスタ(4)に水平周波数のクロック信号
Φ1V,Φ2Vが供給され、このシフトレジスタ(4)の各
出力端子からのクロック信号Φ1V,Φ2Vによって順次走
査される駆動パルス信号φV1,φV2・・・φVnが、水平
(X軸)方向のゲート線G1,G2・・・Gnを通じてスイッ
チング素子M11〜MnmのX軸方向の各列(M11〜M1m),
(M21〜M2m)・・・(Mn1〜Mnm)ごとの制御端子にそれ
ぞれ供給される。なお、シフトレジスタ(4)にもシフ
トレジスタ(2)と同様にVSSとVDDが供給される。Further, an n-stage shift register (4) is provided, and horizontal shift clock signals Φ 1V and Φ 2V are supplied to the shift register (4). A clock signal Φ 1V from each output terminal of the shift register (4) is provided. , [phi driving pulse signal phi V1 sequentially scanned by 2V, φ V2 ··· φ Vn is horizontal gate lines G 1 of (X-axis) direction, G 2 switching elements through ··· Gn M 11 ~Mnm of X each column in the axial direction (M 11 ~M 1m),
(M 21 ~M 2m) are supplied to the control terminal of each ··· (M n1 ~Mnm). Note that VSS and VDD are also supplied to the shift register (4) in the same manner as the shift register (2).
すなわちこの回路において、シフトレジスタ(2),
(4)には第4図A,Bに示すようなクロック信号Φ1H,
Φ2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ
(2)からは同図Cに示すように各画素期間ごとにφH1
〜φHmが出力され、シフトレジスタ(4)からは同図D
に示すように1水平期間ごとにφV1〜φVnが出力され
る。さらに入力端子(1)には同図Eに示すような信号
が供給される。That is, in this circuit, the shift register (2),
(4) includes a clock signal Φ 1H , as shown in FIGS.
Φ 2H , Φ 1V , Φ 2V are supplied. And from the shift register (2) phi for each pixel period, as shown in FIG C H1
~ Φ Hm is output from the shift register (4).
As shown in FIG. 7, φ V1 to φ Vn are output every one horizontal period. Further, the input terminal (1) is supplied with a signal as shown in FIG.
そしてφV1,φH1が出力されているときは、スイッチ
ング素子M1とM11〜M1mがオンされ、入力端子(1)→M1
→L1→M11→C11→ターゲット端子(3)の電流路が形成
されて液晶セルC11に入力端子(1)に供給された信号
とターゲット端子(3)との電位差が供給される。この
ためこのセルC11の容量分に、1番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC12〜Cnmについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルC11
〜Cnmの電荷量が書き換えられる。The phi V1, when phi H1 is outputted, the switching element M 1 and M 11 ~M 1 m is turned on, the input terminal (1) → M 1
Potential difference is supplied → L 1 → M 11 → C 11 → the target terminal (3) the signal current path is supplied is formed in the input terminal to the liquid crystal cell C 11 (1) of the target terminal (3) . Therefore, a charge corresponding to the potential difference due to the signal of the first pixel is sampled and held in the capacity of the cell C11. The light transmittance of the liquid crystal is changed according to this charge amount. It similar to this is successively performed for the cell C 12 ~Cnm, the following additional fields each cell at the time the signal is supplied C 11
The charge amount of ~ Cnm is rewritten.
このようにして、映像信号の各画素に対応して液晶セ
ルC11〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。In this manner, the light transmittance of the liquid crystal cell C 11 ~Cnm is changed corresponding to each pixel of the video signal, which displays the television image is repeated sequentially.
さらに液晶で表示を行う場合には、一般にその信頼
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、1フィールドまたは1フ
レームごとに映像信号を反転させた信号を入力端子
(1)に供給する。また液晶ディスプレイ装置において
は表示の垂直方向のシューティング等を防止する目的で
信号を1水平期間ごとに反転することが行われている。
すなわち入力端子(1)には第4図Eに示すように1水
平期間ごとに反転されると共に1フィールドまたは1フ
レームごとに反転された信号が供給される。Further, in the case of performing display using liquid crystal, an AC drive is generally used in order to extend the reliability and the life. For example, in the display of a television image, a signal obtained by inverting a video signal for each field or frame is supplied to the input terminal (1). In a liquid crystal display device, a signal is inverted every horizontal period in order to prevent shooting in a vertical direction of display.
That is, the input terminal (1) is supplied with a signal which is inverted every horizontal period and inverted every field or frame as shown in FIG. 4E.
ところが上述の装置において、ゲート線G1〜Gnを構成
する配線は接続される選択素子M11〜Mnmのゲート容量や
配線容量によって分布定数となっている。このためゲー
ト線G1〜Gnに供給される駆動パルスφV1〜φVnは、その
シフトレジスタ(4)側の端部では第5図Aに示すよ
うに正規の矩形波となるものの、逆側の端部では同図
Bに示すように波形が鈍ってしまい、選択素子M11〜Mnm
のオンレベルに達するまでに遅延時間τが生じてしま
う。However in the apparatus described above, the wiring for the gate lines G 1 ~Gn has a distribution constant by the gate capacitance and the wiring capacitance of the selected element M 11 ~Mnm connected. For this reason, the drive pulses φ V1 to φ Vn supplied to the gate lines G 1 to Gn become regular rectangular waves at the shift register (4) end, as shown in FIG. in the end will be the waveform as shown in Figure B is obtuse, selection element M 11 ~Mnm
A delay time τ is generated until the ON level of is reached.
そしてこの遅延時間τは、従来の例えばNTSC方式の映
像信号では約63μsec.ある1水平期間よりは短いもので
あったが、例えばハイビジョンに適用した場合には、1
水平期間が約30μsec.と半減されるために、遅延時間τ
の方が長くなる。従って逆側の端部では駆動パルスが充
分に立ち上がらず、液晶セルの電荷量の書き換えが不充
分になって、表示画像に左右のシューディングが発生す
るおそれがある。This delay time τ is shorter than a certain one horizontal period in a conventional NTSC video signal, for example, about 63 μsec.
Since the horizontal period is halved to about 30 μsec., The delay time τ
Is longer. Therefore, at the opposite end, the driving pulse does not rise sufficiently, and the rewriting of the charge amount of the liquid crystal cell becomes insufficient, so that there is a possibility that right and left pseudo-images may occur in the displayed image.
すなわち従来の装置では、ゲート線上の信号の遅延に
よって左右のシューディングが発生するなど、画質が極
めて劣化されてしまう問題点があった。That is, in the conventional device, there is a problem that the image quality is extremely deteriorated, such as right and left pseudo-tones occurring due to the delay of the signal on the gate line.
この出願はこのような点に鑑みてなされたものであ
る。The present application has been made in view of such points.
本発明は、垂直方向に平行に配設された複数の第1の
信号線L1,L2・・・Lmと、この第1の信号線を駆動する
水平走査手段(シフトレジスタ(2))と、水平方向に
平行に配設された複数の第2の信号線G1,G2・・・Gn
と、この第2の信号線を水平方向に複数に分割し、この
分割ごとに上記第2の信号線を駆動する複数の垂直走査
手段(シフトレジスタ(4a)(4b))と、上記第1及び
第2の信号線の各交点にそれぞれ選択素子M11,M12・・
・Mnmを介して液晶セルC11,C12・・・Cnmを有する液晶
ディスプレイ装置であって、上記複数の垂直走査手段
は、上記分割された第2の信号線に同相のパルスを供給
するようにしたことを特徴とする液晶ディスプレイ装置
である。The present invention relates to a plurality of first signal lines L 1 , L 2 ... Lm arranged in parallel in the vertical direction, and horizontal scanning means (shift register (2)) for driving the first signal lines. And a plurality of second signal lines G 1 , G 2, ... Gn arranged in parallel in the horizontal direction.
A plurality of vertical scanning means (shift registers (4a) and (4b)) for dividing the second signal line into a plurality of parts in the horizontal direction and driving the second signal line for each division; And selection elements M 11 , M 12 ,.
A liquid crystal display device having liquid crystal cells C 11 , C 12, ... C nm via M nm, wherein the plurality of vertical scanning means supply in-phase pulses to the divided second signal lines; A liquid crystal display device characterized in that:
これによれば、信号線を分割しその分割ごとに走査手
段を設けることによって、各走査手段の負荷が軽減さ
れ、信号線上の各部の信号の立ち上がりが早くなり、表
示画像の画質の劣化を防止することができる。According to this, by dividing the signal line and providing the scanning means for each division, the load on each scanning means is reduced, the rise of the signal of each part on the signal line is accelerated, and the deterioration of the image quality of the displayed image is prevented. can do.
第1図は従来例と同様の単一の液晶ディスプレイ装置
の構成を示し、この図において、上述の水平(X軸)方
向のゲート線が左右に分割され、それぞれゲート線
Ga1,Ga2‥‥GanとGb1,Gb2‥‥Gbnとされる。そしてこ
れらの分割されたゲート線Ga1〜Gan,Gb1〜Gbnについて
それぞれ独立にn段のシフトレジスタ(4a)(4b)が設
けられる。FIG. 1 shows the configuration of a single liquid crystal display device similar to the conventional example. In this figure, the above-mentioned gate line in the horizontal (X-axis) direction is divided into left and right sides,
G a1 , G a2 ‥‥ G an and G b1 , G b2 ‥‥ G bn . Then, n-stage shift registers (4a) and (4b) are provided independently for these divided gate lines G a1 to G an and G b1 to G bn .
さらにこれらのシフトレジスタ(4a)(4b)にはそれ
ぞれ水平周波数のクロック信号φ1V,φ2Vが供給され、
従ってこのシフトレジスタ(4a)(4b)からは全く等し
い駆動パルスφV1,φV2‥‥φVnが取出され、これらの
駆動パルスがそれぞれゲート線Ga1〜Gan,Gb1〜Gbnに供
給される。Further, clock signals φ 1V and φ 2V of horizontal frequency are supplied to these shift registers (4a) and (4b), respectively.
Accordingly, drive pulses φ V1 , φ V2 ‥‥ φ Vn which are exactly the same are extracted from the shift registers (4a), (4b), and these drive pulses are supplied to the gate lines G a1 to G an , G b1 to G bn , respectively. Is done.
そしてゲート線Ga1〜Ganはそれぞれスイッチング素子
M11〜M1P,M21〜M2P‥‥Mn1〜MnPの制御端子に接続さ
れ、ゲート線Gb1〜Gbnはそれぞれスイッチング素子M
1P+1〜M1m,M2P+1〜M2m‥‥MnP+1〜Mnmの制御端子に接
続される。The gate lines G a1 to G an are switching elements, respectively.
M 11 to M 1P and M 21 to M 2P are connected to the control terminals of M n1 to M nP , and the gate lines G b1 to G bn are respectively connected to the switching elements M
1P + 1 ~M 1m, is connected to a control terminal of the M 2P + 1 ~M 2m ‥‥ M nP + 1 ~Mnm.
これに対してシフトレジスタ(2)はスイッチング素
子M1〜Mmに対して共通に設けられ、また他の構成は従来
の技術の装置と同様にされる。In contrast shift register (2) is provided in common to the switching element M 1 ~Mm, also other configurations are the same as the devices of the prior art.
従ってこの装置において、ゲート線Ga1とGb1,Ga2とG
b2‥‥GanとGbnにはそれぞれ全く等しい駆動パルス
φV1,φV2‥‥φVnが供給され、これによってスイッチ
ング素子M11〜M1m,M21〜M2m‥‥Mn1〜Mnmは従来と同様
に制御され、従来と同様に画像の表示が行われる。Therefore, in this device, the gate lines G a1 and G b1 , G a2 and G
Drive pulses φ V1 , φ V2 ‥‥ φ Vn are supplied to b2 ‥‥ G an and G bn , respectively, so that the switching elements M 11 to M 1m , M 21 to M 2m ‥‥ M n1 to M nm Control is performed in the same manner as in the related art, and an image is displayed as in the related art.
そしてこの場合に、上述の装置においてゲート線を例
えば2等分することにより、ゲート線の長さは1/2とな
り、負荷あるいは分布定数も1/2になる。このためシフ
トレジスタ(4a)(4b)側の端部で第2図Aに示すよ
うな矩形波の駆動パルスは、各ゲート線の逆側(画面の
中央に位置する)の端部においても同図Bに示すよう
になるだけであって、信号を充分に早く立ち上がらせる
ことができる。In this case, by dividing the gate line into two in the above-described device, for example, the length of the gate line is halved, and the load or the distribution constant is also halved. Therefore, the driving pulse of the rectangular wave as shown in FIG. 2A at the end on the shift register (4a) (4b) side is the same at the end on the opposite side (located at the center of the screen) of each gate line. Only as shown in FIG. B, it is possible to cause the signal to rise sufficiently fast.
このため全ての液晶セルの電荷量の書き換えを充分に
行うことができ、表示画像の左右のシェーディング等に
よる画質の劣化を防止することができる。For this reason, it is possible to sufficiently rewrite the charge amounts of all the liquid crystal cells, and it is possible to prevent deterioration of the image quality due to shading on the left and right sides of the displayed image.
こうしてこの装置によれば、信号線を分割しその分割
ごとに走査手段を設けることによって、各走査手段の負
荷が軽減され、信号線上の各部の信号の立ち上がりが早
くなり、表示画像の画質の劣化を防止することができる
ものである。Thus, according to this apparatus, by dividing the signal line and providing the scanning means for each division, the load on each scanning means is reduced, the rise of the signal of each part on the signal line is accelerated, and the image quality of the displayed image is degraded. Can be prevented.
なお上述の装置においてゲート線の分割を3以上にし
てそれぞれにシフトレジスタを設けるようにしてもよ
い。Note that, in the above-described apparatus, the gate line may be divided into three or more, and a shift register may be provided for each.
またこの装置は、入力端子(1)及び水平のシフトレ
ジスタ(2)が一つずつの単一の液晶ディスプレイ装置
に適用されるものである。This device is applied to a single liquid crystal display device having one input terminal (1) and one horizontal shift register (2).
この発明によれば、信号線を分割しその分割ごとに走
査手段を設けることによって、各走査手段の負荷が軽減
さ、信号線上の各部の信号の立ち上がりが早くなり、表
示画像の画質の劣化を防止することができるようになっ
た。According to the present invention, by dividing the signal line and providing the scanning means for each division, the load on each scanning means is reduced, the rise of the signal of each part on the signal line is accelerated, and the image quality of the displayed image is degraded. Can now be prevented.
第1図は本発明の一例の構成図、第2図はその説明のた
め図、第3図〜第5図は従来の装置の説明のための図で
ある。 L1〜Lmは垂直信号線、Ga1〜Gan,Gb1〜Gbnはゲート線、
M11〜Mnmはスイッチング素子、C11〜Cnmは液晶セル、
(1)は入力端子、(2)(4a)(4b)はシフトレジス
タである。FIG. 1 is a block diagram of an example of the present invention, FIG. 2 is a diagram for explaining the same, and FIGS. 3 to 5 are diagrams for explaining a conventional device. L 1 to Lm are vertical signal lines, G a1 to G an , G b1 to G bn are gate lines,
M 11 ~Mnm switching element, C 11 ~Cnm liquid crystal cell,
(1) is an input terminal, and (2), (4a) and (4b) are shift registers.
Claims (1)
信号線と、この第1の信号線を駆動する水平走査手段
と、水平方向に平行に配設された複数の第2の信号線
と、この第2の信号線を水平方向に複数に分割し、この
分割ごとに上記第2の信号線を駆動する複数の垂直走査
手段と、上記第1及び第2の信号線の各交点にそれぞれ
選択素子を介して液晶セルを有する液晶ディスプレイ装
置であって、 上記複数の垂直走査手段は、上記分割された第2の信号
線に同相のパルスを供給するようにしたことを特徴とす
る液晶ディスプレイ装置。1. A plurality of first signal lines arranged in parallel in a vertical direction, horizontal scanning means for driving the first signal line, and a plurality of second signal lines arranged in parallel in a horizontal direction. And a plurality of vertical scanning means for dividing the second signal line into a plurality of parts in the horizontal direction and driving the second signal line for each division, and a plurality of signal lines for the first and second signal lines. A liquid crystal display device having a liquid crystal cell at each intersection via a selection element, wherein the plurality of vertical scanning units supply in-phase pulses to the divided second signal lines. Liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043389A JP2737200B2 (en) | 1989-01-30 | 1989-01-30 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043389A JP2737200B2 (en) | 1989-01-30 | 1989-01-30 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02201315A JPH02201315A (en) | 1990-08-09 |
JP2737200B2 true JP2737200B2 (en) | 1998-04-08 |
Family
ID=12026911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2043389A Expired - Lifetime JP2737200B2 (en) | 1989-01-30 | 1989-01-30 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2737200B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101157955B1 (en) * | 2005-06-20 | 2012-06-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
KR101243812B1 (en) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | Driving circuit for liquid crystal display device and method for driving the same |
KR101265087B1 (en) * | 2006-08-17 | 2013-05-16 | 엘지디스플레이 주식회사 | Liquid crystal display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9215788B2 (en) | 2005-01-18 | 2015-12-15 | Alma Lasers Ltd. | System and method for treating biological tissue with a plasma gas discharge |
EP1715810B1 (en) | 2005-01-18 | 2012-05-09 | Alma Lasers Ltd | Improved system for heating biological tissue via rf energy |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111622A (en) * | 1982-12-17 | 1984-06-27 | Seiko Epson Corp | Liquid-crystal display type picture receiver |
-
1989
- 1989-01-30 JP JP2043389A patent/JP2737200B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101157955B1 (en) * | 2005-06-20 | 2012-06-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
KR101243812B1 (en) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | Driving circuit for liquid crystal display device and method for driving the same |
KR101265087B1 (en) * | 2006-08-17 | 2013-05-16 | 엘지디스플레이 주식회사 | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JPH02201315A (en) | 1990-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2830004B2 (en) | Liquid crystal display device | |
JP2767858B2 (en) | Liquid crystal display device | |
CN100437305C (en) | Liquid-crystal displaying device, and method for driving it | |
US6614418B2 (en) | Active matrix type electro-optical device and method of driving the same | |
US7808467B2 (en) | Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus | |
US6232945B1 (en) | Display device and its driving method | |
JP2001242841A (en) | Driving device for liquid crystal panel, liquid crystal device, and electronics | |
JP3525018B2 (en) | Active matrix type liquid crystal display | |
JPH07118795B2 (en) | Driving method for liquid crystal display device | |
KR100317823B1 (en) | A plane display device, an array substrate, and a method for driving the plane display device | |
JP2737200B2 (en) | Liquid crystal display device | |
JPH10171421A (en) | Picture display device, picture display method, display driving device, and electronic apparatus adopting them | |
JP3131411B2 (en) | Liquid crystal display device | |
JPH05241536A (en) | Horizontal scanning circuit | |
JP2676916B2 (en) | Liquid crystal display device | |
JP2874187B2 (en) | Liquid crystal display device | |
JP2874190B2 (en) | Liquid crystal display device | |
JP3243950B2 (en) | Video display device | |
JPH07281648A (en) | Liquid crystal display device | |
JPWO2002075715A1 (en) | Liquid crystal display device, driving method thereof, and camera system | |
JPS604992A (en) | Driving of image display | |
JPH04140716A (en) | Liquid crystal display device | |
JP2676897B2 (en) | Liquid crystal display device | |
JP2855637B2 (en) | Liquid crystal display device | |
JP3080054B2 (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |