JP3080054B2 - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP3080054B2
JP3080054B2 JP09330198A JP33019897A JP3080054B2 JP 3080054 B2 JP3080054 B2 JP 3080054B2 JP 09330198 A JP09330198 A JP 09330198A JP 33019897 A JP33019897 A JP 33019897A JP 3080054 B2 JP3080054 B2 JP 3080054B2
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
shift register
supplied
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09330198A
Other languages
Japanese (ja)
Other versions
JPH10148814A (en
Inventor
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18229940&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3080054(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09330198A priority Critical patent/JP3080054B2/en
Publication of JPH10148814A publication Critical patent/JPH10148814A/en
Application granted granted Critical
Publication of JP3080054B2 publication Critical patent/JP3080054B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば液晶表示素
子をX−Yマトリクス状に配置して画像の表示を行う液
晶ディスプレイ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device which displays images by arranging liquid crystal display elements in an XY matrix, for example.

【0002】[0002]

【従来の技術】例えば液晶を用いてテレビ画像を表示す
ることが提案(特開昭59−220793号公報等参
照)されている。
2. Description of the Related Art For example, it has been proposed to display a television image using a liquid crystal (see Japanese Patent Application Laid-Open No. 59-220793).

【0003】すなわち図3において、入力端子1には例
えばテレビジョンの映像信号が供給される。この入力端
子1からの映像信号がそれぞれ例えばNチャンネルFE
Tからなるスイッチング素子M1 、M2 ・・・Mm を通
じて垂直(Y軸)方向のラインL1 、L2 ・・・Lm
供給される。なおmは水平(X軸)方向の画素数に相当
する数である。
That is, in FIG. 3, an input terminal 1 is supplied with, for example, a video signal of a television. The video signal from the input terminal 1 is, for example, N channel FE
Switching elements M 1, M 2 vertical through ··· M m (Y-axis) direction of the line L 1 consisting of T, is supplied to the L 2 ··· L m. Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction.

【0004】さらにm段のシフトレジスタ2が設けら
れ、このシフトレジスタ2に水平周波数のm倍のクロッ
ク信号Φ1H、Φ2Hが供給される。そしてこのクロック信
号Φ1H、Φ2Hによって順次走査される駆動パルス信号φ
1H、φ2H・・・φHmが、シフトレジスタ2の各出力端子
からスイッチング素子M1 〜Mm の各制御端子に供給さ
れる。なおシフトレジスタ2には低電位(VSS)と高電
位(VDD)が供給され、この2つの電位の駆動パルスが
形成される。
Further, an m-stage shift register 2 is provided, and clock signals Φ 1H and Φ 2H whose frequency is m times the horizontal frequency are supplied to the shift register 2. A drive pulse signal φ sequentially scanned by the clock signals Φ 1H and Φ 2H
1H , φ 2H ... Φ Hm are supplied from respective output terminals of the shift register 2 to respective control terminals of the switching elements M 1 to M m . The shift register 2 is supplied with a low potential (V SS ) and a high potential (V DD ), and a drive pulse of these two potentials is formed.

【0005】また、各ラインL1 〜Lm にそれぞれ例え
ばNチャンネルFETからなるスイッチング素子M11
12・・・Mn1、M12、M22・・・Mn2、・・・M1m
2m・・・Mnmの一端が接続される。なおnは水平走査
線数に相当する数である。このスイッチング素子M11
nmの他端がそれぞれ液晶セルC11、C12・・・Cnm
通じてターゲット端子3に接続される。
A switching element M 11 composed of, for example, an N-channel FET is connected to each of the lines L 1 to L m .
M 12 ··· M n1, M 12 , M 22 ··· M n2, ··· M 1m,
One end of M 2m ... M nm is connected. Note that n is a number corresponding to the number of horizontal scanning lines. This switching element M 11 ~
The other end of the M nm are connected to the target terminal 3 through the liquid crystal cell C 11, C 12 ··· C nm, respectively.

【0006】さらにn段のシフトレジスタ4が設けら
れ、このシフトレジスタ4に水平周波数のクロック信号
Φ1V、Φ2Vが供給される。そしてこのクロック信号
Φ1V、Φ2Vによって順次走査される駆動パルス信号
φV1、φV2・・・φVnが、シフトレジスタ4の各出力端
子から水平(X軸)方向のゲート線G1 、G2 ・・・G
n を通じてスイッチング素子M11〜MnmのX軸方向の各
列(M11〜M1m)、(M21〜M2m)・・・(Mn1
nm)ごとの制御端子にそれぞれ供給される。なお、シ
フトレジスタ4にもシフトレジスタ2と同様に電圧VSS
とVDDが供給される。
Further, an n-stage shift register 4 is provided, and the shift register 4 is supplied with horizontal frequency clock signals Φ 1V and Φ 2V . The driving pulse signals φ V1 , φ V2 ... Φ Vn sequentially scanned by the clock signals φ 1V and φ 2V are supplied from the output terminals of the shift register 4 to the gate lines G 1 and G in the horizontal (X-axis) direction. 2 ... G
Each column in the X-axis direction of the switching element M 11 ~M nm through n (M 11 ~M 1m), (M 21 ~M 2m) ··· (M n1 ~
M nm ). Note that the shift register 4 has the same voltage V SS as the shift register 2.
And V DD are supplied.

【0007】すなわちこの回路において、シフトレジス
タ2、4には例えば図4のA、Bに示すようなクロック
信号Φ1H、Φ2H、Φ1V、Φ2Vが供給される。そしてシフ
トレジスタ2からは同図のCに示すように各画素期間ご
とに駆動パルス信号φH1〜φHmが出力され、シフトレジ
スタ4からは同図のDに示すように1水平期間ごとに駆
動パルス信号φV1〜φVnが出力される。さらに入力端子
1には同図のEに示すような信号が供給される。
That is, in this circuit, clock signals Φ 1H , Φ 2H , Φ 1V , and Φ 2V as shown in FIGS. 4A and 4B are supplied to the shift registers 2 and 4, for example. Then, drive pulse signals φ H1 to φ Hm are output from the shift register 2 for each pixel period as shown in C of the figure, and the shift register 4 is driven for each horizontal period as shown in D of the figure. Pulse signals φ V1 to φ Vn are output. Further, a signal as shown by E in FIG.

【0008】そして例えば駆動パルス信号φV1、φH1
出力されているときに、スイッチング素子M1 とM11
1mがオンされ、入力端子1→M1 →L1 →M11→C11
→ターゲット端子3の電流路が形成される。これによっ
て入力端子1に供給された信号とターゲット端子3との
電位差が、液晶セルC11に供給される。
For example, when the drive pulse signals φ V1 and φ H1 are being output, the switching elements M 1 and M 11 .
M 1m is turned on and input terminal 1 → M 1 → L 1 → M 11 → C 11
→ A current path for the target terminal 3 is formed. This potential difference between the signal and the target terminal 3 which is supplied to the input terminal 1 is supplied to the liquid crystal cell C 11.

【0009】このためこの液晶セルC11の容量分に、1
番目の画素の信号による電位差に相当する電荷がサンプ
ルホールドされる。そしてこの電荷量に対応して液晶の
光透過率が変化される。これと同様のことがセルC12
nmについて順次行われ、さらに次のフィールドの信号
が供給された時点で各セルC11〜Cnmの電荷量が書き換
えられる。
[0009] For this reason capacity of the liquid crystal cell C 11, 1
The charge corresponding to the potential difference due to the signal of the second pixel is sampled and held. Then, the light transmittance of the liquid crystal is changed in accordance with this charge amount. The same cells C 12 ~ and this
This operation is sequentially performed for C nm , and when the signal of the next field is supplied, the charge amount of each cell C 11 to C nm is rewritten.

【0010】このようにして、映像信号の各画素に対応
して液晶セルC11〜Cnmの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
In this way, the light transmittance of the liquid crystal cells C 11 to C nm is changed corresponding to each pixel of the video signal, and this is sequentially repeated to display a television image.

【0011】[0011]

【発明が解決しようとする課題】ところで液晶で表示を
行う場合には、一般にその信頼性、寿命を長くするため
交流駆動が用いられる。例えばテレビジョン画像の表示
においては、1フィールドまたは1フレームごとに映像
信号を反転させた信号を入力端子1に供給する。また液
晶ディスプレイ装置においては表示の垂直方向のシュー
ディング等を防止する目的で信号を1水平期間ごとに反
転することが行われている。
When a liquid crystal is used for display, an AC drive is generally used to increase the reliability and the life of the liquid crystal. For example, in displaying a television image, a signal obtained by inverting a video signal for each field or frame is supplied to the input terminal 1. Further, in a liquid crystal display device, a signal is inverted every horizontal period in order to prevent the pseudo-shooting of a display in a vertical direction.

【0012】このため上述の装置において、入力端子1
には、例えば図4のEに示すように1水平期間ごとに反
転されると共に1フィールドまたは1フレームごとに反
転された信号が供給されている。
Therefore, in the above-described device, the input terminal 1
Is supplied with a signal which is inverted every horizontal period and inverted every field or frame, for example, as shown in FIG.

【0013】ところが上述の装置において、上述のよう
に1水平期間ごとの極性反転が行われていると、例えば
表示画像が全白(または全黒)の場合に、入力端子1に
供給される映像信号は例えば図5のAに示すようにター
ゲット電圧に対して白(または黒)のレベルVpが1水
平期間ごとに極性反転されたものになっている。
However, in the above-described device, if the polarity inversion is performed every horizontal period as described above, for example, when the display image is all white (or all black), the image supplied to the input terminal 1 is displayed. For example, as shown in FIG. 5A, the signal has a white (or black) level Vp whose polarity is inverted every horizontal period with respect to the target voltage.

【0014】これに対して同図のBに示すような駆動パ
ルス信号φH1〜φHmでスイッチング素子M1 〜Mm がオ
ンされると、各ラインL1 〜Lm の電位は同図のCに示
すように変化されることになり、すなわち各ラインL1
〜Lm の電位は駆動パルス信号φH1〜φHmの1パルス期
間に2Vp変化されることになる。
[0014] When the switching element M 1 ~M m in the driving pulse signal phi H1 to [phi] Hm as shown in the figure B is turned relative to, the potential of the line L 1 ~L m is in FIG. C, ie, each line L 1
Potential of ~L m will be 2Vp changed to one pulse period of the drive pulse signal phi H1 to [phi] Hm.

【0015】そしてこの場合に、パルス信号φH1〜φHm
の1パルス期間は、1水平期間の有効画面期間を1/m
にした極めて短い時間であり、このような短い期間に2
Vpの電圧変化を行うためにはスイッチング素子M1
m のオン抵抗が低くなければならず、各素子のサイズ
を大きくする必要があった。
In this case, the pulse signals φ H1 to φ Hm
1 pulse period, the effective screen period of one horizontal period is 1 / m
This is a very short period of time,
To perform the voltage change of Vp, the switching elements M 1 to
Must be lower on-resistance of the M m, it is necessary to increase the size of each element.

【0016】しかしながらこのような素子のサイズを大
きくすることは、素子をオンチップ化する場合にチップ
面積が増大するだけでなく、関連する水平走査回路(シ
フトレジスタ2)等の設計上の制約も厳しくするもので
ある。
However, increasing the size of such an element not only increases the chip area when the element is made on-chip, but also imposes restrictions on the design of the related horizontal scanning circuit (shift register 2) and the like. It is tough.

【0017】またスイッチング素子M1 〜Mm のサイズ
を不充分なものとした場合には、各ラインL1 〜Lm
信号電位が充分に立ち上がらず、液晶セルの電荷量の書
き換えが不充分になって、表示画像のコントラストが低
下されるなど、画質が極めて劣化されてしまう問題点が
あった。
If the sizes of the switching elements M 1 to M m are insufficient, the signal potentials of the lines L 1 to L m do not rise sufficiently, and the rewriting of the charge amount of the liquid crystal cell is insufficient. Therefore, there is a problem that the image quality is extremely deteriorated, for example, the contrast of the displayed image is lowered.

【0018】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の装置
では素子のオン抵抗を低くしなければならず、素子のサ
イズを大きくするために設計上の制約が厳しくなった
り、また素子のサイズが不充分な場合には表示画像のコ
ントラストが低下されるなど画質が極めて劣化されてし
まうというものである。
This application has been made in view of the above points, and the problem to be solved is that in the conventional device, the on-resistance of the device must be reduced, and the size of the device is increased. Therefore, if the design restrictions are strict or the size of the element is insufficient, the image quality is extremely deteriorated such as the contrast of the displayed image is lowered.

【0019】[0019]

【課題を解決するための手段】このため本発明において
は、信号線の電位を映像信号の反転ごとにその中間電位
にプリチャージするようにしたものであって、これによ
れば点順次に供給される信号の変化される幅が小さくさ
れ、スイッチング素子にかかる負担が小さくされて、小
さい素子サイズでも表示画像の画質の劣化を防止するこ
とができる。
In Means for Solving the Problems The present invention for this, there is that so as to precharge the potential of the signal line to the intermediate potential for each inversion of the video signal, dot-sequentially supplied according to this The change width of the signal to be changed is reduced, the load on the switching element is reduced, and the deterioration of the image quality of the displayed image can be prevented even with a small element size.

【0020】[0020]

【発明の実施の形態】すなわち本発明においては、垂直
方向に平行に配設された複数の第1の信号線と、水平方
向に平行に配設された複数の第2の信号線と、これら第
1および第2の信号線の各交点にそれぞれ選択素子を介
して設けられた液晶セルと、第2の信号線を順次走査し
て1行分の画素を選択するシフトレジスタと、選択され
た1行分の画素に画像信号を書き込むためのパルス信号
を生成するシフトレジスタとを有する液晶ディスプレイ
装置において、第1の信号線に供給される画像信号の極
性を所定期間ごとに反転する手段と、点順次に供給され
る画像信号の反転ごとにその反転されたそれぞれの期間
の映像信号の任意の中間電位を、選択された1行分の画
素に画像信号を書き込むためのパルス信号を生成するシ
フトレジスタとは異なるスイッチング素子により第1の
信号線にプリチャージする手段を設けてなるものであ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a plurality of first signal lines arranged in parallel in the vertical direction, a plurality of second signal lines arranged in parallel in the horizontal direction, and A liquid crystal cell provided at each intersection of the first and second signal lines via a selection element; a shift register for sequentially scanning the second signal line to select one row of pixels; A liquid crystal display device having a shift register that generates a pulse signal for writing an image signal to one row of pixels, a unit that inverts the polarity of the image signal supplied to the first signal line at predetermined time intervals; Each inverted period of the image signal supplied in a dot-sequential manner
Means for precharging an arbitrary intermediate potential of the video signal of the first signal line to a first signal line by a switching element different from a shift register for generating a pulse signal for writing an image signal to pixels of one selected row. It is.

【0021】[0021]

【実施例】以下、図面を参照して本発明を説明するに、
図1は本発明を適用した液晶ディスプレイ装置の一例の
構成を示すブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of an example of a liquid crystal display device to which the present invention is applied.

【0022】図1は、図3と同様の単一の液晶ディスプ
レイ装置の構成を示し、この図1において、上述の垂直
(Y軸)方向のラインL1 〜Lm の下端部にそれぞれス
イッチング素子MR1、MR2・・・MRmが設けられる。そ
してこれらの素子MR1〜MRmを介してターゲット端子3
が接続されると共に、これらの素子MR1〜MRmの各制御
端子が水平ブラッキングパルスHBLK の供給されるリセ
ット端子5に接続される。その他の構成は図3の装置と
同様にされる。
FIG. 1 shows the structure of a single liquid crystal display device similar to that of FIG. 3. In FIG. 1, switching elements are provided at the lower ends of the lines L 1 to L m in the vertical (Y-axis) direction. M R1 , M R2 ... M Rm are provided. The target terminal 3 through these elements M R1 ~M Rm
And the control terminals of these elements M R1 to M Rm are connected to the reset terminal 5 to which the horizontal blacking pulse H BLK is supplied. Other configurations are the same as those of the apparatus shown in FIG.

【0023】そしてこの装置において、例えば図2のA
に示すような全白(または全黒)の映像信号が入力端子
1に供給され、同図のBに示すような駆動パルス信号φ
H1〜φHmでスイッチング素子M1 〜Mm がオンされた場
合に、リセット端子5には同図のCに示すような水平ブ
ランキングパルスHBLK が供給され、これによってスイ
ッチング素子MR1〜MRmがオンされる。
In this apparatus, for example, A in FIG.
Is supplied to the input terminal 1 and the driving pulse signal φ as shown in FIG.
H1 to [phi] When the switching element M 1 ~M m is turned on by Hm, horizontal blanking pulse H BLK as shown in the figure C is supplied to the reset terminal 5, whereby the switching element M R1 ~M Rm is turned on.

【0024】このため各ラインL1 〜Lm の電位は、各
水平ブランキングパルスHBLK の期間にターゲット電圧
にプリチャージされ、さらに駆動パルス信号φH1〜φHm
の期間にこのターゲット電圧から映像信号の電位に変化
される。
For this reason, the potentials of the lines L 1 to L m are precharged to the target voltage during each horizontal blanking pulse H BLK , and the drive pulse signals φ H1 to φ Hm
Is changed from this target voltage to the potential of the video signal.

【0025】従ってこの装置において、パルス信号φH1
〜φHmの1パルス期間に変化される信号は最大Vpとな
り、従来の装置の1/2にすることができる。このため
小さい素子のサイズでも液晶セルの電荷量の書き換えを
充分に行うことができ、表示画像のコントラストの低下
等による画質の劣化を防止することができる。さらに素
子サイズの増大によるチップ面積の増加や、設計上の制
約が生じることもないものである。
Therefore, in this device, the pulse signal φ H1
Signal is changed to one pulse period to [phi] Hm could be the half of the maximum Vp, and the conventional device. For this reason, the charge amount of the liquid crystal cell can be sufficiently rewritten even with a small element size, and deterioration of image quality due to a decrease in contrast of a displayed image or the like can be prevented. Further, there is no increase in the chip area due to the increase in the element size and no restriction on the design.

【0026】こうしてこの装置によれば、信号線の電位
を映像信号の反転ごとにその中間電位にプリチャージす
ることによって、点順次に供給される信号の変化される
幅が小さくされ、スイッチング素子にかかる負担が小さ
くされ、スイッチング素子にかかる負担が小さくされ
て、小さい素子サイズでも表示画像の画質の劣化が防止
することができるものである。
According to this device, by precharging the potential of the signal line to the intermediate potential every time the video signal is inverted, the width of the change of the signal supplied in a dot-sequential manner is reduced, and Such a load is reduced, and a load on the switching element is reduced, so that the image quality of the displayed image can be prevented from deteriorating even with a small element size.

【0027】なお上述の装置においてスイッチング素子
は図示のようなNMOS信号に限らずPMOSあるいは
CMOS素子でもよい。またリセット端子5に供給され
る信号も水平ブランキングパルスに限らず映像信号の非
有効期間の信号であればいずれでもよい。さらにプリチ
ャージを行う電圧はターゲット電圧に限らず、映像信号
の任意の中間電位を用いることができる。
In the above-described device, the switching element is not limited to the NMOS signal as shown, but may be a PMOS or CMOS element. The signal supplied to the reset terminal 5 is not limited to the horizontal blanking pulse, and may be any signal as long as the signal is in a non-effective period of the video signal. Further, the voltage for performing the precharge is not limited to the target voltage, and any intermediate potential of the video signal can be used.

【0028】[0028]

【発明の効果】従って請求項1の発明によれば、信号線
の電位を映像信号の反転ごとにその中間電位にプリチャ
ージすることによって、点順次に供給される信号の変化
される幅が小さくされ、スイッチング素子にかかる負担
が小さくされて、小さい素子サイズでも表示画像の画質
の劣化を防止することができるものである。
Therefore, according to the first aspect of the present invention, by precharging the potential of the signal line to the intermediate potential every time the video signal is inverted, the width of the signal supplied in a dot-sequential manner is reduced. Thus, the load on the switching element is reduced, and the image quality of the displayed image can be prevented from deteriorating even with a small element size.

【0029】これによって、従来の装置では素子のオン
抵抗が低くなければならず、素子のサイズを大きくする
ために設計上の制約が厳しくなったり、また素子のサイ
ズが不充分な場合には表示画像のコントラストが低下さ
れるなど画質が極めて劣化されてしまうなどの問題点が
あったものを、本願の発明においてこれらの問題点を容
易に解消することができるものである。
As a result, in the conventional device, the on-resistance of the element must be low, and the design restrictions are strict in order to increase the size of the element. The present invention of the present application can easily solve these problems, which have had problems such as the image quality being extremely deteriorated such as the image contrast being lowered.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の適用される液晶ディスプレイ装置の一
例の構成図である。
FIG. 1 is a configuration diagram of an example of a liquid crystal display device to which the present invention is applied.

【図2】その動作の説明のための図である。FIG. 2 is a diagram for explaining the operation.

【図3】従来の液晶ディスプレイ装置の構成図である。FIG. 3 is a configuration diagram of a conventional liquid crystal display device.

【図4】その説明のための図である。FIG. 4 is a diagram for the explanation.

【図5】その説明のための図である。FIG. 5 is a diagram for explaining this.

【符号の説明】 L1 〜Lm …垂直信号線、G1 〜Gn はゲート線、M1
〜Mm ,MR1〜MRm,M11〜Mnmはスイッチング素子、
11〜Cnm…液晶セル、1…入力端子、2,4…シフト
レジスタ、3ターゲット端子、5…リセット端子
[Description of References] L 1 to L m ... vertical signal lines, G 1 to G n are gate lines, M 1
~M m, M R1 ~M Rm, M 11 ~M nm switching element,
C 11 to C nm : liquid crystal cell, 1: input terminal, 2, 4: shift register, 3 target terminal, 5: reset terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 垂直方向に平行に配設された複数の第1
の信号線と、 水平方向に平行に配設された複数の第2の信号線と、 これら第1および第2の信号線の各交点にそれぞれ選択
素子を介して設けられた液晶セルと、 上記第2の信号線を順次走査して1行分の画素を選択す
るシフトレジスタと、 上記選択された1行分の画素に画像信号を書き込むため
のパルス信号を生成するシフトレジスタとを有する液晶
ディスプレイ装置において、 上記第1の信号線に供給される画像信号の極性を所定期
間ごとに反転する手段と、 点順次に供給される上記画像信号の上記反転ごとにその
反転されたそれぞれの期間の映像信号の任意の中間電位
を、上記選択された1行分の画素に画像信号を書き込む
ためのパルス信号を生成するシフトレジスタとは異なる
スイッチング素子により上記第1の信号線にプリチャー
する手段を設けた、 ことを特徴とする液晶ディスプレイ装置。
1. A method according to claim 1, wherein the plurality of first power supply units are arranged in parallel in a vertical direction.
A plurality of second signal lines disposed in parallel in the horizontal direction; a liquid crystal cell provided at each intersection of the first and second signal lines via a selection element; A liquid crystal display having a shift register that sequentially scans a second signal line to select one row of pixels, and a shift register that generates a pulse signal for writing an image signal to the selected one row of pixels. in the apparatus, the for each of the inverting means and said image signal point are sequentially supplied to reverse the polarity of the image signal supplied to the first signal line for each predetermined time period
An arbitrary intermediate potential of the inverted video signal in each period is converted into the first signal by a switching element different from a shift register that generates a pulse signal for writing an image signal to the selected one row of pixels. Pritch to line
And a means for di-, liquid crystal display device, characterized in that.
JP09330198A 1997-12-01 1997-12-01 Liquid crystal display device Expired - Lifetime JP3080054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09330198A JP3080054B2 (en) 1997-12-01 1997-12-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09330198A JP3080054B2 (en) 1997-12-01 1997-12-01 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1024512A Division JP2830004B2 (en) 1989-02-02 1989-02-02 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH10148814A JPH10148814A (en) 1998-06-02
JP3080054B2 true JP3080054B2 (en) 2000-08-21

Family

ID=18229940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09330198A Expired - Lifetime JP3080054B2 (en) 1997-12-01 1997-12-01 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3080054B2 (en)

Also Published As

Publication number Publication date
JPH10148814A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
JP2830004B2 (en) Liquid crystal display device
US7463234B2 (en) Liquid crystal display and data latch circuit
US5598180A (en) Active matrix type display apparatus
JP3039404B2 (en) Active matrix type liquid crystal display
KR0142414B1 (en) The liquid crystal display device
US20100073389A1 (en) Display device
KR100519468B1 (en) Flat-panel display device
US6232945B1 (en) Display device and its driving method
KR100648141B1 (en) Display device and drive method thereof
US7215308B2 (en) Display drive method, display element, and display
JP3131411B2 (en) Liquid crystal display device
JP3661324B2 (en) Image display device, image display method, display drive device, and electronic apparatus using the same
JP2676916B2 (en) Liquid crystal display device
JP3080054B2 (en) Liquid crystal display device
JP2737200B2 (en) Liquid crystal display device
JP3968925B2 (en) Display drive device
JP3080053B2 (en) Dot sequential driving method for liquid crystal display device
JPH07281648A (en) Liquid crystal display device
JP2874190B2 (en) Liquid crystal display device
JP3243950B2 (en) Video display device
US6518947B1 (en) LCD column driving apparatus and method
JPH11119742A (en) Matrix display device
JP2003228080A (en) Display pixel circuit and planar display device
JP2666365B2 (en) Liquid crystal display
JPH0830242A (en) Liquid crystal driving device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9