JP2736308B2 - Field emission display - Google Patents

Field emission display

Info

Publication number
JP2736308B2
JP2736308B2 JP6202909A JP20290994A JP2736308B2 JP 2736308 B2 JP2736308 B2 JP 2736308B2 JP 6202909 A JP6202909 A JP 6202909A JP 20290994 A JP20290994 A JP 20290994A JP 2736308 B2 JP2736308 B2 JP 2736308B2
Authority
JP
Japan
Prior art keywords
circuit
field emission
pulse
transistor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6202909A
Other languages
Japanese (ja)
Other versions
JPH07168546A (en
Inventor
グレン・イー・ハッシュ
トーマス・ダブリュー・ボシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAIKURON DEISUPUREI TEKUNOROJII Inc
Original Assignee
MAIKURON DEISUPUREI TEKUNOROJII Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAIKURON DEISUPUREI TEKUNOROJII Inc filed Critical MAIKURON DEISUPUREI TEKUNOROJII Inc
Publication of JPH07168546A publication Critical patent/JPH07168546A/en
Application granted granted Critical
Publication of JP2736308B2 publication Critical patent/JP2736308B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0259Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0606Manual adjustment
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電界放出ディスプレイに
関する。より特定すれば、本発明は電界放出ディスプレ
イのグレースケール範囲及び輝度を制御するためのシス
テムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display. More particularly, the present invention relates to a system for controlling the gray scale range and brightness of a field emission display.

【0002】[0002]

【従来の技術】可搬型ラップトップ・コンピュータの出
現により、小型軽量かつ省電力のディスプレイのための
ディスプレイ技術に対する要求が強くなってきた。利用
可能な技術の1つは平面パネルディスプレイ、より特定
すれば液晶ディスプレイを提供している。ラップトップ
・コンピュータには現在液晶ディスプレイが用いられて
いる。しかし、これら液晶ディスプレイはコントラスト
が低く、観察許容範囲が狭い。さらに、カラー液晶ディ
スプレイは高価であり、電池による運用を延長するには
不適当な速度で電力を消費する。
BACKGROUND OF THE INVENTION With the advent of portable laptop computers, there has been an increasing demand for display technology for small, lightweight and power saving displays. One of the technologies available has provided flat panel displays, and more particularly liquid crystal displays. Liquid crystal displays are currently used in laptop computers. However, these liquid crystal displays have low contrast and a narrow observation allowable range. In addition, color liquid crystal displays are expensive and consume power at an inappropriate rate to extend battery operation.

【0003】これらの欠点に対して、薄膜電界放出ディ
スプレイ技術において幾つかの開発が最近行われた。従
来の電界放出ディスプレイは点状、薄膜、冷陰極線放出
チップの行列アドレス自在なアレイを蛍光発光板と組み
合わせて使用している。このようなディスプレイ装置に
於て、それぞれのチップを行信号でアドレスして格子内
の単一の導電性ストリップを作動させ、同時に列信号で
チップが形成されている導電性ストリップを作動させ
る。作動した行と作動した列の両方の交点には、電界放
出を誘導するのに十分なグリッド−エミッタ間電圧差が
発生し、これによって蛍光板上の画素の発光体を励起す
る。最近の広範囲にわたる研究によって、従来の液晶デ
ィスプレイに代わる、安価で低消費電力かつ高解像度・
高コントラストのフルカラー電界放出ディスプレイが製
造できるようになった。
[0003] In response to these drawbacks, some developments have recently been made in thin film field emission display technology. Conventional field emission displays use a matrix-addressable array of dot-like, thin-film, cold cathode emission chips in combination with a fluorescent light-emitting plate. In such a display device, each chip is addressed with a row signal to activate a single conductive strip in the grid, while a column signal activates the conductive strip on which the chip is formed. At the intersection of both actuated rows and actuated columns, there is a grid-emitter voltage difference sufficient to induce field emission, thereby exciting the phosphors of the pixels on the phosphor screen. Recent extensive research has shown that low cost, low power consumption and high resolution can replace conventional LCDs.
High-contrast full-color field emission displays can now be manufactured.

【0004】[0004]

【発明が解決しようとする課題】液晶ディスプレイの性
能に匹敵する性能を達成するためには、電界放出型ディ
スプレイにはグレースケール範囲の制御方法が必要とさ
れる。輝度とグレースケール範囲を制御するための従来
の技術は過剰に電力を消費し、複雑な製造工程を必要と
し、大きすぎる集積回路ダイ表面積を使用する回路を用
いる。
In order to achieve performance comparable to that of liquid crystal displays, field emission displays require a method of controlling the gray scale range. Prior art techniques for controlling brightness and gray scale range consume excessive power, require complex manufacturing processes, and employ circuits that use too large integrated circuit die surface area.

【0005】本発明の目的は、前述の従来技術の欠点を
排除して、消費電力が低く、製造工程が簡単で、集積回
路ダイ面積の小さい、電界放出ディスプレイを提供する
ことにある。
It is an object of the present invention to provide a field emission display which eliminates the disadvantages of the prior art described above, consumes less power, is simpler to manufacture, and has a smaller integrated circuit die area.

【0006】[0006]

【課題を解決するための手段】つまり、本発明の電界放
出ディスプレイは電界放出ピクセレータと協動するグレ
ースケール・ジェネレータを有する。動作に於て、ある
大きさを有するアナログ信号をディスプレイ装置へ入力
する。グレースケール発生回路は該アナログ入力信号を
高さとを有する鋸波信号に変換するためにサンプルホ
ールド回路と放電回路とを含む。さらに、鋸波信号の
ルス幅はアナログ信号の大きさに対応する。
That is, the field emission display of the present invention has a gray scale generator cooperating with a field emission pixelator. In operation, an analog signal having a magnitude is input to a display device. The gray scale generation circuit includes a sample and hold circuit and a discharge circuit for converting the analog input signal into a sawtooth signal having a height and a width . In addition, of the sawtooth signal path
The loose width corresponds to the magnitude of the analog signal.

【0007】構造的に、本発明の電界放出ディスプレイ
は蛍光体標的と基盤上に形成した集積回路とを含む。集
積回路はグレースケール・ジェネレータとアドレス自在
な複数のピクセレータを含む。それぞれのピクセレータ
は標的へ向けて電子を放出するチップとアドレス用トラ
ンジスタを含む。グレースケール・ジェネレータ出力は
それぞれのアドレス用トランジスタへ結合してあり、こ
れによってアドレスしたそれぞれの画素における輝度に
対応する放出の持続時間と強度を制御する。
Structurally, the field emission display of the present invention includes a phosphor target and an integrated circuit formed on a substrate. The integrated circuit includes a grayscale generator and a plurality of addressable pixelators. Each pixelator includes a chip that emits electrons toward a target and an addressing transistor. The grayscale generator output is coupled to a respective addressing transistor, thereby controlling the duration and intensity of the emission corresponding to the luminance at each addressed pixel.

【0008】本発明の第1の実施例によるディスプレイ
に於て、グレースケール・ジェネレータはサンプル回路
と、ホールド回路と、放電回路と、グレースケール・ジ
ェネレータ出力を提供するための画素駆動回路とを含
む。本実施例の放電回路は放電開始スイッチと電流供給
源とを含む。
In a display according to a first embodiment of the present invention, a gray scale generator includes a sample circuit, a hold circuit, a discharge circuit, and a pixel drive circuit for providing a gray scale generator output. . The discharge circuit of this embodiment includes a discharge start switch and a current supply source.

【0009】第2の実施例は第1の実施例の変更であっ
て、ホールド回路の主な要素は固有の容量であり、第1
の実施例の画素駆動回路は削除されている。グレースケ
ール・ジェネレータ出力はホールド回路と放電回路との
協動により提供される。
The second embodiment is a modification of the first embodiment. The main element of the hold circuit is an inherent capacitance.
The pixel drive circuit of the embodiment is omitted. The grayscale generator output is provided by the cooperation of a hold circuit and a discharge circuit.

【0010】第3の実施例は第1の実施例の別の変更で
あって、ホールド回路の主な要素は固有の容量であり、
第1の実施例の画素駆動回路が削除され、さらに放電開
始スイッチが削除されている。
The third embodiment is another modification of the first embodiment, wherein a main element of the hold circuit is an inherent capacitance,
The pixel drive circuit of the first embodiment is eliminated, and the discharge start switch is eliminated.

【0011】第4の実施例は第1の実施例のさらに別の
変更であって、放電開始スイッチが削除されている。
The fourth embodiment is a further modification of the first embodiment, and the discharge start switch is omitted.

【0012】別の実施例に於て、出力信号の鋸波状部分
のスロープを変化させてグレースケール範囲を伸長また
は圧縮することによりコントラスト制御を実現してい
る。
In another embodiment, contrast control is realized by extending or compressing the gray scale range by changing the slope of the sawtooth portion of the output signal .

【0013】さらに別の実施例に於て、出力信号の高さ
は光センサーに反応し、周辺光強度にあわせて像面輝度
を補償するようになっている。
In yet another embodiment, the height of the output signal is responsive to an optical sensor to compensate for image plane brightness in accordance with ambient light intensity.

【0014】[0014]

【作用】電力消費が少ない、小型、製造が容易、また安
価に製造できるといった利点はそれぞれの実施例ごとに
異なる範囲で実現されている。その他の利点は添付の請
求の範囲と本明細書に付属している図面とを参照しつつ
以下の詳細な説明を玩味熟読することにより当業者には
明らかとなろう。
The advantages of low power consumption, small size, easy manufacture, and low cost can be realized in different ranges for each embodiment. Other advantages will become apparent to those skilled in the art from a perusal of the following detailed description when read in conjunction with the appended claims and the drawings accompanying this specification.

【0015】[0015]

【実施例】本発明は添付の図面を参照しつつ好適実施例
についての以下の説明を読むことで一層よく理解されよ
う。
BRIEF DESCRIPTION OF THE DRAWINGS The invention will be better understood on reading the following description of a preferred embodiment, with reference to the accompanying drawings, in which: FIG.

【0016】図1は本発明の電界放出ディスプレイのブ
ロック図である。電界放出ディスプレイ10は蛍光体標
的40と基板20上に形成した集積回路とを含む。集積
回路はピクセレータのアクティブ・マトリクス・アレイ
を含み、それぞれのピクセレータは、電界放出チップと
してのチップ30と、アドレス用トランジスタ15と、
抵抗21とを含む。チップ30はアドレス用トランジス
タ15のソース25に接続されている。アドレス用トラ
ンジスタ15のドレイン20は抵抗21に接続されてい
る。抵抗21は接地されている。さらに、ソース25と
チップ30の間にアドレス用スイッチ32が直列に接続
されており、このスイッチ32は行列マトリクス状に配
置してある複数のピクセレータから1行のピクセレータ
を選択する。
FIG. 1 is a block diagram of a field emission display according to the present invention. The field emission display 10 includes a phosphor target 40 and an integrated circuit formed on the substrate 20. The integrated circuit includes an active matrix array of pixelators , each of which is associated with a field emission chip.
Chip 30 , address transistor 15,
And a resistor 21. The chip 30 is connected to the source 25 of the address transistor 15. The drain 20 of the address transistor 15 is connected to the resistor 21. The resistor 21 is grounded. Further, an address switch 32 is connected in series between the source 25 and the chip 30, and this switch 32 selects one row of pixelators from a plurality of pixelators arranged in a matrix.

【0017】チップ30からグリッド35までの電圧
は、チップ30からの放出に十分なだけ高くする。1つ
の実施例に於て、この電圧は約50Vである。しかし、
チップ配置の変更で他の電圧での放出が可能となること
は当業者には明らかであろう。
The voltage from chip 30 to grid 35 is high enough to emit from chip 30. In one embodiment, this voltage is about 50V. But,
It will be apparent to those skilled in the art that changes in the chip arrangement allow for emission at other voltages.

【0018】チップ30はグリッド35と標的40付近
の真空中に配置する。グリッド35と標的40にはバイ
アスを掛け、グリッド35が標的40より実質的に低い
電圧を有するようにする。1つの実施例に於て、グリッ
ド35の電圧は80Vであり、一方標的40の電圧は1
500Vである。しかし、グリッド35の電圧が標的4
0の電圧より実質的に低くしてある限り、配置の変更に
より、電界放出ディスプレイ10の機能に悪影響を及ぼ
すことなく、これらの電圧を変化させることが可能であ
ることは当業者には明らかであろう。
The tip 30 is placed in a vacuum near the grid 35 and the target 40. The grid 35 and the target 40 are biased such that the grid 35 has a substantially lower voltage than the target 40. In one embodiment, the voltage at grid 35 is 80 volts, while the voltage at target 40 is 1 volt.
500V. However, the voltage of grid 35 is
It will be apparent to those skilled in the art that, as long as the voltage is substantially lower than zero, the arrangement can change these voltages without adversely affecting the function of the field emission display 10. There will be.

【0019】チップ30とグリッド35及び標的40の
間の電圧差によってエミッタチップ30から電子が放出
され、グリッド35を通過して、標的40に衝突する。
標的40は蛍光面を含んでいるので、標的40の画素
(12)は放出電子が衝突すると発光する。電界放出デ
ィスプレイ10は多数の電子が蛍光面に衝突するにつれ
さらに高輝度に発光する。
Electrons are emitted from the emitter tip 30 due to the voltage difference between the tip 30, the grid 35 and the target 40, and pass through the grid 35 and strike the target 40.
Since the target 40 includes a phosphor screen, the pixels (12) of the target 40 emit light when the emitted electrons collide. The field emission display 10 emits light with higher brightness as many electrons collide with the phosphor screen.

【0020】蛍光面に衝突する電子の個数とディスプレ
イの明るさの間に直接的な相関に基づいて、本発明では
アドレス用トランジスタ15への入力に出力振幅信号方
式を採用している。高輝度の発光を実現するため、アナ
ログ信号45はグレースケール・ジェネレータ55を用
いて出力信号51に変換している。
Based on a direct correlation between the number of electrons colliding with the phosphor screen and the brightness of the display, the present invention employs an output amplitude signal method for input to the addressing transistor 15. The analog signal 45 is converted into an output signal 51 by using a gray scale generator 55 in order to realize light emission of high luminance.

【0021】グレースケール・ジェネレータ55はアナ
ログ信号45を受信してアドレスした画素12の輝度を
決定する。赤、緑、および/または青信号をを含み、P
AL信号方式またはNTSC方式のアナログ信号を受信
すると、グレースケール・ジェネレータ55は所定の周
波数でアナログ信号45をサンプリングする。サンプリ
ングはサンプル回路を用いて行なう。サンプリングが終
了すると、アナログ信号45のサンプルはホールド回路
が保持し、次のサンプルを取り出すまでそれぞれのサン
プルを保存する。サンプリングとホールドの両機能はサ
ンプルホールド回路65で行なう。
Gray scale generator 55 receives analog signal 45 and determines the brightness of addressed pixel 12. Including red, green, and / or blue signals;
Upon receiving the analog signal of the AL signal system or the NTSC system, the grayscale generator 55 samples the analog signal 45 at a predetermined frequency. Sampling is performed using a sample circuit. When the sampling is completed, the sample of the analog signal 45 is held by the hold circuit, and each sample is stored until the next sample is taken out. Both sampling and holding functions are performed by a sample and hold circuit 65.

【0022】放電回路70はサンプルホールド回路65
の出力に接続されている。放電回路70は図示したよう
にサンプルホールド回路65へ接続してあるが、直接接
続する代わりに従来技術で公知の結合回路を用いること
もできる。放電回路70はサンプリングした電圧とは無
関係に所定の放電電流を供給するので、放電時間はホー
ルド回路65に保存してある電荷の大きさにだけ依存す
る。放電回路70は一般にサンプルホールド回路65の
出力を放電させるための手段を提供する。放電手段は、
例えば、電流供給源または電流ミラー回路で実現可能で
ある。好適実施例に於て、放電回路70は可変応答電流
供給源を含む。別のおよび等価の実施例に於ては、従来
技術で公知のその他の電流制御回路で該可変対応電流供
給源を置き換えている。
The discharge circuit 70 includes a sample hold circuit 65
Connected to the output. The discharge circuit 70 is connected to the sample and hold circuit 65 as shown, but instead of a direct connection, a coupling circuit known in the prior art can be used. Since the discharge circuit 70 supplies a predetermined discharge current irrespective of the sampled voltage, the discharge time depends only on the magnitude of the charge stored in the hold circuit 65. Discharge circuit 70 generally provides a means for discharging the output of sample and hold circuit 65. The discharging means is
For example, it can be realized by a current supply source or a current mirror circuit. In the preferred embodiment, discharge circuit 70 includes a variable response current source. In alternative and equivalent embodiments, other current control circuits known in the art replace the variable current source.

【0023】本発明の1つの実施例に於て、画素駆動回
路またはバッファ75を放電回路70に接続している。
鋸波の形状を有する出力信号72を駆動回路75へ入力
する。画素駆動回路75は鋸波出力信号72を所定の閾
値と比較して出力信号51を生成する。つまり、駆動回
路75は鋸波出力信号72を出力信号51に変換し、そ
れによって信号72のパルス幅が図2及び図3に図示し
たように、出力信号51のパルス幅に対応する。なお、
本発明のエミッタ制御回路は、画素駆動回路75と、ア
ドレス用トランジスタ15と、抵抗21と、アドレス用
スイッチ32とにより構成されている。
In one embodiment of the present invention, a pixel drive circuit or buffer 75 is connected to a discharge circuit 70.
An output signal 72 having a sawtooth shape is input to the drive circuit 75. The pixel drive circuit 75 generates the output signal 51 by comparing the sawtooth output signal 72 with a predetermined threshold. That is, the drive circuit 75 converts the sawtooth output signal 72 to the output signal 51 , so that the pulse width of the signal 72 corresponds to the pulse width of the output signal 51 as shown in FIGS . In addition,
The emitter control circuit of the present invention includes a pixel drive circuit 75 and an emitter control circuit.
Dressing transistor 15, resistor 21, address
And a switch 32.

【0024】図2及び図3には本発明のグレースケール
・ジェネレータの伝達関数を図示してある。グレースケ
ール・ジェネレータ55は電界放出ディスプレイ10の
グレースケール範囲と輝度を制御するための手段を提供
する。グレースケール範囲は、本明細書に於て、出力信
号の幅の最小値から最大値までの範囲として定義され
FIGS. 2 and 3 show the transfer function of the grayscale generator of the present invention. Gray scale generator 55 provides a means for controlling the gray scale range and brightness of field emission display 10. The grayscale range is referred to here as the output signal.
Is defined as the range between the minimum and maximum signal width
You .

【0025】グレースケール・ジェネレータ55へ入力
されたアナログ信号45は、所定の周波数でサンプリン
グされる。サンプリングしたアナログ信号45の値は
そのパルス幅が直接サンプリング電圧に対応する出力信
号51または72に変換される。例えば、図2に於て、
時刻t1 でサンプリングした第1の電圧V1 は5Vであ
、これは図3に示してある4Vの、時刻t2 でサンプ
リングした第2の電圧V2 により生成されるパルス幅W
より広いパルス幅W1 に対応するものである。
The analog signal 45 input to the gray scale generator 55 is sampled at a predetermined frequency. The value of the sampled analog signal 45 is
The output signal whose pulse width directly corresponds to the sampling voltage
No. 51 or 72 is converted. For example, in FIG.
A first voltage V1 which is sampled at time t1 5V der
Ri, which is the pulse width W which is generated by the second voltage V2 sampled at 4V, the time t2 is shown in FIG. 3
This corresponds to a pulse width W1 wider than 2 .

【0026】第1の実施例に於て、出力信号(51)は
方形波の形状を有する。第2の実施例に於て、出力信号
(72)は鋸波の形状を有する。第2の実施例に於て、
図2及び図3の出力信号72は同じ傾きを有している。
第1と第2の両方の実施例に於て、信号51または72
は、必要な信号に合わせて同一時刻に開始し別の時刻に
終了するか、または必要な信号に併せて異なる時刻に開
始し同一時刻に終了することが出来る。
In the first embodiment, the output signal (51) is
It has the shape of a square wave . In the second embodiment, the output signal
(72) has a sawtooth shape . In a second embodiment,
The output signals 72 of FIGS. 2 and 3 have the same slope.
In both the first and second embodiments, signal 51 or 72
Can be terminated to start or ending time different started at the same time in accordance with the necessary signal, or in conjunction with the necessary signals at different times at the same time.

【0027】図4には本発明の第1のグレースケール・
ジェネレータ55が図示してある。サンプル回路(サン
プリングスイッチ)85はアナログ信号45を受信す
る。サンプル回路85は、チャネル84を有する電界効
果型トランジスタを含み、該チャネルの一端に信号45
が入力されるように成してあるが、別の等価なサンプリ
ングのための手段にサンプル回路を既知のスイッチング
回路で置き換えるなどの変化が含まれることは当業者に
は明らかであろう。制御信号86を電界効果型トランジ
スタのチャネル84を制御するゲートへ結合すること
で、アナログ信号45を制御信号86の周期に対応する
周波数でサンプリングできる。
FIG. 4 shows a first gray scale image of the present invention.
A generator 55 is shown. Sample circuit (Sun
The pulling switch 85 receives the analog signal 45. The sample circuit 85 includes a field-effect transistor having a channel 84 and a signal 45 at one end of the channel.
It will be apparent to those skilled in the art that other equivalent means for sampling include changes such as replacing the sample circuit with a known switching circuit. By coupling the control signal 86 to the gate controlling the channel 84 of the field effect transistor, the analog signal 45 can be sampled at a frequency corresponding to the period of the control signal 86.

【0028】ホールド回路90はサンプル回路85と接
地の間に接続する。ホールド回路90はサンプル回路8
5で生成したサンプリング電圧の夫々を保持するもので
ある。ホールド回路90は所定の時定数で充電しサンプ
リングした電圧から所定の時定数で放電するためのコン
デンサを含む。別の等価な実施例に於てはその他の周知
の充電保持回路でホールド回路90を置換している。
The hold circuit 90 is connected between the sample circuit 85 and the ground. The hold circuit 90 is a sample circuit 8
5 holds each of the sampling voltages generated. The hold circuit 90 includes a capacitor for charging with a predetermined time constant and discharging from a sampled voltage with a predetermined time constant. In another equivalent embodiment, the hold circuit 90 is replaced by another known charge holding circuit.

【0029】グレースケール・ジェネレータ55はま
た、サンプリング電圧の夫々を放電するための放電回路
70を含む。この放電回路は、放電開始スイッチング装
置98と定電流供給源100の2つの素子を含む。
The gray scale generator 55 also includes a discharge circuit for discharging each of the sampling voltages.
70 . This discharge circuit includes two elements, a discharge start switching device 98 and a constant current supply source 100.

【0030】放電開始スイッチング装置98は電界効果
型トランジスタのチャネル84でサンプル回路85に接
続されており、定電流供給源100とほかの回路の接続
を断続させる。本発明の好適実施例に於て、定電流供給
源100は可変応答電流供給源を含む。電流供給源10
0に対する装置98の回路配置は全体としての回路分岐
には特に関係しない。別の等価な実施例では、その他の
既知の直線性放電回路で図示した回路構成を置換してい
る。
The discharge start switching device 98 is connected to the sample circuit 85 through the channel 84 of the field effect transistor, and disconnects the connection between the constant current supply source 100 and other circuits. In the preferred embodiment of the present invention, constant current source 100 includes a variable response current source. Current supply source 10
The circuit arrangement of the device 98 for 0 is not particularly relevant for the overall circuit branch. In another equivalent embodiment, other known linear discharge circuits replace the circuit configuration shown.

【0031】スイッチング装置98へ入力する放電開始
信号95は制御信号86と同一の周期を有するが、信号
86より長いパルス幅を有している。さらに、放電開始
信号95は信号86の後で発行されるので、実質的に放
電する前にホールド回路90をサンプリング電圧へ充電
することができる。好適実施例に於て、信号86の発行
と信号95の発行の間の時間は極小である。
The discharge start signal 95 input to the switching device 98 has the same period as the control signal 86, but has a longer pulse width than the signal 86. Further, since the discharge start signal 95 is issued after the signal 86, the hold circuit 90 can be charged to the sampling voltage before substantially discharging. In the preferred embodiment, the time between the issuance of signal 86 and the issuance of signal 95 is minimal.

【0032】好適実施例に於て、グレースケール・ジェ
ネレータ55はピクセレータの各列の各々のアドレス用
トランジスタ15の夫々のゲートに接続してある。この
設計では、アドレス用トランジスタの動作特性は、閾値
電圧VT を含め、パルス入力に対向する鋸波入力を補償
するように調節される。
In the preferred embodiment, gray scale generator 55 is connected to the respective gate of addressing transistor 15 for each column of the pixelator. In this design, the operating characteristics of the addressing transistor are adjusted to compensate for the sawtooth input opposite the pulse input, including the threshold voltage VT.

【0033】本発明の別の実施例に於て、画素駆動回路
75が電界効果型トランジスタのチャネル84とトラン
ジスタ15の間に接続してある。画素駆動回路75の動
作は図1を参照してすでに説明したとおりである。その
ため、出力信号51がグレースケール・ジェネレータ5
5からディスプレイ10へ方形波の形状で供給される。
[0033] Another embodiment At a pixel driving circuit 75 is a channel 84 and Trang field effect transistor of the present invention
It is connected between the resistors 15 . The operation of the pixel driving circuit 75 is as described above with reference to FIG. Therefore, the output signal 51 becomes the gray scale generator 5
5 to the display 10 in the form of a square wave.

【0034】図5に於て、本発明の第2のグレースケー
ル・ジェネレータ56を図示してある。グレースケール
・ジェネレータ56はグレースケール・ジェネレータ5
5と同様で、すでに説明したような類似の部材には同等
の参照番号が付けてある。
Referring to FIG. 5, a second grayscale generator 56 of the present invention is illustrated. The gray scale generator 56 is the gray scale generator 5
Similar elements as in 5 have similar reference numerals as previously described.

【0035】電界効果型トランジスタのチャネル84と
接地の間には、ディスプレイ10とその構造に特有の寄
生容量87が結合している。寄生容量87は図4のホー
ルド回路90と同等の機能を果たす。寄生容量87はサ
ンプル回路85で生成したサンプリング電圧の各々を保
存し、適切な時刻に保存したサンプリング電圧の夫々を
放電させる。その結果、出力信号72がグレースケール
・ジェネレータ56からディスプレイ10へ鋸波の形状
で供給される。
A parasitic capacitance 87 specific to the display 10 and its structure is connected between the channel 84 of the field effect transistor and the ground. The parasitic capacitance 87 performs the same function as the hold circuit 90 of FIG . The parasitic capacitance 87 stores each of the sampling voltages generated by the sample circuit 85 and discharges each of the stored sampling voltages at an appropriate time. As a result, an output signal 72 is provided from the grayscale generator 56 to the display 10 in the form of a sawtooth wave.

【0036】図6に於て、本発明の第3の好適なグレー
スケール・ジェネレータが図示してある。グレースケー
ル・ジェネレータ57はグレースケール・ジェネレータ
55、56と同様で、すでに説明した類似の部材には同
様の参照番号が付けてある。本実施例では、出力信号7
はグレースケール・ジェネレータ57からディスプレ
イ10へ鋸波の形状で供給される。
Referring to FIG. 6, a third preferred grayscale generator of the present invention is illustrated. The gray scale generator 57 is similar to the gray scale generators 55 and 56, and similar components already described have similar reference numerals. In this embodiment, the output signal 7
2 is supplied from the gray scale generator 57 to the display 10 in the form of a sawtooth wave.

【0037】図7に於て、本発明の第4の好適なグレー
スケール・ジェネレータが図示してある。グレースケー
ル・ジェネレータ58はグレースケール・ジェネレータ
55、56、57と同様で、すでに説明した類似の部材
には同様の参照番号が付けてある。
Referring to FIG. 7, a fourth preferred grayscale generator of the present invention is illustrated. The grayscale generator 58 is similar to the grayscale generators 55, 56, 57, and similar components already described have similar reference numerals.

【0038】図8及び図9に於て、画素駆動回路75の
第1の実施が図示してある。駆動回路75はカスケード
接続した2個の相補型金属酸化物半導体(「CMO
S」)インバータ回路92、94を含む。鋸波の形状を
有する出力信号72を受信すると、インバータ92は図
9に図示したように一定の時定数の反転出力Bを生成す
る。これに続いて、インバータ94は一定の時定数でも
う1度反転した出力Cを発生する。駆動回路75では、
入力電圧閾値レベルが各々の駆動回路の変換点を規定し
ており、この点以降で反転出力の状態が変化する。
FIGS. 8 and 9 show a first embodiment of the pixel drive circuit 75. FIG. The driving circuit 75 includes two complementary metal oxide semiconductors (“CMO”) connected in cascade.
S ") includes inverter circuits 92 and 94. Upon receiving the output signal 72 having a sawtooth waveform, the inverter 92 generates an inverted output B having a constant time constant as shown in FIG. Following this, inverter 94 produces another inverted output C with a constant time constant. In the drive circuit 75,
The input voltage threshold level defines the conversion point of each drive circuit, after which point the state of the inverted output changes.

【0039】図10は可変応答電流供給源100のブロ
ック図である。供給源100は制御信号を提供するコン
トラスト制御手段110と、電流供給源120を含む。
コントラスト制御手段110は電流供給源120に接続
してあり、電流信号が電流供給源120を通る電流の大
きさを制御するようになっている。グレースケール範囲
出力信号の最小から最大の値までの範囲として定
義される。コントラスト制御手段110は電流供給源の
所定の電流を調節することによって電界放射ディスプレ
イのグレースケール範囲を伸縮させる。1つの実施例に
於て、電流供給源120は電圧制御抵抗を含む。別の等
価な実施例に於て、電圧制御抵抗は既知のスイッチング
電流供給回路または直線性制御電流供給回路で置換して
いる。
FIG. 10 is a block diagram of the variable response current supply source 100. The source 100 includes a contrast control means 110 for providing a control signal, and a current source 120.
The contrast control means 110 is connected to the current supply 120 so that the current signal controls the magnitude of the current passing through the current supply 120. The gray scale range is defined as the range from the minimum width to the maximum width value of the output signal . The contrast control means 110 expands or contracts the gray scale range of the field emission display by adjusting a predetermined current of the current source. In one embodiment, current source 120 includes a voltage controlled resistor. In another equivalent embodiment, the voltage controlled resistor has been replaced by a known switching current supply circuit or a linearity control current supply circuit.

【0040】図11は周辺光強度の補償としてパルスの
高さを制御するための制御回路のブロック図である。制
御回路175は放電回路70とアドレス用トランジスタ
15の間に直列接続してある。第1の実施例に於て、制
御回路175は鋸波信号72を受信する。別の実施例に
於て、制御回路175は出力信号51を受信する。例え
ば、別の実施例に於て、制御回路175は画素駆動回路
75の代わりに、またはこれと直列に組み合わせて接続
する。
FIG. 11 is a block diagram of a control circuit for controlling the pulse height as compensation for the ambient light intensity. The control circuit 175 is connected in series between the discharge circuit 70 and the address transistor 15. In the first embodiment, control circuit 175 receives sawtooth signal 72. In another embodiment, control circuit 175 receives output signal 51 . For example, in another embodiment, the control circuit 175 is connected in place of the pixel driving circuit 75 or in combination with the pixel driving circuit 75 in series.

【0041】制御回路175はオペアンプ(演算増幅
器)78と、利得補償抵抗83と、フォトトランジスタ
(受光装置)82とを含む。トランジスタ82は周辺光
センサーとして作動する。可変利得増幅器(78、8
3)と協動してトランジスタ82は出力信号の大きさを
制御するための制御手段を提供する。動作に於て、制御
手段は光レベルが強い間出力信号の大きさを増加させる
ための制御信号150を提供する。大きさを変化させる
ことで電界放射ディスプレイを取り巻く周辺光を補償す
る。この補償を簡略化するには、集積回路基板20上に
形成したセンサー82が周辺光に応答して増幅器78の
利得を増減し、信号151の大きさが周辺光量に対応す
るようにする。
The control circuit 175 includes an operational amplifier (operational amplifier) 78, a gain compensation resistor 83, and a phototransistor.
(Light receiving device) 82. Transistor 82 operates as an ambient light sensor. Variable gain amplifier (78, 8
In conjunction with 3), transistor 82 provides control means for controlling the magnitude of the output signal . In operation, the control means provides a control signal 150 for increasing the magnitude of the output signal during high light levels. Changing the magnitude compensates for ambient light surrounding the field emission display. To simplify this compensation, a sensor 82 formed on the integrated circuit board 20 increases or decreases the gain of the amplifier 78 in response to ambient light so that the magnitude of the signal 151 corresponds to the amount of ambient light.

【0042】図示した実施例を参照して本発明を説明し
たが、この説明が発明を制限することを意図したものと
捕らえるべきではない。本発明を好適実施例に於て説明
しているが、図示した実施例、ならびに本発明のさらな
る実施例の各種の変化が、本明細書に添付の請求の範囲
に記載してあるとおり、本発明の範囲を逸脱することな
く実現し得ることは、本明細書を参照すれば当業者には
明らかであると理解すべきである。従って、添付の請求
の範囲はこれらの変化または実施例の全てが本発明の範
囲に含まれるものと見なされるべきものである。
Although the present invention has been described with reference to illustrative embodiments, this description is not meant to be construed as limiting the invention. Although the present invention has been described in a preferred embodiment, various changes in the illustrated embodiment, as well as further embodiments of the present invention, are set forth in the appended claims, as set forth in the claims. It should be understood that, without departing from the scope of the invention, it will be apparent to one skilled in the art from reference to the specification. It is therefore intended that the following appended claims be interpreted as including all such alterations or embodiments as fall within the scope of the invention.

【0043】[0043]

【発明の効果】以上の説明から明らかなように、本発明
によれば、サンプルホールド回路に保持された電荷の大
きさに応じたパルス幅に対応する電界放出ピクセレータ
を設けたので、消費電力が低く、製造工程が簡単で、集
積回路ダイ面積の小さい電界放出ディスプレイが得られ
るという効果がある。
As is apparent from the above description, according to the present invention, since the field emission pixelator corresponding to the pulse width corresponding to the magnitude of the electric charge held in the sample and hold circuit is provided, the power consumption is reduced. The advantage is that a field emission display that is low, has a simple manufacturing process and a small integrated circuit die area can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電界放出ディスプレイのブロック図で
ある。
FIG. 1 is a block diagram of a field emission display of the present invention.

【図2】本発明のグレースケール・ジェネレータの伝達
関数を示す図である。
FIG. 2 is a diagram showing a transfer function of the gray scale generator of the present invention.

【図3】本発明のグレースケール・ジェネレータの伝達
関数を示す図である。
FIG. 3 is a diagram showing a transfer function of the gray scale generator of the present invention.

【図4】本発明のグレースケール・ジェネレータのブロ
ック図である。
FIG. 4 is a block diagram of the grayscale generator of the present invention.

【図5】本発明のグレースケール・ジェネレータのブロ
ック図である。
FIG. 5 is a block diagram of the grayscale generator of the present invention.

【図6】本発明のグレースケール・ジェネレータのブロ
ック図である。
FIG. 6 is a block diagram of the grayscale generator of the present invention.

【図7】本発明のグレースケール・ジェネレータのブロ
ック図である。
FIG. 7 is a block diagram of the grayscale generator of the present invention.

【図8】画素駆動回路75の略図である。FIG. 8 is a schematic diagram of a pixel drive circuit 75.

【図9】図8に図示した画素駆動回路の出力特性図であ
る。
9 is an output characteristic diagram of the pixel drive circuit shown in FIG.

【図10】図4から図7までに図示した可変応答電流供
給源100のブロック図である。
FIG. 10 is a block diagram of the variable response current supply 100 shown in FIGS. 4 to 7;

【図11】周辺光補償用にパルスの高さを制御するため
の制御回路のブロック図である。
FIG. 11 is a block diagram of a control circuit for controlling a pulse height for ambient light compensation.

【符号の説明】[Explanation of symbols]

10 電界放出ディスプレイ 12 画素 15 アドレス用トランジスタ 21 抵抗 30 チップ 32 アドレス用スイッチ 35 グリッド 45 アナログ信号 51 出力信号 65 サンプルホールド回路 70 放電回路 72 鋸波出力信号 75 画素駆動回路 82 フォトトランジスタ(受光装置) 115 制御信号 150 制御信号 151 信号 175 制御回路DESCRIPTION OF SYMBOLS 10 Field emission display 12 Pixel 15 Address transistor 21 Resistor 30 Chip 32 Address switch 35 Grid 45 Analog signal 51 Output signal 65 Sample hold circuit 70 Discharge circuit 72 Saw wave output signal 75 Pixel drive circuit 82 Phototransistor (light receiving device) 115 Control signal 150 Control signal 151 Signal 175 Control circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ダブリュー・ボシェル アメリカ合衆国、83706 アイダホ州、 ボイーズ、イー・ウッドバイン・シィー ティー 1227 (56)参考文献 特開 平5−100629(JP,A) 特開 平3−295138(JP,A) 特開 昭55−156994(JP,A) 特開 昭49−79120(JP,A) 特開 平6−130909(JP,A) 特開 平2−203387(JP,A) 特開 平4−58286(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Thomas W. Bochel, United States, 83706 Idaho, Boise, E Woodbine City, 1227 (56) References JP-A-5-100629 (JP, A) JP-A-3-295138 (JP, A) JP-A-55-156994 (JP, A) JP-A-49-79120 (JP, A) JP-A-6-130909 (JP, A) JP-A-2-2033387 (JP, A) JP, A) JP-A-4-58286 (JP, A)

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画素(12)の電界放出チップ(30)
に対して、該画素に対応するアナログ入力電圧に応じた
平均電流を供給する電界放出ディスプレイ(10)であ
って、 a.少なくとも一つの電界放出チップ(30)を含む画
素(12)と、 b.前記画素に対するアナログ入力電圧を受信するアナ
ログ入力(45)と、 c.容量(87,90)と、 d.前記アナログ入力(45)と前記容量(87,9
0)との間に接続されており、その入力スイッチがオン
状態にあるときに、前記アナログ入力を前記容量に接続
して、前記容量を前記アナログ入力電圧のサンプルに比
例した電圧に充電すべく、オン状態とオフ状態との間で
周期的に切り換えられるサンプリングスイッチ(85)
と、 e.前記容量(87,90)と並列に接続されており、
前記サンプリングスイッチ(85)がオン状態からオフ
状態に切り替わった後に、制御されたレートで前記容量
を放電させるように前記容量からの電流を導き、前記ア
ナログ入力電圧のサンプルに比例したパルス幅及びピー
クパルス振幅を有する、鋸波形状の次第に減少する鋸波
電圧パルス(72)を前記容量を介して発生させる放電
回路(70,98,100)と、 f.前記鋸波電圧パルスを受信すべく前記容量(87,
90)に接続された制御入力(72)と、前記チップ
(30)に直列に接続された出力とを有しており、前記
鋸波電圧パルスがしきい値を越えている期間(W 1 ,W
2 )の間、前記チップに電流を流すように構成されたエ
ミッタ制御回路(75,15,21,32)とを備える
ことを特徴とする電界放出ディスプレイ
1. A field emission chip (30) for a pixel (12).
With respect to the analog input voltage corresponding to the pixel.
A field emission display (10) providing an average current;
What is a. An image including at least one field emission tip (30)
Element (12); b. An analog signal receiving an analog input voltage for the pixel
Log entry (45); c. Capacity (87, 90); d. The analog input (45) and the capacitors (87, 9
0) and its input switch is on
Connect the analog input to the capacitance when in state
And compare the capacitance to a sample of the analog input voltage.
In order to charge to the example voltage,
Sampling switch (85) that can be switched periodically
And e. Connected in parallel with the capacitors (87, 90),
The sampling switch (85) is turned off from the on state
After switching to the state, said capacity at a controlled rate
Conduct current from the capacity to discharge
Pulse width and peak proportional to the sample of the analog input voltage
A sawtooth-shaped gradually decreasing sawtooth with c-pulse amplitude
Discharge for generating a voltage pulse (72) through the capacitor
A circuit (70, 98, 100); f. In order to receive the sawtooth voltage pulse, the capacitance (87,
90) a control input (72) connected to the chip;
(30) having an output connected in series, and
The period during which the sawtooth voltage pulse exceeds the threshold (W 1 , W
2 ) During this time, the air is configured to pass a current through the chip.
Mitter control circuit (75, 15, 21, 32)
A field emission display characterized by the above-mentioned .
【請求項2】 前記放電回路(70,98,100)
が、前記ディスプレイのコントラストを調整すべく、前
記容量から導かれる電流を調整するための回路(11
0,120)を更に含むことを特徴とする請求項1に記
載の電界放出ディスプレイ
2. The discharge circuit (70, 98, 100).
But to adjust the contrast of the display,
A circuit (11) for adjusting the current derived from the storage capacity
0, 120).
Field emission display .
【請求項3】 前記エミッタ制御回路(75,15,2
1,32)は、 a.前記鋸波電圧パルスが前記しきい値を越えていると
きに、前記チップ(30)へ電流を流すトランジスタ
(15)と、 b.前記トランジスタ及び前記チップと直列に接続され
ており、前記チップへの電流の流れを選択的に可能に
し、その結果、前記画素を選択的に発光させるスイッチ
(32)とを更に備える請求項1又は2に記載の電界放
出ディスプレイ
3. An emitter control circuit (75, 15, 2)
1, 32) are: a. When the sawtooth voltage pulse exceeds the threshold
A transistor for passing a current to the chip (30)
(15), b. Connected in series with the transistor and the chip
To selectively enable the flow of current to the chip
And, as a result, a switch for selectively causing the pixels to emit light.
The electric field emission device according to claim 1 or 2, further comprising (32).
Out display .
【請求項4】 a.前記放電回路(70)は、前記容量
に保持されている電荷の大きさに対応したパルス幅を有
する鋸波電圧パルス(72)を生成し、 b.前記エミッタ制御回路(75,15,21,32)
、前記放電回路(70)と前記トランジスタ(15)
の間に直列に接続されており、持続時間が前記パルス幅
に対応するようなパルス(51、151)を提供するた
めの駆動回路(75、175)をさらに含む、請求項3
に記載の電界放出ディスプレイ
4. a. The discharge circuit (70) includes the capacitor
Has a pulse width corresponding to the magnitude of the
Generating a sawtooth voltage pulse (72), The emitter control circuit (75, 15, 21, 32)
The discharge circuit (70) and the transistor (15)
And a drive circuit (75, 175) connected in series between the first and second pulses for providing a pulse (51, 151) having a duration corresponding to the pulse width.
A field emission display according to claim 1 .
【請求項5】 a.前記パルス(51、151)はパル
ス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項4に記載の電界放出ディ
スプレイ
5. A method according to claim 1, wherein: a. Said pulses (51, 151) include a pulse height; b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height; c. The display comprises: (1) a light receiving device (82) for providing a second control signal (150); (2) the discharge circuit (70) and the transistor (1).
5. The field emission diode of claim 4, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal.
Spray .
【請求項6】 前記サンプリングスイッチ(85)及び
前記容量(87,90)を含むサンプルホールド回路
(65)と、前記放電回路(70)と、前記電界放出ピ
クセレータ(35、30、32、15、21)とがとも
に一枚の基板上に形成される、請求項5に記載の電界放
出ディスプレイ
6. The sampling switch (85) and
Sample and hold circuit including the capacitors (87, 90)
(65), the discharge circuit (70), and the field emission pin.
With xerators (35, 30, 32, 15, 21)
The electric field emission device according to claim 5, wherein the electric field emission device is formed on a single substrate.
Out display .
【請求項7】 a.前記パルス(72、51、151)
がパルス高を含み、 b.前記トランジスタは前記画素(12)の輝度を決定
するために前記パルス高に応答し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項3に記載の電界放出ディ
スプレイ
7. A method according to claim 1, wherein: a. The pulses (72, 51, 151)
Contains the pulse height, b. The transistor is responsive to the pulse height to determine the brightness of the pixel (12); c. The display comprises: (1) a light receiving device (82) for providing a second control signal (150); (2) the discharge circuit (70) and the transistor (1).
5. The field emission diode of claim 3, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal.
Spray .
【請求項8】 a.前記放電回路(70)は、前記容量
に保持されている電荷の大きさに対応したパルス幅を有
する鋸波電圧パルス(72)を生成し、 b.前記エミッタ制御回路(75,15,21,32)
、前記放電回路(70)と前記トランジスタ(15)
の間に直列に接続されており、持続時間が前記パルス幅
に対応するようなパルス(51、151)を提供するた
めの駆動回路(75、175)をさらに含む、請求項1
または2に記載の電界放出ディスプレイ
8. An a. The discharge circuit (70) includes the capacitor
Has a pulse width corresponding to the magnitude of the
Generating a sawtooth voltage pulse (72), The emitter control circuit (75, 15, 21, 32)
The discharge circuit (70) and the transistor (15)
Further comprising a drive circuit (75, 175) connected in series between and for providing a pulse (51, 151) having a duration corresponding to said pulse width.
Or a field emission display according to 2 .
【請求項9】 a.前記パルス(72、51、151)
はパルス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項8に記載の電界放出ディ
スプレイ
9. A. The pulses (72, 51, 151)
Includes the pulse height; b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height; c. The display comprises: (1) a light receiving device (82) for providing a second control signal (150); (2) the discharge circuit (70) and the transistor (1).
9. The field emission diode of claim 8, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150).
Spray .
【請求項10】 a.前記パルス(72、51、15
1)はパルス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項1または2に記載の電界
放出ディスプレイ
10. A. The pulses (72, 51, 15)
1) includes the pulse height, b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height; c. The display comprises: (1) a light receiving device (82) for providing a second control signal (150); (2) the discharge circuit (70) and the transistor (1).
3. The electric field of claim 1, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150). 4.
Emission display .
JP6202909A 1993-08-05 1994-08-05 Field emission display Expired - Fee Related JP2736308B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10259893A 1993-08-05 1993-08-05
US08/102598 1993-08-05

Publications (2)

Publication Number Publication Date
JPH07168546A JPH07168546A (en) 1995-07-04
JP2736308B2 true JP2736308B2 (en) 1998-04-02

Family

ID=22290676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6202909A Expired - Fee Related JP2736308B2 (en) 1993-08-05 1994-08-05 Field emission display

Country Status (2)

Country Link
JP (1) JP2736308B2 (en)
DE (1) DE4427673B4 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767823A (en) * 1995-10-05 1998-06-16 Micron Display, Inc. Method and apparatus for gray scale modulation of a matrix display
KR100559078B1 (en) * 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 Active matrix light emitting diode pixel structure and method
US6069598A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device in response to a light sensor
WO1999021159A1 (en) * 1997-10-17 1999-04-29 Motorola Inc. Method for controlling brightness in a flat panel display
JP4714953B2 (en) * 1999-01-13 2011-07-06 ソニー株式会社 Flat panel display
US6392617B1 (en) * 1999-10-27 2002-05-21 Agilent Technologies, Inc. Active matrix light emitting diode display
JP4831862B2 (en) * 1999-11-30 2011-12-07 株式会社半導体エネルギー研究所 Electronic equipment
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
WO2004047061A2 (en) * 2002-11-15 2004-06-03 Koninklijke Philips Electronics N.V. Display device, electric device comprising such a display device and method for driving a display device
KR20060104840A (en) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 Electron emission display and control method of the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345088B2 (en) * 1972-12-04 1978-12-04
NL7903515A (en) * 1979-05-04 1980-11-06 Philips Nv MODULATOR CIRCUIT FOR A MATRIX DISPLAY DEVICE.
FR2632436B1 (en) * 1988-06-01 1991-02-15 Commissariat Energie Atomique METHOD FOR ADDRESSING A MICROPOINT FLUORESCENT MATRIX SCREEN
JP2620585B2 (en) * 1989-01-31 1997-06-18 シャープ株式会社 Display device driving method and device
JP2656843B2 (en) * 1990-04-12 1997-09-24 双葉電子工業株式会社 Display device
JP2639763B2 (en) * 1991-10-08 1997-08-13 株式会社半導体エネルギー研究所 Electro-optical device and display method thereof
US5357172A (en) * 1992-04-07 1994-10-18 Micron Technology, Inc. Current-regulated field emission cathodes for use in a flat panel display in which low-voltage row and column address signals control a much higher pixel activation voltage
US5210472A (en) * 1992-04-07 1993-05-11 Micron Technology, Inc. Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage

Also Published As

Publication number Publication date
JPH07168546A (en) 1995-07-04
DE4427673A1 (en) 1995-02-16
DE4427673B4 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US6380913B1 (en) Controlling pixel brightness in a field emission display using circuits for sampling and discharging
US6753834B2 (en) Display device and driving method thereof
US6650308B2 (en) Organic EL display device and method for driving the same
US7109955B2 (en) Apparatus and method for driving multi-color light emitting display panel
US6667580B2 (en) Circuit and method for driving display of current driven type
US5410218A (en) Active matrix field emission display having peripheral regulation of tip current
US20010052606A1 (en) Display device
US8259043B2 (en) Hybrid driver for light-emitting diode displays
US5578906A (en) Field emission device with transient current source
JP2736308B2 (en) Field emission display
JP2001209352A (en) Electrostatic electron emission type display device and its driving method
US20040263436A1 (en) Driving circuit for light emitting elements
EP1553551A2 (en) Apparatus and method for operating flat panel display
US5956004A (en) Controlling pixel brightness in a field emission display using circuits for sampling and discharging
JP3618064B2 (en) Driving device and driving method of light emitting display panel
US5767823A (en) Method and apparatus for gray scale modulation of a matrix display
US6069451A (en) Analog to pulse width converter for field emission displays
US6882330B2 (en) Field emission displaying device and driving method thereof
US20050083273A1 (en) Circuit for driving light emitting device and matrix-type display panel employing the same
US6570547B1 (en) Driving circuit for a field emission display
JP3894523B2 (en) Capacitive load drive circuit
US20030205768A1 (en) Active matrix current source controlled gray level tunable FED
KR100531790B1 (en) Method for driving flat display panel
KR100498283B1 (en) Structure for matrix of mim fed
JP4758062B2 (en) Semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees