JPH07168546A - Field-emission display - Google Patents
Field-emission displayInfo
- Publication number
- JPH07168546A JPH07168546A JP20290994A JP20290994A JPH07168546A JP H07168546 A JPH07168546 A JP H07168546A JP 20290994 A JP20290994 A JP 20290994A JP 20290994 A JP20290994 A JP 20290994A JP H07168546 A JPH07168546 A JP H07168546A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- transistor
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/066—Adjustment of display parameters for control of contrast
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電界放出ディスプレイに
関する。より特定すれば、本発明は電界放出ディスプレ
イのグレースケール範囲及び輝度を制御するためのシス
テムに関する。FIELD OF THE INVENTION This invention relates to field emission displays. More particularly, the present invention relates to systems for controlling the grayscale range and brightness of field emission displays.
【0002】[0002]
【従来の技術】可搬型ラップトップ・コンピュータの出
現により、小型軽量かつ省電力のディスプレイのための
ディスプレイ技術に対する要求が強くなってきた。利用
可能な技術の1つは平面パネルディスプレイ、より特定
すれば液晶ディスプレイを提供している。ラップトップ
・コンピュータには現在液晶ディスプレイが用いられて
いる。しかし、これら液晶ディスプレイはコントラスト
が低く、観察許容範囲が狭い。さらに、カラー液晶ディ
スプレイは高価であり、電池による運用を延長するには
不適当な速度で電力を消費する。BACKGROUND OF THE INVENTION With the advent of portable laptop computers, there has been an increasing demand for display technology for small, lightweight and power saving displays. One available technology provides flat panel displays, and more specifically liquid crystal displays. Liquid crystal displays are currently used in laptop computers. However, these liquid crystal displays have low contrast and have a narrow observation range. Moreover, color liquid crystal displays are expensive and consume power at an unsuitable rate for extended battery operation.
【0003】これらの欠点に対して、薄膜電界放出ディ
スプレイ技術において幾つかの開発が最近行われた。従
来の電界放出ディスプレイは点状、薄膜、冷陰極線放出
チップの行列アドレス自在なアレイを蛍光発光板と組み
合わせて使用している。このようなディスプレイ装置に
於て、それぞれのチップを行信号でアドレスして格子内
の単一の導電性ストリップを作動させ、同時に列信号で
チップが形成されている導電性ストリップを作動させ
る。作動した行と作動した列の両方の交点には、電界放
出を誘導するのに十分なグリッド−エミッタ間電圧差が
発生し、これによって蛍光板上の画素の発光体を励起す
る。最近の広範囲にわたる研究によって、従来の液晶デ
ィスプレイに代わる、安価で低消費電力かつ高解像度・
高コントラストのフルカラー電界放出ディスプレイが製
造できるようになった。In response to these shortcomings, some recent developments have been made in thin film field emission display technology. Conventional field emission displays use a matrix-addressable array of dot-shaped, thin-film, cold-cathode emission chips combined with a fluorescent light emitting plate. In such a display device, each chip is addressed with a row signal to activate a single conductive strip in the grid, while a column signal activates the conductive strip on which the chip is formed. A sufficient grid-emitter voltage difference is created at the intersection of both the activated row and the activated column, which excites the emitter of the pixel on the phosphor screen. In recent years, a wide range of research has replaced the conventional liquid crystal display with low cost, low power consumption and high resolution.
High contrast full color field emission displays can now be manufactured.
【0004】[0004]
【発明が解決しようとする課題】液晶ディスプレイの性
能に匹敵する性能を達成するためには、電界放出型ディ
スプレイにはグレースケール範囲の制御方法が必要とさ
れる。輝度とグレースケール範囲を制御するための従来
の技術は過剰に電力を消費し、複雑な製造工程を必要と
し、大きすぎる集積回路ダイ表面積を使用する回路を用
いる。In order to achieve performance comparable to that of liquid crystal displays, field emission displays require a method of controlling the gray scale range. Conventional techniques for controlling brightness and grayscale range are excessively power consuming, require complex manufacturing steps, and use circuits that use too large an integrated circuit die surface area.
【0005】本発明の目的は、前述の従来技術の欠点を
排除して、消費電力が低く、製造工程が簡単で、集積回
路ダイ面積の小さい、電界放出ディスプレイを提供する
ことにある。It is an object of the present invention to provide a field emission display that eliminates the above-mentioned drawbacks of the prior art, has low power consumption, is simple to manufacture, and has a small integrated circuit die area.
【0006】[0006]
【課題を解決するための手段】つまり、本発明の電界放
出ディスプレイは電界放出ピクセレータと協動するグレ
ースケール・ジェネレータを有する。動作に於て、ある
大きさを有するアナログ信号をディスプレイ装置へ入力
する。グレースケール発生回路は該アナログ入力信号を
高さと振幅を有する鋸波信号に変換するためにサンプル
ホールド回路と放電回路とを含む。さらに、鋸波信号の
振幅はアナログ信号の大きさに対応する。Thus, the field emission display of the present invention comprises a grayscale generator cooperating with a field emission pixelator. In operation, an analog signal having a magnitude is input to the display device. The gray scale generation circuit includes a sample hold circuit and a discharge circuit for converting the analog input signal into a sawtooth signal having a height and an amplitude. Furthermore, the amplitude of the sawtooth signal corresponds to the magnitude of the analog signal.
【0007】構造的に、本発明の電界放出ディスプレイ
は蛍光体標的と基盤上に形成した集積回路とを含む。集
積回路はグレースケール・ジェネレータとアドレス自在
な複数のピクセレータを含む。それぞれのピクセレータ
は標的へ向けて電子を放出するチップとアドレス用トラ
ンジスタを含む。グレースケール・ジェネレータ出力は
それぞれのアドレス用トランジスタへ結合してあり、こ
れによってアドレスしたそれぞれの画素における輝度に
対応する放出の持続時間と強度を制御する。Structurally, the field emission display of the present invention includes a phosphor target and an integrated circuit formed on a substrate. The integrated circuit includes a grayscale generator and a plurality of addressable pixels. Each pixelator includes a chip that emits electrons toward a target and an addressing transistor. The grayscale generator output is coupled to a respective addressing transistor, which controls the duration and intensity of the emission corresponding to the brightness at each addressed pixel.
【0008】本発明の第1の実施例によるディスプレイ
に於て、グレースケール・ジェネレータはサンプル回路
と、ホールド回路と、放電回路と、グレースケール・ジ
ェネレータ出力を提供するための画素駆動回路とを含
む。本実施例の放電回路は放電開始スイッチと電流供給
源とを含む。In the display according to the first embodiment of the present invention, the gray scale generator includes a sample circuit, a hold circuit, a discharge circuit, and a pixel driving circuit for providing a gray scale generator output. . The discharge circuit of this embodiment includes a discharge start switch and a current supply source.
【0009】第2の実施例は第1の実施例の変更であっ
て、ホールド回路の主な要素は固有の容量であり、第1
の実施例の画素駆動回路は削除されている。グレースケ
ール・ジェネレータ出力はホールド回路と放電回路との
協動により提供される。The second embodiment is a modification of the first embodiment, and the main element of the hold circuit is an inherent capacitance,
The pixel drive circuit of the above embodiment is deleted. The grayscale generator output is provided by the cooperation of the hold and discharge circuits.
【0010】第3の実施例は第1の実施例の別の変更で
あって、ホールド回路の主な要素は固有の容量であり、
第1の実施例の画素駆動回路が削除され、さらに放電開
始スイッチが削除されている。The third embodiment is another modification of the first embodiment, in which the main element of the hold circuit is the intrinsic capacitance,
The pixel drive circuit of the first embodiment is deleted, and the discharge start switch is deleted.
【0011】第4の実施例は第1の実施例のさらに別の
変更であって、放電開始スイッチが削除されている。The fourth embodiment is a further modification of the first embodiment, in which the discharge start switch is deleted.
【0012】別の実施例に於て、出力振幅信号の鋸波状
部分のスロープを変化させてグレースケール範囲を伸長
または圧縮することによりコントラスト制御を実現して
いる。In another embodiment, contrast control is realized by changing the slope of the sawtooth portion of the output amplitude signal to expand or compress the gray scale range.
【0013】さらに別の実施例に於て、出力振幅信号の
高さは光センサーに反応し、周辺光強度にあわせて像面
輝度を補償するようになっている。In yet another embodiment, the height of the output amplitude signal is responsive to the photosensor to compensate for image plane brightness in accordance with ambient light intensity.
【0014】[0014]
【作用】電力消費が少ない、小型、製造が容易、また安
価に製造できるといった利点はそれぞれの実施例ごとに
異なる範囲で実現されている。その他の利点は添付の請
求の範囲と本明細書に付属している図面とを参照しつつ
以下の詳細な説明を玩味熟読することにより当業者には
明らかとなろう。The advantages of low power consumption, small size, easy manufacture, and low cost are realized in different ranges for each embodiment. Other advantages will be apparent to those of ordinary skill in the art by reading the following detailed description, with reference to the appended claims and the accompanying drawings.
【0015】[0015]
【実施例】本発明は添付の図面を参照しつつ好適実施例
についての以下の説明を読むことで一層よく理解されよ
う。The invention will be better understood by reading the following description of a preferred embodiment with reference to the accompanying drawings.
【0016】図1は本発明の電界放出ディスプレイのブ
ロック図である。電界放出ディスプレイ10は蛍光体標
的40と基板20上に形成した集積回路とを含む。集積
回路はピクセレータのアクティブ・マトリクス・アレイ
を含み、それぞれのピクセレータはチップ30と、アド
レス用トランジスタ15と、抵抗21とを含む。チップ
30はアドレス用トランジスタ15のソース25に接続
されている。アドレス用トランジスタ15のドレイン2
0は抵抗21に接続されている。抵抗21は接地されて
いる。さらに、ソース25とチップ30の間にアドレス
用スイッチ32が直列に接続されており、このスイッチ
32は行列マトリクス状に配置してある複数のピクセレ
ータから1行のピクセレータを選択する。FIG. 1 is a block diagram of the field emission display of the present invention. The field emission display 10 includes a phosphor target 40 and an integrated circuit formed on a substrate 20. The integrated circuit includes an active matrix array of pixels, each pixel including a chip 30, an addressing transistor 15, and a resistor 21. The chip 30 is connected to the source 25 of the address transistor 15. Drain 2 of address transistor 15
0 is connected to the resistor 21. The resistor 21 is grounded. Further, an address switch 32 is connected in series between the source 25 and the chip 30, and the switch 32 selects one row of pixilators from a plurality of pixilators arranged in a matrix.
【0017】チップ30から接地までの電圧は、チップ
30からの放出に十分なだけ高くする。1つの実施例に
於て、この電圧は約50Vである。しかし、チップ配置
の変更で他の電圧での放出が可能となることは当業者に
は明らかであろう。The voltage from tip 30 to ground is high enough for emission from tip 30. In one embodiment, this voltage is about 50V. However, it will be apparent to those skilled in the art that changing the chip layout allows emission at other voltages.
【0018】チップ30はグリッド35と標的40付近
の真空中に配置する。グリッド35と標的40にはバイ
アスを掛け、グリッド35が標的40より実質的に低い
電圧を有するようにする。1つの実施例に於て、グリッ
ド35の電圧は80Vであり、一方標的40の電圧は1
500Vである。しかし、グリッド35の電圧が標的4
0の電圧より実質的に低くしてある限り、配置の変更に
より、電界放出ディスプレイ10の機能に悪影響を及ぼ
すことなく、これらの電圧を変化させることが可能であ
ることは当業者には明らかであろう。The tip 30 is placed in a vacuum near the grid 35 and the target 40. The grid 35 and the target 40 are biased so that the grid 35 has a substantially lower voltage than the target 40. In one embodiment, the voltage on the grid 35 is 80V, while the voltage on the target 40 is 1.
It is 500V. However, the voltage of the grid 35 is the target 4
It will be apparent to those skilled in the art that by changing the arrangement, these voltages can be changed without adversely affecting the functionality of the field emission display 10 as long as they are substantially below the zero voltage. Ah
【0019】チップ30とグリッド35及び標的40の
間の電圧差によってエミッタチップ30から電子が放出
され、グリッド35を通過して、標的40に衝突する。
標的40は蛍光面を含んでいるので、標的40の画素
(12)は放出電子が衝突すると発光する。電界放出デ
ィスプレイ10は多数の電子が蛍光面に衝突するにつれ
さらに高輝度に発光する。The voltage difference between the tip 30, the grid 35 and the target 40 causes electrons to be emitted from the emitter tip 30, pass through the grid 35 and strike the target 40.
Since the target 40 includes a fluorescent screen, the pixel (12) of the target 40 emits light when emitted electrons collide. The field emission display 10 emits light with higher brightness as many electrons collide with the phosphor screen.
【0020】蛍光面に衝突する電子の個数とディスプレ
イの明るさの間に直接的な相関に基づいて、本発明では
アドレス用トランジスタ15への入力に出力振幅信号方
式を採用している。高輝度の発光を実現するため、アナ
ログ信号45はグレースケール・ジェネレータ55を用
いて出力振幅信号51に変換している。Based on the direct correlation between the number of electrons striking the phosphor screen and the brightness of the display, the present invention adopts the output amplitude signal system for the input to the address transistor 15. The analog signal 45 is converted into an output amplitude signal 51 by using a gray scale generator 55 in order to realize high brightness light emission.
【0021】グレースケール・ジェネレータ55はアナ
ログ信号45を受信してアドレスした画素12の輝度を
決定する。赤、緑、および/または青信号をを含み、P
AL信号方式またはNTSC方式のアナログ信号を受信
すると、グレースケール・ジェネレータ55は所定の周
波数でアナログ信号45をサンプリングする。サンプリ
ングはサンプル回路を用いて行なう。サンプリングが終
了すると、アナログ信号45のサンプルはホールド回路
が保持し、次のサンプルを取り出すまでそれぞれのサン
プルを保存する。サンプリングとホールドの両機能はサ
ンプルホールド回路65で行なう。The grayscale generator 55 receives the analog signal 45 and determines the brightness of the addressed pixel 12. Contains red, green, and / or blue signals, P
When receiving an analog signal of the AL signal system or the NTSC system, the gray scale generator 55 samples the analog signal 45 at a predetermined frequency. Sampling is performed using a sampling circuit. When the sampling is completed, the hold circuit holds the sample of the analog signal 45 and stores each sample until the next sample is taken out. A sampling and holding circuit 65 performs both sampling and holding functions.
【0022】放電回路70はサンプルホールド回路65
の出力に接続されている。放電回路70は図示したよう
にサンプルホールド回路65へ接続してあるが、直接接
続する代わりに従来技術で公知の結合回路を用いること
もできる。放電回路70はサンプリングした電圧とは無
関係に所定の放電電流を供給するので、放電時間はホー
ルド回路65に保存してある電荷の大きさにだけ依存す
る。放電回路70は一般にサンプルホールド回路65の
出力を放電させるための手段を提供する。放電手段は、
例えば、電流供給源または電流ミラー回路で実現可能で
ある。好適実施例に於て、放電回路70は可変応答電流
供給源を含む。別のおよび等価の実施例に於ては、従来
技術で公知のその他の電流制御回路で該可変対応電流供
給源を置き換えている。The discharge circuit 70 is a sample hold circuit 65.
Connected to the output of. The discharge circuit 70 is connected to the sample and hold circuit 65 as shown, but instead of a direct connection, a coupling circuit known in the art can be used. Since the discharge circuit 70 supplies a predetermined discharge current regardless of the sampled voltage, the discharge time depends only on the magnitude of the charges stored in the hold circuit 65. Discharge circuit 70 generally provides a means for discharging the output of sample and hold circuit 65. The discharging means is
For example, it can be realized by a current supply source or a current mirror circuit. In the preferred embodiment, discharge circuit 70 includes a variable response current source. In alternate and equivalent embodiments, other current control circuits known in the art replace the variable corresponding current source.
【0023】本発明の1つの実施例に於て、画素駆動回
路またはバッファ75を放電回路70に接続している。
鋸波の形状を有する出力振幅信号72を駆動回路75へ
入力する。画素駆動回路75は鋸波出力信号72を所定
の閾値と比較して出力振幅信号51を生成する。つま
り、駆動回路75は鋸波出力振幅信号72を出力振幅信
号51に変換し、それによって信号72の振幅が図2及
び図3に図示したように、出力振幅信号51のパルス振
幅に対応する。In one embodiment of the present invention, the pixel drive circuit or buffer 75 is connected to the discharge circuit 70.
The output amplitude signal 72 having a sawtooth shape is input to the drive circuit 75. The pixel drive circuit 75 compares the sawtooth wave output signal 72 with a predetermined threshold value to generate the output amplitude signal 51. That is, the drive circuit 75 converts the sawtooth output amplitude signal 72 into the output amplitude signal 51, so that the amplitude of the signal 72 corresponds to the pulse amplitude of the output amplitude signal 51, as shown in FIGS.
【0024】図2及び図3には本発明のグレースケール
・ジェネレータの伝達関数を図示してある。グレースケ
ール・ジェネレータ55は電界放出ディスプレイ10の
グレースケール範囲と輝度を制御するための手段を提供
する。グレースケール範囲は、本明細書に於て、出力振
幅信号の振幅の最小値から最大値までの振幅と定義す
る。2 and 3 illustrate the transfer function of the grayscale generator of the present invention. Grayscale generator 55 provides a means for controlling the grayscale range and brightness of field emission display 10. The grayscale range is defined herein as the amplitude from the minimum value to the maximum value of the amplitude of the output amplitude signal.
【0025】グレースケール・ジェネレータ55へ入力
されたアナログ信号45は、所定の周波数でサンプリン
グされる。サンプリングしたアナログ信号45の値は振
幅が直接サンプリング電圧に対応する出力振幅信号51
または72に変換される。例えば、図2に於て、時刻t
1 でサンプリングした第1の電圧V1 は5Vで、これは
図3に示してある4Vの、時刻t2 でサンプリングした
第2の電圧V2 が生成する振幅より広い信号の振幅W1
に対応するものである。The analog signal 45 input to the gray scale generator 55 is sampled at a predetermined frequency. The value of the sampled analog signal 45 is the output amplitude signal 51 whose amplitude directly corresponds to the sampling voltage.
Or converted to 72. For example, in FIG. 2, time t
The first voltage V1 sampled at 1 is 5V, which is a signal amplitude W1 of 4V shown in FIG. 3 which is wider than the amplitude generated by the second voltage V2 sampled at time t2.
It corresponds to.
【0026】第1の実施例に於て、出力振幅信号は方形
波の形状(51)を有する。第2の実施例に於て、出力
振幅信号は鋸波の形状(72)を有する。第2の実施例
に於て、図2及び図3の出力信号72は同じ傾きを有し
ている。第1と第2の両方の実施例に於て、信号51ま
たは72は、必要な振幅信号に合わせて同一時刻に開始
し別の時刻に終了するか、または必要な振幅信号に併せ
て異なる時刻に開始し同一時刻に終了することが出来
る。In the first embodiment, the output amplitude signal has a square wave shape (51). In the second embodiment, the output amplitude signal has a sawtooth shape (72). In the second embodiment, the output signals 72 of FIGS. 2 and 3 have the same slope. In both the first and second embodiments, the signal 51 or 72 may start at the same time and end at a different time depending on the desired amplitude signal, or may be different times depending on the desired amplitude signal. It can start at the same time and end at the same time.
【0027】図4には本発明の第1のグレースケール・
ジェネレータ55が図示してある。サンプル回路85は
アナログ信号45を受信する。サンプル回路85は、チ
ャネル84を有する電界効果型トランジスタを含み、該
チャネルの一端に信号45が入力されるように成してあ
るが、別の等価なサンプリングのための手段にサンプル
回路を既知のスイッチング回路で置き換えるなどの変化
が含まれることは当業者には明らかであろう。制御信号
86を電界効果型トランジスタのチャネル84を制御す
るゲートへ結合することで、アナログ信号45を制御信
号86の周期に対応する周波数でサンプリングできる。FIG. 4 shows the first gray scale of the present invention.
A generator 55 is shown. The sample circuit 85 receives the analog signal 45. The sample circuit 85 includes a field effect transistor having a channel 84, and the signal 45 is input to one end of the channel. However, the sample circuit is known as another equivalent sampling means. It will be apparent to those skilled in the art that changes such as replacement with switching circuits are included. By coupling the control signal 86 to the gate that controls the channel 84 of the field effect transistor, the analog signal 45 can be sampled at a frequency corresponding to the period of the control signal 86.
【0028】ホールド回路90はサンプル回路85と接
地の間に接続する。ホールド回路90はサンプル回路8
5で生成したサンプリング電圧の夫々を保持するもので
ある。ホールド回路90は所定の時定数で充電しサンプ
リングした電圧から所定の時定数で放電するためのコン
デンサを含む。別の等価な実施例に於てはその他の周知
の充電保持回路でホールド回路90を置換している。The hold circuit 90 is connected between the sample circuit 85 and the ground. The hold circuit 90 is the sample circuit 8
Each of the sampling voltages generated in 5 is held. The hold circuit 90 includes a capacitor for charging with a predetermined time constant and discharging a sampled voltage with a predetermined time constant. In another equivalent embodiment, the hold circuit 90 is replaced by another known charge hold circuit.
【0029】グレースケール・ジェネレータ55はま
た、サンプリング電圧の夫々を放電するための放電回路
を含む。この放電回路は、放電開始スイッチング装置9
8と定電流供給源100の2つの素子を含む。Grayscale generator 55 also includes a discharge circuit for discharging each of the sampling voltages. This discharge circuit includes a discharge start switching device 9
8 and a constant current source 100.
【0030】放電開始スイッチング装置98は電界効果
型トランジスタのチャネル84でサンプル回路85に接
続されており、定電流供給源100とほかの回路の接続
を断続させる。本発明の好適実施例に於て、定電流供給
源100は可変応答電流供給源を含む。電流供給源10
0に対する装置98の回路配置は全体としての回路分岐
には特に関係しない。別の等価な実施例では、その他の
既知の直線性放電回路で図示した回路構成を置換してい
る。The discharge start switching device 98 is connected to the sample circuit 85 through the channel 84 of the field effect transistor, and disconnects the constant current supply source 100 from other circuits. In the preferred embodiment of the present invention, the constant current source 100 includes a variable response current source. Current source 10
The circuit layout of the device 98 for 0 is not particularly concerned with the overall circuit branch. In another equivalent embodiment, other known linear discharge circuits replace the illustrated circuitry.
【0031】スイッチング装置98へ入力する放電開始
信号95は制御信号86と同一の周期を有するが、信号
86より長いパルス幅を有している。さらに、放電開始
信号95は信号86の後で発行されるので、実質的に放
電する前にホールド回路90をサンプリング電圧へ充電
することができる。好適実施例に於て、信号86の発行
と信号95の発行の間の時間は極小である。The discharge start signal 95 input to the switching device 98 has the same period as the control signal 86, but has a longer pulse width than the signal 86. Further, since the discharge start signal 95 is issued after the signal 86, the hold circuit 90 can be charged to the sampling voltage before being substantially discharged. In the preferred embodiment, the time between the issuance of signal 86 and the issuance of signal 95 is minimal.
【0032】好適実施例に於て、グレースケール・ジェ
ネレータ55はピクセレータの各列の各々のアドレス用
トランジスタ15の夫々のゲートに接続してある。この
設計では、アドレス用トランジスタの動作特性は、閾値
電圧VT を含め、パルス入力に対向する鋸波入力を補償
するように調節される。In the preferred embodiment, a gray scale generator 55 is connected to the respective gates of each addressing transistor 15 in each column of the pixelator. In this design, the operating characteristics of the addressing transistor, including the threshold voltage VT, are adjusted to compensate for the sawtooth input opposite the pulsed input.
【0033】本発明の別の実施例に於て、画素駆動回路
75が電界効果型トランジスタのチャネル84とディス
プレイ110の間に接続してある。画素駆動回路75の
動作は図1を参照してすでに説明したとおりである。そ
のため、出力振幅信号51がグレースケール・ジェネレ
ータ55からディスプレイ10へ方形波の形状で供給さ
れる。In another embodiment of the invention, a pixel drive circuit 75 is connected between the field effect transistor channel 84 and the display 110. The operation of the pixel drive circuit 75 is as already described with reference to FIG. Therefore, the output amplitude signal 51 is supplied from the grayscale generator 55 to the display 10 in the form of a square wave.
【0034】図5に於て、本発明の第2のグレースケー
ル・ジェネレータ56を図示してある。グレースケール
・ジェネレータ56はグレースケール・ジェネレータ5
5と同様で、すでに説明したような類似の部材には同等
の参照番号が付けてある。Referring to FIG. 5, a second grayscale generator 56 of the present invention is shown. Grayscale generator 56 is grayscale generator 5
5 and like parts already described have like reference numerals.
【0035】電界効果型トランジスタのチャネル84と
接地の間には、ディスプレイ10とその構造に特有の寄
生容量87が結合している。寄生容量87は図5のホー
ルド回路90と同等の機能を果たす。寄生容量87はサ
ンプル回路85で生成したサンプリング電圧の各々を保
存し、適切な時刻に保存したサンプリング電圧の夫々を
放電させる。その結果、出力振幅信号72がグレースケ
ール・ジェネレータ56からディスプレイ10へ鋸波の
形状で供給される。A parasitic capacitance 87 peculiar to the display 10 and its structure is coupled between the channel 84 of the field effect transistor and the ground. The parasitic capacitance 87 performs the same function as the hold circuit 90 of FIG. The parasitic capacitance 87 stores each of the sampling voltages generated by the sample circuit 85 and discharges each of the sampling voltages stored at an appropriate time. As a result, the output amplitude signal 72 is provided from the grayscale generator 56 to the display 10 in the form of a sawtooth wave.
【0036】図6に於て、本発明の第3の好適なグレー
スケール・ジェネレータが図示してある。グレースケー
ル・ジェネレータ57はグレースケール・ジェネレータ
55、56と同様で、すでに説明した類似の部材には同
様の参照番号が付けてある。本実施例では、出力振幅信
号72はグレースケール・ジェネレータ57からディス
プレイ10へ鋸波の形状で供給される。In FIG. 6, a third preferred grayscale generator of the present invention is shown. Grayscale generator 57 is similar to grayscale generators 55, 56, and similar elements already described have like reference numerals. In this embodiment, the output amplitude signal 72 is provided from the grayscale generator 57 to the display 10 in the form of a sawtooth wave.
【0037】図7に於て、本発明の第4の好適なグレー
スケール・ジェネレータが図示してある。グレースケー
ル・ジェネレータ58はグレースケール・ジェネレータ
55、56、57と同様で、すでに説明した類似の部材
には同様の参照番号が付けてある。Referring to FIG. 7, a fourth preferred grayscale generator of the present invention is shown. The grayscale generator 58 is similar to the grayscale generators 55, 56, 57, and similar elements already described have like reference numbers.
【0038】図8及び図9に於て、画素駆動回路75の
第1の実施が図示してある。駆動回路75はカスケード
接続した2個の相補型金属酸化物半導体(「CMO
S」)インバータ回路92、94を含む。鋸波の形状を
有する出力振幅信号72を受信すると、インバータ92
は図9に図示したように一定の時定数の反転出力Bを生
成する。これに続いて、インバータ94は一定の時定数
でもう1度反転した出力Cを発生する。駆動回路75で
は、入力電圧閾値レベルが各々の駆動回路の変換点を規
定しており、この点以降で反転出力の状態が変化する。A first implementation of the pixel drive circuit 75 is illustrated in FIGS. 8 and 9. The driving circuit 75 includes two complementary metal oxide semiconductors (“CMO”) connected in cascade.
S ") includes inverter circuits 92, 94. Upon receiving the output amplitude signal 72 having a sawtooth shape, the inverter 92
Generates an inverted output B with a constant time constant as shown in FIG. Following this, the inverter 94 produces the output C which is inverted once more with a constant time constant. In the drive circuit 75, the input voltage threshold level defines the conversion point of each drive circuit, and the state of the inverted output changes after this point.
【0039】図10は可変応答電流供給源100のブロ
ック図である。供給源100は制御信号を提供するコン
トラスト制御手段110と、電流供給源120を含む。
コントラスト制御手段110は電流供給源120に接続
してあり、電流信号が電流供給源120を通る電流の大
きさを制御するようになっている。グレースケール範囲
は出力振幅信号の最小振幅から最大振幅の値までの範囲
として定義される。コントラスト制御手段110は電流
供給源の所定の電流を調節することによって電界放射デ
ィスプレイのグレースケール範囲を伸縮させる。1つの
実施例に於て、電流供給源120は電圧制御抵抗を含
む。別の等価な実施例に於て、電圧制御抵抗は既知のス
イッチング電流供給回路または直線性制御電流供給回路
で置換している。FIG. 10 is a block diagram of the variable response current supply source 100. The source 100 includes a contrast control means 110 for providing a control signal and a current source 120.
The contrast control means 110 is connected to the current source 120 so that the current signal controls the magnitude of the current passing through the current source 120. The gray scale range is defined as the range from the minimum amplitude to the maximum amplitude value of the output amplitude signal. The contrast control means 110 expands or contracts the gray scale range of the field emission display by adjusting a predetermined current of the current supply source. In one embodiment, current source 120 includes a voltage controlled resistor. In another equivalent embodiment, the voltage controlled resistor is replaced by a known switching current supply circuit or a linear control current supply circuit.
【0040】図11は周辺光強度の補償としてパルスの
高さを制御するための制御回路のブロック図である。制
御回路175は放電回路70とアドレス用トランジスタ
15の間に直列接続してある。第1の実施例に於て、制
御回路175は鋸波信号72を受信する。別の実施例に
於て、制御回路175は出力振幅信号51を受信する。
例えば、別の実施例に於て、制御回路175は画素駆動
回路75の代わりに、またはこれと直列に組み合わせて
接続する。FIG. 11 is a block diagram of a control circuit for controlling the pulse height as a compensation for the ambient light intensity. The control circuit 175 is connected in series between the discharge circuit 70 and the address transistor 15. In the first embodiment, the control circuit 175 receives the sawtooth signal 72. In another embodiment, the control circuit 175 receives the output amplitude signal 51.
For example, in another embodiment, the control circuit 175 is connected instead of the pixel driving circuit 75 or in combination with the pixel driving circuit 75.
【0041】制御回路175はオペアンプ(演算増幅
器)78と、利得補償抵抗83と、フォトトランジスタ
82とを含む。トランジスタ82は周辺光センサーとし
て作動する。可変利得増幅器(78、83)と協動して
トランジスタ82は出力振幅信号の大きさを制御するた
めの制御手段を提供する。動作に於て、制御手段は光レ
ベルが強い間出力振幅信号の大きさを増加させるための
制御信号150を提供する。大きさを変化させることで
電界放射ディスプレイを取り巻く周辺光を補償する。こ
の補償を簡略化するには、集積回路基板20上に形成し
たセンサー82が周辺光に応答して増幅器78の利得を
増減し、信号151の大きさが周辺光量に対応するよう
にする。The control circuit 175 includes an operational amplifier (operational amplifier) 78, a gain compensation resistor 83, and a phototransistor 82. Transistor 82 operates as an ambient light sensor. In cooperation with the variable gain amplifiers (78, 83), the transistor 82 provides the control means for controlling the magnitude of the output amplitude signal. In operation, the control means provides a control signal 150 for increasing the magnitude of the output amplitude signal during high light levels. The varying size compensates for ambient light surrounding the field emission display. To simplify this compensation, the sensor 82 formed on the integrated circuit substrate 20 increases or decreases the gain of the amplifier 78 in response to ambient light so that the magnitude of the signal 151 corresponds to the amount of ambient light.
【0042】図示した実施例を参照して本発明を説明し
たが、この説明が発明を制限することを意図したものと
捕らえるべきではない。本発明を好適実施例に於て説明
しているが、図示した実施例、ならびに本発明のさらな
る実施例の各種の変化が、本明細書に添付の請求の範囲
に記載してあるとおり、本発明の範囲を逸脱することな
く実現し得ることは、本明細書を参照すれば当業者には
明らかであると理解すべきである。従って、添付の請求
の範囲はこれらの変化または実施例の全てが本発明の範
囲に含まれるものと見なされるべきものである。Although the present invention has been described with reference to the illustrated embodiments, this description should not be taken as limiting the invention. While the present invention has been described in a preferred embodiment, various modifications of the illustrated embodiment, as well as further embodiments of the present invention, are described in the appended claims. It should be understood that it can be realized by those skilled in the art with reference to the present specification, without departing from the scope of the invention. Accordingly, the appended claims are to be regarded as embracing all of these variations or embodiments within the scope of the invention.
【0043】[0043]
【発明の効果】以上の説明から明らかなように、本発明
によれば、サンプルホールド回路に保持された電荷の大
きさに応じたパルス幅に対応する電界放出ピクセレータ
を設けたので、消費電力が低く、製造工程が簡単で、集
積回路ダイ面積の小さい電界放出ディスプレイが得られ
るという効果がある。As is apparent from the above description, according to the present invention, since the field emission pixilator corresponding to the pulse width corresponding to the magnitude of the charge held in the sample hold circuit is provided, the power consumption is reduced. There is an effect that a field emission display having a low size, a simple manufacturing process and a small integrated circuit die area can be obtained.
【図1】本発明の電界放出ディスプレイのブロック図で
ある。FIG. 1 is a block diagram of a field emission display of the present invention.
【図2】本発明のグレースケール・ジェネレータの伝達
関数を示す図である。FIG. 2 is a diagram showing a transfer function of the grayscale generator of the present invention.
【図3】本発明のグレースケール・ジェネレータの伝達
関数を示す図である。FIG. 3 is a diagram showing a transfer function of the grayscale generator of the present invention.
【図4】本発明のグレースケール・ジェネレータのブロ
ック図である。FIG. 4 is a block diagram of the grayscale generator of the present invention.
【図5】本発明のグレースケール・ジェネレータのブロ
ック図である。FIG. 5 is a block diagram of the grayscale generator of the present invention.
【図6】本発明のグレースケール・ジェネレータのブロ
ック図である。FIG. 6 is a block diagram of the grayscale generator of the present invention.
【図7】本発明のグレースケール・ジェネレータのブロ
ック図である。FIG. 7 is a block diagram of the grayscale generator of the present invention.
【図8】画素駆動回路75の略図である。FIG. 8 is a schematic diagram of a pixel drive circuit 75.
【図9】図8に図示した画素駆動回路の出力特性図であ
る。9 is an output characteristic diagram of the pixel drive circuit shown in FIG.
【図10】図4から図7までに図示した可変応答電流供
給源100のブロック図である。FIG. 10 is a block diagram of the variable response current supply source 100 illustrated in FIGS. 4 to 7.
【図11】周辺光補償用にパルスの高さを制御するため
の制御回路のブロック図である。FIG. 11 is a block diagram of a control circuit for controlling the pulse height for ambient light compensation.
10 電界放出ディスプレイ 12 画素 15 アドレス用トランジスタ 21 抵抗 30 チップ 32 アドレス用スイッチ 35 グリッド 45 アナログ信号 51 出力振幅信号 65 サンプルホールド回路 70 放電回路 72 鋸波出力信号 75 画素駆動回路 82 フォトトランジスタ 115 制御信号 150 制御信号 151 信号 175 制御回路 10 Field Emission Display 12 Pixel 15 Address Transistor 21 Resistance 30 Chip 32 Address Switch 35 Grid 45 Analog Signal 51 Output Amplitude Signal 65 Sample Hold Circuit 70 Discharge Circuit 72 Sawtooth Output Signal 75 Pixel Drive Circuit 82 Phototransistor 115 Control Signal 150 Control signal 151 Signal 175 Control circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ダブリュー・ボシェル アメリカ合衆国、83706 アイダホ州、ボ イーズ、イー・ウッドバイン・シィーティ ー 1227 ─────────────────────────────────────────────────── --Continued Front Page (72) Inventor Thomas W. Bochelle, E. Woodvine City, Boyes, Iowa, 83706, USA 1227
Claims (10)
素を備え、各画素(12)の輝度を決定する信号(4
5)に応答する電界放出ディスプレイ(10)であっ
て、 a.各画素(12)のアドレスに対応する時間に信号
(45)のサンプルを取り、且つ、そのサンプルに応答
する大きさの電荷を保持するサンプルホールド回路(6
5)と、 b.前記サンプルホールド回路(65)に接続されてお
り、通過中は一定の大きさで特徴付けられる放電電流を
通過させ、それにより電荷の大きさに応答する期間を持
つパルス(72,51,151)を生成する放電回路
(70)と、 c.各々が前記パルス(72,51,151)に応答す
るトランジスタ(15)と直列なチップ(30)を備
え、輝度が前記期間に応答するように各画素(12)を
発光させる電界放出ピクセレータ(35,30,32,
15,21)とを備える電界放出ディスプレイ。1. A signal (4) comprising a plurality of pixels, each pixel having an address and a luminance, for determining the luminance of each pixel (12).
A field emission display (10) responsive to 5), comprising: a. A sample and hold circuit (6) for taking a sample of the signal (45) at a time corresponding to the address of each pixel (12) and holding a charge of a magnitude corresponding to the sample.
5), and b. A pulse (72, 51, 151) connected to the sample-and-hold circuit (65), passing a discharge current characterized by a constant magnitude during the passage, thereby having a period responsive to the magnitude of the charge. A discharge circuit (70) for generating c. A field emission pixelator (35) comprising a chip (30) in series with a transistor (15) each responding to the pulse (72, 51, 151) and causing each pixel (12) to emit light in response to the period. , 30, 32,
15, 21).
素を備え、各画素(12)の輝度を決定する信号(4
5)に応答する電界放出ディスプレイ(10)であっ
て、 a.各画素(12)のアドレスに対応する時間に信号
(45)のサンプルを取り、且つ、そのサンプルに応答
する大きさの電荷を保持するサンプルホールド回路(6
5)と、 b.制御信号(115)を出力するコントラスト制御手
段(110)と、 c.前記サンプルホールド回路(65)に接続されてお
り、通過中は前記制御信号に応じた大きさで特徴付けら
れる放電電流を通過させ、それにより電荷の大きさに応
答する期間を持つパルス(72,51,151)を生成
する放電回路(70)と、 d.各々が前記パルス(72,51,151)に応答す
るトランジスタ(15)と直列なチップ(30)を備
え、輝度が前記期間に応答するように各画素(12)を
発光させる電界放出ピクセレータ(35,30,32,
15,21)とを備える電界放出ディスプレイ。2. A signal (4) comprising a plurality of pixels, each pixel having an address and a luminance, for determining the luminance of each pixel (12).
A field emission display (10) responsive to 5), comprising: a. A sample and hold circuit (6) for taking a sample of the signal (45) at a time corresponding to the address of each pixel (12) and holding a charge of a magnitude corresponding to the sample.
5), and b. A contrast control means (110) for outputting a control signal (115); c. A pulse (72, 72) connected to the sample-and-hold circuit (65) passes a discharge current characterized by a magnitude according to the control signal while passing, thereby having a period responsive to the magnitude of charge. Discharge circuit (70) for generating 51, 151), and d. A field emission pixelator (35) comprising a chip (30) in series with a transistor (15) each responding to the pulse (72, 51, 151) and causing each pixel (12) to emit light in response to the period. , 30, 32,
15, 21).
5,21)は前記トランジスタ(15)と直列な、ピク
セレータによる放出を選択的に可能にするスイッチ(3
2)をさらに備える、請求項1または2に記載のディス
プレイ。3. Pixelators (35, 30, 32, 1)
5, 21) are switches (3) in series with the transistor (15) for selectively enabling emission by the pixelator.
The display according to claim 1 or 2, further comprising 2).
さに対応した振幅を有する鋸波(72)を生成し、 b.前記ディスプレイは、前記放電回路(70)と前記
トランジスタ(15)の間に直列に接続されており、持
続時間が前記振幅に対応するようなパルス(51、15
1)を提供するための駆動回路(75、175)をさら
に含む、請求項3に記載のディスプレイ。4. A. The discharge circuit (70) produces a sawtooth wave (72) having an amplitude corresponding to the magnitude of the charge, b. The display is connected in series between the discharge circuit (70) and the transistor (15) and has pulses (51, 15) whose duration corresponds to the amplitude.
Display according to claim 3, further comprising a drive circuit (75, 175) for providing 1).
ス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項4に記載のディスプレ
イ。5. A. Said pulse (51, 151) comprises pulse height, b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height, c. The display comprises (1) a light receiving device (82) for providing a second control signal (150), (2) the discharge circuit (70) and the transistor (1).
The display of claim 4, further comprising a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150).
と、前記放電回路と、前記電界放出ピクセレータ(3
5、30、32、15、21)がともに一枚の基板上に
形成されており、 b.前記サンプルホールド回路が実質的に前記荷電の全
てを保持するための固有容量を含む、請求項5に記載の
ディスプレイ。6. A. The sample hold circuit (65)
And the discharge circuit and the field emission pixelator (3
5, 30, 32, 15, 21) are both formed on a single substrate, and b. 6. The display of claim 5, wherein the sample and hold circuit includes an intrinsic capacitance to hold substantially all of the charge.
ルス高を含み、 b.前記トランジスタは前記画素(12)の輝度を決定
するために前記パルス高に応答し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項3に記載のディスプレ
イ。7. The pulse (72, 51, 151) comprises pulse height, b. Said transistor is responsive to said pulse height to determine the brightness of said pixel (12), c. The display comprises (1) a light receiving device (82) for providing a second control signal (150), (2) the discharge circuit (70) and the transistor (1).
5. The display of claim 3, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150).
対応した振幅を有する鋸波(72)を生成し、 b.前記ディスプレイは、前記放電回路(70)と前記
トランジスタ(15)の間に直列に接続されており、持
続時間が前記振幅に対応するようなパルス(51、15
1)を提供するための駆動回路(75、175)をさら
に含む、請求項1または2に記載のディスプレイ。8. The discharge circuit (70) produces a sawtooth wave (72) having an amplitude corresponding to the magnitude of the charge, b. The display is connected in series between the discharge circuit (70) and the transistor (15) and has pulses (51, 15) whose duration corresponds to the amplitude.
Display according to claim 1 or 2, further comprising a drive circuit (75, 175) for providing 1).
ルス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項8に記載のディスプレ
イ。9. The pulse (72, 51, 151) comprises a pulse height, b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height, c. The display comprises (1) a light receiving device (82) for providing a second control signal (150), (2) the discharge circuit (70) and the transistor (1).
9. The display of claim 8, further comprising: a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150).
パルス高を含み、 b.前記トランジスタ(15)は前記パルス高に応答し
て前記画素(12)の輝度を決定し、 c.前記ディスプレイは、 (1)第2の制御信号(150)を提供するための受光
装置(82)と、 (2)前記放電回路(70)と前記トランジスタ(1
5)の間に直列に接続されており、前記第2の制御信号
(150)に応答して前記パルス高を制御するための制
御回路とをさらに含む、請求項1または2に記載のディ
スプレイ。10. The pulse (72, 51, 151) comprises pulse height, b. The transistor (15) determines the brightness of the pixel (12) in response to the pulse height, c. The display comprises (1) a light receiving device (82) for providing a second control signal (150), (2) the discharge circuit (70) and the transistor (1).
A display according to claim 1 or 2, further comprising a control circuit connected in series during 5) for controlling the pulse height in response to the second control signal (150).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10259893A | 1993-08-05 | 1993-08-05 | |
US08/102598 | 1993-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07168546A true JPH07168546A (en) | 1995-07-04 |
JP2736308B2 JP2736308B2 (en) | 1998-04-02 |
Family
ID=22290676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6202909A Expired - Fee Related JP2736308B2 (en) | 1993-08-05 | 1994-08-05 | Field emission display |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2736308B2 (en) |
DE (1) | DE4427673B4 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000206925A (en) * | 1999-01-13 | 2000-07-28 | Sony Corp | Planar display device |
JP2001515228A (en) * | 1997-08-29 | 2001-09-18 | キャンデサント、テクノロジーズ、コーポレーション | Circuit and method for controlling brightness of a supplied device in response to an optical sensor |
JP2002514320A (en) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | Active matrix light emitting diode pixel structure and method |
JP2002149112A (en) * | 1999-11-30 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | Electronic device |
US8017948B2 (en) | 1999-11-30 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Electric device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767823A (en) * | 1995-10-05 | 1998-06-16 | Micron Display, Inc. | Method and apparatus for gray scale modulation of a matrix display |
WO1999021159A1 (en) * | 1997-10-17 | 1999-04-29 | Motorola Inc. | Method for controlling brightness in a flat panel display |
US6392617B1 (en) * | 1999-10-27 | 2002-05-21 | Agilent Technologies, Inc. | Active matrix light emitting diode display |
CN1711578A (en) | 2002-11-15 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | Display device, electric device comprising such a display device and method for driving a display device |
KR20060104840A (en) * | 2005-03-31 | 2006-10-09 | 삼성에스디아이 주식회사 | Electron emission display and control method of the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4979120A (en) * | 1972-12-04 | 1974-07-31 | ||
JPS55156994A (en) * | 1979-05-04 | 1980-12-06 | Philips Nv | Modulation circuit for matrix display unit |
JPH02203387A (en) * | 1989-01-31 | 1990-08-13 | Sharp Corp | Driving method for display device |
JPH03295138A (en) * | 1990-04-12 | 1991-12-26 | Futaba Corp | Display device |
JPH05100629A (en) * | 1991-10-08 | 1993-04-23 | Semiconductor Energy Lab Co Ltd | Electro-optical device and its display method |
JPH06130909A (en) * | 1992-04-07 | 1994-05-13 | Micron Technol Inc | Flat-panel display apparatus, wherein low-voltage matrix address signal controls more higher pixel-exciting voltage |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2632436B1 (en) * | 1988-06-01 | 1991-02-15 | Commissariat Energie Atomique | METHOD FOR ADDRESSING A MICROPOINT FLUORESCENT MATRIX SCREEN |
US5210472A (en) * | 1992-04-07 | 1993-05-11 | Micron Technology, Inc. | Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage |
-
1994
- 1994-08-04 DE DE19944427673 patent/DE4427673B4/en not_active Expired - Fee Related
- 1994-08-05 JP JP6202909A patent/JP2736308B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4979120A (en) * | 1972-12-04 | 1974-07-31 | ||
JPS55156994A (en) * | 1979-05-04 | 1980-12-06 | Philips Nv | Modulation circuit for matrix display unit |
JPH02203387A (en) * | 1989-01-31 | 1990-08-13 | Sharp Corp | Driving method for display device |
JPH03295138A (en) * | 1990-04-12 | 1991-12-26 | Futaba Corp | Display device |
JPH05100629A (en) * | 1991-10-08 | 1993-04-23 | Semiconductor Energy Lab Co Ltd | Electro-optical device and its display method |
JPH06130909A (en) * | 1992-04-07 | 1994-05-13 | Micron Technol Inc | Flat-panel display apparatus, wherein low-voltage matrix address signal controls more higher pixel-exciting voltage |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (en) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | Active matrix light emitting diode pixel structure and method |
JP2001515228A (en) * | 1997-08-29 | 2001-09-18 | キャンデサント、テクノロジーズ、コーポレーション | Circuit and method for controlling brightness of a supplied device in response to an optical sensor |
JP2000206925A (en) * | 1999-01-13 | 2000-07-28 | Sony Corp | Planar display device |
JP4714953B2 (en) * | 1999-01-13 | 2011-07-06 | ソニー株式会社 | Flat panel display |
JP2002149112A (en) * | 1999-11-30 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | Electronic device |
US8017948B2 (en) | 1999-11-30 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Electric device |
US8890149B2 (en) | 1999-11-30 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-luminescence display device |
Also Published As
Publication number | Publication date |
---|---|
JP2736308B2 (en) | 1998-04-02 |
DE4427673A1 (en) | 1995-02-16 |
DE4427673B4 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380913B1 (en) | Controlling pixel brightness in a field emission display using circuits for sampling and discharging | |
US6753834B2 (en) | Display device and driving method thereof | |
US6650308B2 (en) | Organic EL display device and method for driving the same | |
US6667580B2 (en) | Circuit and method for driving display of current driven type | |
US5410218A (en) | Active matrix field emission display having peripheral regulation of tip current | |
US7109955B2 (en) | Apparatus and method for driving multi-color light emitting display panel | |
US20010052606A1 (en) | Display device | |
US5578906A (en) | Field emission device with transient current source | |
JP2001209352A (en) | Electrostatic electron emission type display device and its driving method | |
JPH0228693A (en) | Addressing of microdot fluorescence train screen | |
JP2007529774A (en) | Active matrix display device | |
JP2736308B2 (en) | Field emission display | |
JP3620985B2 (en) | Capacitive light emitting device display device and driving method thereof | |
US5956004A (en) | Controlling pixel brightness in a field emission display using circuits for sampling and discharging | |
JP3618064B2 (en) | Driving device and driving method of light emitting display panel | |
WO2000019398A1 (en) | Amplifier circuit for use within a column driver | |
JP3901768B2 (en) | Method and apparatus for gray scale modulation of matrix display | |
US20050083273A1 (en) | Circuit for driving light emitting device and matrix-type display panel employing the same | |
US6570547B1 (en) | Driving circuit for a field emission display | |
JP3894523B2 (en) | Capacitive load drive circuit | |
US20030205768A1 (en) | Active matrix current source controlled gray level tunable FED | |
KR100542759B1 (en) | Field Emission Display and Driving Method thereof | |
KR100531786B1 (en) | Apparatus for driving scan driver of flat display panel | |
KR100531790B1 (en) | Method for driving flat display panel | |
KR100250425B1 (en) | Multi-gate driving system of field emission display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |