JP4758062B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4758062B2
JP4758062B2 JP2003423885A JP2003423885A JP4758062B2 JP 4758062 B2 JP4758062 B2 JP 4758062B2 JP 2003423885 A JP2003423885 A JP 2003423885A JP 2003423885 A JP2003423885 A JP 2003423885A JP 4758062 B2 JP4758062 B2 JP 4758062B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
switch
threshold
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003423885A
Other languages
Japanese (ja)
Other versions
JP2004212989A5 (en
JP2004212989A (en
Inventor
恵介 宮川
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003423885A priority Critical patent/JP4758062B2/en
Publication of JP2004212989A publication Critical patent/JP2004212989A/en
Publication of JP2004212989A5 publication Critical patent/JP2004212989A5/ja
Application granted granted Critical
Publication of JP4758062B2 publication Critical patent/JP4758062B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明はトランジスタを有する半導体装置の構成と駆動方式に関する。本発明は特に、絶縁体上に作製した薄膜トランジスタ(以降、TFTと表記する)等を有する表示装置の構成と駆動方式に関する。また、このような構成と駆動方式の半導体装置を用いた電子機器に関する。   The present invention relates to a structure and a driving method of a semiconductor device having a transistor. The present invention particularly relates to a structure and a driving method of a display device including a thin film transistor (hereinafter referred to as TFT) manufactured over an insulator. The present invention also relates to an electronic device using the semiconductor device having such a structure and a driving method.

近年、エレクトロルミネッセンス(Electro Luminescence : EL)素子等を始めとした発光素子を用いた表示装置の開発が活発化している。EL素子は、自らが発光するために視認性が高く、液晶表示装置(LCD)等において必要なバックライトを必要としないために薄型化に適しているとともに、視野角にほとんど制限がない。   In recent years, development of display devices using light-emitting elements such as electroluminescence (EL) elements has been activated. An EL element has high visibility because it emits light by itself, and is suitable for thinning because it does not require a backlight necessary for a liquid crystal display (LCD) or the like, and has almost no restriction on a viewing angle.

一般に、EL素子に流す電流値とEL素子の発光輝度とは比例関係にある。そのため電圧値で輝度を制御するLCDとは異なる画素構成が提案されている(特許文献1参照)。   In general, the value of current flowing through the EL element and the light emission luminance of the EL element are in a proportional relationship. For this reason, a pixel configuration different from that of an LCD that controls the luminance with a voltage value has been proposed (see Patent Document 1).

また、そのような画素に映像信号の書き込みをおこなう駆動回路が提案されている(特許文献2参照)。   In addition, a driving circuit for writing a video signal to such a pixel has been proposed (see Patent Document 2).

国際公開第01/06484号パンフレットInternational Publication No. 01/06484 Pamphlet 国際公開第02/39420号パンフレットInternational Publication No. 02/39420 Pamphlet

上記特許文献1では、画素に対して映像信号に比例した電流を入力し、EL素子に流す電流値を決めている。しかしこの方法では、上記特許文献2で示されるように画素周辺の駆動回路が多数の電流源を持つ必要があるため複雑である。また、画素への電流の入力は、黒に近い中間調の入力が不完全になりやすく、中間調の表示品位が低下する。また、EL素子の電流値を制御するために、EL素子と直列接続されたTFTの飽和領域を用いるため、消費電力が高くなり、発熱も大きい。本発明では上記欠点に鑑み、画素周辺の駆動回路が簡易で、しかも中間調の表示品位の高く、消費電力の低い、EL素子に適した画素構成と駆動方式を提供することを目的とする。   In Patent Document 1, a current proportional to a video signal is input to a pixel, and a current value to be passed through an EL element is determined. However, this method is complicated because the drive circuit around the pixel needs to have a large number of current sources as shown in Patent Document 2 above. Also, the input of current to the pixel tends to be incomplete in the halftone input close to black, and the display quality of the halftone is lowered. Further, since the saturation region of the TFT connected in series with the EL element is used to control the current value of the EL element, the power consumption increases and the heat generation is also large. In view of the above disadvantages, an object of the present invention is to provide a pixel configuration and a driving method suitable for an EL element, in which a driving circuit around a pixel is simple, high in halftone display quality, and low in power consumption.

TFTはソースとドレインが同じ構造で示せるため、本明細書では一方を第1の電極もう一方を第2の電極と呼ぶ。また本明細書ではTFTのゲート・ソース間に閾値を超える電圧が印加され、ソース・ドレイン間に電流が流れる状態になることをONすると呼ぶ。またTFTのゲート・ソース間に閾値以下の電圧が印加され、ソース・ドレイン間に電流が流れない状態になることをOFFすると呼ぶ。なお、本明細書においては半導体装置を構成する素子の例としてTFTを挙げているが、これに限定するものではない。例えば、MOSトランジスタ、有機トランジスタ、バイポーラトランジスタ、分子トランジスタ等を用いても良い。また、機械的スイッチを用いてもよい。   In the present specification, one of the TFTs is referred to as a first electrode, and the other is referred to as a second electrode because a source and a drain of the TFT can have the same structure. Further, in this specification, it is called ON when a voltage exceeding a threshold is applied between the gate and the source of the TFT and a current flows between the source and the drain. In addition, when the voltage below the threshold is applied between the gate and the source of the TFT and no current flows between the source and the drain, it is called OFF. Note that in this specification, a TFT is given as an example of an element constituting a semiconductor device; however, the present invention is not limited to this. For example, a MOS transistor, an organic transistor, a bipolar transistor, a molecular transistor, or the like may be used. A mechanical switch may be used.

スイッチ素子は、2つの電極間に電流が流れる状態と流れない状態を持つ。本明細書では流れる状態をONすると呼び、流れない状態をOFFすると呼ぶ。2つの電極をそれぞれ第1の電極、第2の電極と呼ぶ。また、ONとOFFを制御する電極を制御電極と呼ぶ。ただし制御電極は必ずしも図示しない。また本明細書においてTFTをスイッチ素子として使う場合、スイッチ素子のONとOFFは、TFTのONとOFFに該当する。なお、スイッチ素子の例としてTFTに限定するものではない。例えば、MOSトランジスタ、有機トランジスタ、バイポーラトランジスタ、分子トランジスタ等を用いても良い。また、機械的スイッチを用いてもよい。   The switch element has a state where a current flows between two electrodes and a state where it does not flow. In this specification, the flowing state is referred to as ON, and the non-flowing state is referred to as OFF. The two electrodes are called a first electrode and a second electrode, respectively. An electrode that controls ON and OFF is called a control electrode. However, the control electrode is not necessarily shown. In the present specification, when a TFT is used as a switch element, ON and OFF of the switch element corresponds to ON and OFF of the TFT. Note that the switch element is not limited to the TFT as an example. For example, a MOS transistor, an organic transistor, a bipolar transistor, a molecular transistor, or the like may be used. A mechanical switch may be used.

本明細書では発光素子の例としてEL素子を挙げているが、これに限定するものではない。EL素子の他に、発光ダイオード等の電流と輝度が比例関係にある発光素子や表示素子は全てこれに関連する。   In this specification, an EL element is given as an example of a light-emitting element, but the present invention is not limited to this. In addition to the EL elements, all of the light emitting elements and display elements, such as light emitting diodes, in which the current and the luminance are in a proportional relationship are related to this.

本明細書では放電端子106はEL素子の陽極に接続する場合で示しているが、これに限定するものではない。放電端子106はEL素子の陰極に接続する場合、EL閾値印加TFTはPchTFTになり、また各端子の電圧設定も変化する。例えば充電バイアス端子622は、EL閾値電圧をEL閾値容量621に保持する際はEL素子の陽極と同電位となり、容量素子101に充電する際はEL素子の陽極よりも低電位となる。   In this specification, the discharge terminal 106 is shown as being connected to the anode of the EL element, but the present invention is not limited to this. When the discharge terminal 106 is connected to the cathode of the EL element, the EL threshold application TFT becomes a Pch TFT, and the voltage setting of each terminal also changes. For example, the charge bias terminal 622 has the same potential as the anode of the EL element when the EL threshold voltage is held in the EL threshold capacitor 621, and is lower than the anode of the EL element when the capacitor 101 is charged.

本発明は、容量素子に一旦蓄積した電荷を、EL素子に流すことで発光させる方式である。単位時間当たりの容量素子からEL素子に流す電荷量を、発光輝度に比例させることで、EL素子の発光輝度を決定する。容量素子に蓄積する電荷量は、容量素子に印加する電圧に比例している。そのため容量素子を用いることで、EL素子の発光輝度と電流値の比例関係を、発光輝度と電圧値の比例関係に変換することが可能となる。それによって画素への映像信号の入力が電圧によって可能となる。   The present invention is a method of emitting light by flowing the charge once accumulated in the capacitor element to the EL element. The light emission luminance of the EL element is determined by making the amount of charge flowing from the capacitive element per unit time to the EL element proportional to the light emission luminance. The amount of charge accumulated in the capacitor element is proportional to the voltage applied to the capacitor element. Therefore, by using a capacitor, it is possible to convert the proportional relationship between the light emission luminance of the EL element and the current value into a proportional relationship between the light emission luminance and the voltage value. As a result, the video signal can be input to the pixel by the voltage.

電圧での映像信号の入力は、電流での映像信号の入力に比べて、画素周辺の駆動回路が簡単でかつ黒に近い中間調の入力がしやすい。   The input of the video signal with voltage is simpler than the input of the video signal with current, and the drive circuit around the pixel is simple and halftone input close to black is easy to input.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に電荷を充電する充電手段と、前記容量素子から前記発光素子に電荷を放電する放電手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
It has a capacitor element, charging means for charging the capacitor element with charge, and discharge means for discharging charge from the capacitor element to the light emitting element.

本発明の半導体装置の駆動方法は、半導体装置中の画素が有する発光素子を駆動するために、
容量素子に電荷を充電し、
充電した容量素子の電荷を発光素子に放電することによって、
発光素子を発光させることを特徴としている。
In the driving method of the semiconductor device of the present invention, in order to drive the light emitting element included in the pixel in the semiconductor device,
Charge the capacitive element,
By discharging the charge of the charged capacitive element to the light emitting element,
The light emitting element emits light.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に電荷を充電する充電手段と、前記容量素子から前記発光素子に電荷を放電する放電手段と、前記充電手段による前記容量素子への充電若しくは前記放電手段による前記容量素子からの放電の有無を制御する階調手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; charging means for charging the capacitive element with charge; discharging means for discharging charge from the capacitive element to the light emitting element; and charging the capacitive element with the charging means or the capacitive element with the discharging means. And a gradation means for controlling the presence or absence of discharge.

前記容量素子への電荷の充電若しくは前記発光素子への電荷の放電の有無を制御することにより、前記発光素子の発光輝度を制御することを特徴としている。 The light emitting luminance of the light emitting element is controlled by controlling whether or not the capacitor element is charged or the light emitting element is discharged.

前記容量素子への充電電圧を制御することにより充電電荷量を制御し、前記発光素子の発光輝度を制御することを特徴としている。 The charge charge amount is controlled by controlling the charging voltage to the capacitor element, and the light emission luminance of the light emitting element is controlled.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に電荷を充電する充電手段と、前記容量素子から前記発光素子に電荷を放電する放電手段と、前記充電手段による前記容量素子への充電電荷量を制御する階調手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; charging means for charging the capacitive element with charge; discharging means for discharging charge from the capacitive element to the light emitting element; and gradation means for controlling the amount of charge charged to the capacitive element by the charging means. It is characterized by having.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に電荷を充電する充電手段と、前記容量素子から前記発光素子に電荷を放電する放電手段と、前記充電手段による前記容量素子への充電若しくは前記放電手段による前記容量素子からの放電の有無を制御する階調手段と、前記発光素子の閾値電圧を前記容量素子の充電電圧に上乗せする発光素子閾値補正手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; charging means for charging the capacitive element with charge; discharging means for discharging charge from the capacitive element to the light emitting element; and charging the capacitive element with the charging means or the capacitive element with the discharging means. And a light emitting element threshold value correcting means for adding the threshold voltage of the light emitting element to the charging voltage of the capacitor element.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に充電する充電手段と、前記容量素子から前記発光素子に放電する放電手段と、前記充電手段による前記容量素子への充電電荷量を制御する階調手段と、前記発光素子の閾値電圧を前記容量素子の充電電圧に上乗せする発光素子閾値補正手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; a charging means for charging the capacitive element; a discharging means for discharging from the capacitive element to the light emitting element; a gradation means for controlling an amount of charge charged to the capacitive element by the charging means; And a light emitting element threshold value correcting means for adding the threshold voltage of the element to the charging voltage of the capacitor element.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記容量素子への充電電圧に前記発光素子の閾値電圧を上乗せすることにより、前記発光素子の閾値電圧の影響を補正することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
By adding the threshold voltage of the light emitting element to the charging voltage to the capacitor element, the influence of the threshold voltage of the light emitting element is corrected.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に電荷を充電する充電手段と、前記容量素子から前記発光素子に電荷を放電する放電手段と、前記充電手段による前記容量素子への充電若しくは前記放電手段による前記容量素子からの放電の有無を制御する階調手段と、前記発光素子の閾値電圧を前記容量素子の充電電圧に上乗せする発光素子閾値補正手段と、前記充電手段が有するトランジスタの閾値電圧を補正するトランジスタ閾値電圧補正手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; charging means for charging the capacitive element with charge; discharging means for discharging charge from the capacitive element to the light emitting element; and charging the capacitive element with the charging means or the capacitive element with the discharging means. Gradation means for controlling the presence or absence of discharge from the light emitting element, light emitting element threshold value correcting means for adding the threshold voltage of the light emitting element to the charging voltage of the capacitor element, and transistor threshold value for correcting the threshold voltage of the transistor included in the charging means Voltage correction means.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量素子と、前記容量素子に充電する充電手段と、前記容量素子から前記発光素子に放電する放電手段と、前記充電手段による前記容量素子への充電電荷量を制御する階調手段と、前記発光素子の閾値電圧を前記容量素子の充電電圧に上乗せする発光素子閾値補正手段と、前記充電手段が有するトランジスタの閾値電圧を補正するトランジスタ閾値電圧補正手段とを有することを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A capacitive element; a charging means for charging the capacitive element; a discharging means for discharging from the capacitive element to the light emitting element; a gradation means for controlling an amount of charge charged to the capacitive element by the charging means; The light emitting element threshold value correcting means for adding the threshold voltage of the element to the charging voltage of the capacitor element, and the transistor threshold voltage correcting means for correcting the threshold voltage of the transistor included in the charging means.

本発明の半導体装置の駆動方法は、
前記容量素子への充電がトランジスタのドレインからソースに流れた電流によって行なわれ、
前記トランジスタのソース電極とゲート電極の電位差が、前記トランジスタの閾値電圧よりも小さくなると充電が停止する半導体装置の駆動方法であって、
前記トランジスタのゲート電圧にあらかじめ前記トランジスタの閾値電圧を上乗せして印加することにより、前記トランジスタの閾値電圧の影響を補正することを特徴としている。
The driving method of the semiconductor device of the present invention is as follows:
The capacitor is charged by a current flowing from the drain to the source of the transistor,
A driving method of a semiconductor device in which charging is stopped when a potential difference between a source electrode and a gate electrode of the transistor becomes smaller than a threshold voltage of the transistor,
The influence of the threshold voltage of the transistor is corrected by applying the threshold voltage of the transistor in advance to the gate voltage of the transistor.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
充電スイッチと、放電スイッチと、容量線と、充電端子とを有し、
前記容量素子の第1の電極は前記充電スイッチの第1の電極と前記放電スイッチの第2の電極と電気的に接続し、第2の電極は前記容量線と接続し、
前記充電スイッチの第2の電極は前記充電端子と接続し、
前記放電スイッチの第1の電極は前記発光素子と接続し、
前記容量線と前記充電端子は互いに異なる電位であることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A charge switch, a discharge switch, a capacity line, and a charge terminal;
A first electrode of the capacitive element is electrically connected to a first electrode of the charge switch and a second electrode of the discharge switch; a second electrode is connected to the capacitive line;
A second electrode of the charge switch is connected to the charge terminal;
A first electrode of the discharge switch is connected to the light emitting element;
The capacitor line and the charging terminal are different in potential.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調スイッチと、書込スイッチと、信号線と、階調容量と、階調容量線とを有し、
前記階調スイッチの制御電極は前記書込スイッチの第2の電極と前記階調容量の第1の電極と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子、前記容量素子と前記容量線又は前記容量素子と前記発光素子との間に設けられ、
前記書込スイッチの第1の電極は前記信号線と電気的に接続し、
前記階調容量は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation switch, a writing switch, a signal line, a gradation capacitance, and a gradation capacitance line;
The control electrode of the gradation switch is electrically connected to the second electrode of the writing switch and the first electrode of the gradation capacitor, and the first electrode and the second electrode are connected to the capacitive element and the charge. Provided between the terminal, the capacitive element and the capacitive line, or between the capacitive element and the light emitting element;
A first electrode of the write switch is electrically connected to the signal line;
The gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調スイッチと、書込スイッチと、信号線と、階調容量と、階調容量線と、消去スイッチと、消去線とを有し、
前記階調スイッチの制御電極は前記書込スイッチの第2の電極と前記消去スイッチの第2の電極と前記階調容量の第1の電極と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子、前記容量素子と前記容量線又は前記容量素子と前記発光素子との間に設けられ、
前記書込スイッチの第1の電極は前記信号線と電気的に接続し、
前記消去スイッチの第1の電極は前記消去線と電気的に接続し、
前記階調容量は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gray scale switch, a write switch, a signal line, a gray scale capacity, a gray scale capacity line, an erase switch, and an erase line;
The control electrode of the gradation switch is electrically connected to the second electrode of the write switch, the second electrode of the erase switch, and the first electrode of the gradation capacitor, and the first electrode and the second electrode The electrode is provided between the capacitive element and the charging terminal, the capacitive element and the capacitive line, or between the capacitive element and the light emitting element,
A first electrode of the write switch is electrically connected to the signal line;
A first electrode of the erase switch is electrically connected to the erase line;
The gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調トランジスタと、書込スイッチと、信号線と、階調容量と、階調容量線とを有し、
前記階調トランジスタのゲートは前記書込スイッチの第2の電極と前記階調容量の第1の電極と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子との間に設けられ、
前記書込スイッチの第1の電極は前記信号線と電気的に接続し、
前記階調容量は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation transistor, a writing switch, a signal line, a gradation capacitance, and a gradation capacitance line;
The gate of the gradation transistor is electrically connected to the second electrode of the writing switch and the first electrode of the gradation capacitor, and the first electrode and the second electrode are the capacitance element and the charging terminal. Between
A first electrode of the write switch is electrically connected to the signal line;
The gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
EL閾値容量と、充電バイアス端子と、EL閾値印加スイッチと、EL閾値印加トランジスタと、EL閾値取込スイッチとを有し、
前記EL閾値印加トランジスタのゲートは前記EL閾値印加スイッチの第1の電極と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子との間に設けられ、
前記EL閾値印加スイッチの第2の電極は前記EL閾値容量の第1の電極と前記EL閾値取込スイッチの第2の電極と電気的に接続し、
前記EL閾値取込スイッチの第1の電極は発光素子と電気的に接続し、
前記EL閾値容量の第2の電極は前記充電バイアス端子と電気的に接続し、
前記充電バイアス端子は前記EL閾値取込スイッチの電気的な導通の有無に応じて電位を変化されることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
An EL threshold capacity, a charging bias terminal, an EL threshold application switch, an EL threshold application transistor, and an EL threshold take-in switch;
A gate of the EL threshold voltage application transistor is electrically connected to a first electrode of the EL threshold voltage application switch, and the first electrode and the second electrode are provided between the capacitive element and the charging terminal;
A second electrode of the EL threshold value application switch is electrically connected to a first electrode of the EL threshold capacity and a second electrode of the EL threshold value take-in switch;
A first electrode of the EL threshold value taking switch is electrically connected to the light emitting element;
A second electrode of the EL threshold capacitance is electrically connected to the charging bias terminal;
The charging bias terminal is characterized in that the potential is changed according to the presence or absence of electrical conduction of the EL threshold value taking-in switch.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調トランジスタと、書込スイッチと、信号線と、階調容量と、階調容量線と、EL閾値容量と、EL閾値印加スイッチと、EL閾値取込スイッチとを有し、
前記階調トランジスタのゲートは前記書込スイッチの第1の電極と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子との間に設けられ、
前記EL閾値印加スイッチの第2の電極は前記EL閾値容量の第1の電極と前記EL閾値取込スイッチの第2の電極と電気的に接続し、
前記EL閾値取込スイッチの第1の電極は発光素子と電気的に接続し、
前記EL閾値容量を第2の電極は前記書込スイッチの第2の電極と前記階調容量の第1の電極と電気的に接続し、
前記書込スイッチの第1の電極は前記信号線と電気的に接続し、
前記階調容量は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation transistor, a writing switch, a signal line, a gradation capacitance, a gradation capacitance line, an EL threshold capacitance, an EL threshold application switch, and an EL threshold take-in switch;
A gate of the gradation transistor is electrically connected to a first electrode of the writing switch, and the first electrode and the second electrode are provided between the capacitor element and the charging terminal;
A second electrode of the EL threshold value application switch is electrically connected to a first electrode of the EL threshold capacity and a second electrode of the EL threshold value take-in switch;
A first electrode of the EL threshold value taking switch is electrically connected to the light emitting element;
A second electrode of the EL threshold capacitance is electrically connected to the second electrode of the write switch and the first electrode of the grayscale capacitance;
A first electrode of the write switch is electrically connected to the signal line;
The gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
トランジスタ閾値容量と、トランジスタ閾値第1取込スイッチと、トランジスタ閾値第2取込スイッチと、トランジスタ閾値第3取込スイッチと、トランジスタ閾値第4取込スイッチと、トランジスタ閾値容量線とを有し、
前記トランジスタ閾値容量は前記EL閾値印加トランジスタのゲートと前記EL閾値印加スイッチの第1の電極との間に設けられ、
前記トランジスタ閾値第1取込スイッチの第1の電極は前記トランジスタ閾値容量の前記EL閾値印加トランジスタのゲートが接続されている側と反対側と電気的に接続し、
前記トランジスタ閾値第1取込スイッチの第2の電極は前記EL閾値印加トランジスタの第1の電極と前記トランジスタ閾値第2取込スイッチの第1の電極と電気的に接続し、
前記トランジスタ閾値第3取込スイッチは前記EL閾値印加トランジスタの第2の電極とゲートの間に電気的に接続し、
前記トランジスタ閾値第4取込スイッチ前にEL閾値印加トランジスタの第2の電極と前記充電端子との間に設けられ、
前記トランジスタ閾値第2取込スイッチの第2の電極はトランジスタ閾値容量線と接続し、
前記トランジスタ閾値容量線は固定電位であることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A transistor threshold capacitance, a transistor threshold first capture switch, a transistor threshold second capture switch, a transistor threshold third capture switch, a transistor threshold fourth capture switch, and a transistor threshold capacitance line;
The transistor threshold capacitance is provided between a gate of the EL threshold application transistor and a first electrode of the EL threshold application switch;
A first electrode of the transistor threshold first take-in switch is electrically connected to a side of the transistor threshold capacitance opposite to a side to which a gate of the EL threshold application transistor is connected;
A second electrode of the transistor threshold first take-in switch is electrically connected to a first electrode of the EL threshold application transistor and a first electrode of the transistor threshold second take-in switch;
The transistor threshold third take-in switch is electrically connected between the second electrode and the gate of the EL threshold application transistor;
Before the transistor threshold fourth take-in switch, provided between the second electrode of the EL threshold application transistor and the charging terminal,
A second electrode of the transistor threshold second take-in switch is connected to a transistor threshold capacitance line;
The transistor threshold capacitance line has a fixed potential.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
トランジスタ閾値容量と、トランジスタ閾値第1取込スイッチと、トランジスタ閾値第2取込スイッチと、トランジスタ閾値第3取込スイッチと、トランジスタ閾値第4取込スイッチと、トランジスタ閾値容量線とを有し、
前記トランジスタ閾値容量は前記階調トランジスタのゲートと前記EL閾値印加スイッチの第1の電極との間に設けられ、
前記トランジスタ閾値第1取込スイッチの第1の電極は前記トランジスタ閾値容量の前記階調トランジスタのゲートが接続されている側と反対側と電気的に接続し、
前記トランジスタ閾値第1取込スイッチの第2の電極は前記階調トランジスタの第1の電極と前記トランジスタ閾値第2取込スイッチの第1の電極と電気的に接続し、
前記トランジスタ閾値第3取込スイッチは前記階調トランジスタの第2の電極とゲートの間に電気的に接続し、
前記トランジスタ閾値第4取込スイッチ前にEL閾値印加トランジスタの第2の電極と前記充電端子との間に設けられ、
前記トランジスタ閾値第2取込スイッチの第2の電極はトランジスタ閾値容量線と接続し、
前記トランジスタ閾値容量線は固定電位であることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A transistor threshold capacitance, a transistor threshold first capture switch, a transistor threshold second capture switch, a transistor threshold third capture switch, a transistor threshold fourth capture switch, and a transistor threshold capacitance line;
The transistor threshold capacitance is provided between a gate of the gradation transistor and a first electrode of the EL threshold application switch;
A first electrode of the transistor threshold first take-in switch is electrically connected to a side of the transistor threshold capacitance opposite to a side to which a gate of the gradation transistor is connected;
A second electrode of the transistor threshold first take-in switch is electrically connected to a first electrode of the gradation transistor and a first electrode of the transistor threshold second take-in switch;
The transistor threshold third take-in switch is electrically connected between the second electrode and the gate of the gradation transistor;
Before the transistor threshold fourth take-in switch, provided between the second electrode of the EL threshold application transistor and the charging terminal,
A second electrode of the transistor threshold second take-in switch is connected to a transistor threshold capacitance line;
The transistor threshold capacitance line has a fixed potential.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
容量線と、充電端子とを有し、
充電状態において前記容量素子の第1の電極は前記充電端子と接続し、第2の電極は前記容量線と接続し、
放電状態において前記容量素子の第1の電極は前記発光素子と接続し、第2の電極は前記容量線と接続し、
前記容量線と前記充電端子は互いに異なる電位であることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
Having a capacity line and a charging terminal,
In a charged state, the first electrode of the capacitor element is connected to the charging terminal, the second electrode is connected to the capacitor line,
In a discharged state, the first electrode of the capacitor element is connected to the light emitting element, the second electrode is connected to the capacitor line,
The capacitor line and the charging terminal are different in potential.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調スイッチと、信号線と、階調容量と、階調容量線とを有し、
階調書込状態において前記階調スイッチの制御電極は前記階調容量の第1の電極と前記信号線と電気的に接続し、
第1の電極と第2の電極は前記容量素子と前記充電端子、前記容量素子と前記容量線又は前記容量素子と前記発光素子との間に設けられ、
前記階調容量の第2の電極は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation switch, a signal line, a gradation capacitance, and a gradation capacitance line;
In the gradation writing state, the control electrode of the gradation switch is electrically connected to the first electrode of the gradation capacitance and the signal line,
The first electrode and the second electrode are provided between the capacitor element and the charging terminal, the capacitor element and the capacitor line, or between the capacitor element and the light emitting element,
The second electrode of the gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調スイッチと、信号線と、階調容量と、階調容量線と、消去線とを有し、
階調書込状態において前記階調スイッチの制御電極は前記階調容量の第1の電極と前記信号線と電気的に接続し、
第1の電極と第2の電極は前記容量素子と前記充電端子、前記容量素子と前記容量線又は前記容量素子と前記発光素子との間に設けられ、
前記階調容量の第2の電極は前記階調容量線と電気的に接続し、
階調消去状態において前記階調スイッチの制御電極は前記階調容量の第1の電極と前記消去線と電気的に接続し、
第1の電極と第2の電極は前記容量素子と前記充電端子、前記容量素子と前記容量線又は前記容量素子と前記発光素子との間に設けられ、
前記階調容量の第2の電極は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation switch, a signal line, a gradation capacitance, a gradation capacitance line, and an erasing line;
In the gradation writing state, the control electrode of the gradation switch is electrically connected to the first electrode of the gradation capacitance and the signal line,
The first electrode and the second electrode are provided between the capacitor element and the charging terminal, the capacitor element and the capacitor line, or between the capacitor element and the light emitting element,
A second electrode of the gradation capacitor is electrically connected to the gradation capacitance line;
In the gradation erase state, the control electrode of the gradation switch is electrically connected to the first electrode of the gradation capacitor and the erase line,
The first electrode and the second electrode are provided between the capacitor element and the charging terminal, the capacitor element and the capacitor line, or between the capacitor element and the light emitting element,
The second electrode of the gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調トランジスタと、信号線と、階調容量と、階調容量線とを有し、
階調書込状態において前記階調トランジスタのゲートは前記階調容量の第1の電極と前記信号線と電気的に接続し、
第1の電極と第2の電極は前記容量素子と前記充電端子との間に設けられ、
前記階調容量の第2の電極は前記階調容量線と電気的に接続していることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation transistor, a signal line, a gradation capacitance, and a gradation capacitance line;
In the gradation writing state, the gate of the gradation transistor is electrically connected to the first electrode of the gradation capacitance and the signal line;
The first electrode and the second electrode are provided between the capacitive element and the charging terminal,
The second electrode of the gradation capacitor is electrically connected to the gradation capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
EL閾値容量と、充電バイアス端子と、EL閾値印加トランジスタとを有し、
前記充電状態において前記EL閾値印加トランジスタのゲートは前記EL閾値容量の第1の電極と電気的に接続し、前記EL閾値容量の第2の電極は第1の電位に保たれ、
前記放電状態において前記EL閾値容量の第1の電極は前記発光素子と電気的に接続し、第2の電極は第2の電極に保たれていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
An EL threshold capacity, a charging bias terminal, and an EL threshold application transistor;
In the charged state, the gate of the EL threshold voltage application transistor is electrically connected to the first electrode of the EL threshold capacity, and the second electrode of the EL threshold capacity is maintained at the first potential,
In the discharge state, the first electrode having the EL threshold capacitance is electrically connected to the light emitting element, and the second electrode is held by the second electrode.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
階調トランジスタと、信号線と、階調容量と、階調容量線と、EL閾値容量とを有し、
階調書込状態において前記階調トランジスタのゲートは前記階調容量の第1の電極と前記信号線と電気的に接続し、第1の電極と第2の電極は前記容量素子と前記充電端子との間に設けられ、前記階調容量の第2の電極は階調容量線と電気的に接続し、前記階調容量線は第1の電位に保たれ、
前記充電状態において前記階調トランジスタのゲートと階調容量線の間には前記階調容量とEL閾値容量とが設けられ、前記階調容量線は第1の電位に保たれ、
前記放電状態において前記EL閾値容量の第1の電極が前記発光素子と接続し、第2の電極は第1又は第2の電位に保たれていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
A gradation transistor, a signal line, a gradation capacitance, a gradation capacitance line, and an EL threshold capacitance;
In the gradation writing state, the gate of the gradation transistor is electrically connected to the first electrode of the gradation capacitor and the signal line, and the first electrode and the second electrode are connected to the capacitor element and the charging terminal. The second electrode of the gradation capacitor is electrically connected to the gradation capacitor line, and the gradation capacitor line is kept at the first potential;
The gradation capacitor and the EL threshold capacitance are provided between the gate of the gradation transistor and the gradation capacitance line in the charged state, and the gradation capacitance line is maintained at a first potential.
In the discharge state, the first electrode having the EL threshold capacitance is connected to the light emitting element, and the second electrode is maintained at the first or second potential.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
トランジスタ閾値容量を有し、
前記充電状態において前記充電バイアス端子と前記EL閾値印加トランジスタのゲートの間に前記EL閾値容量と前記トランジスタ閾値容量が設けられ、
TFT閾値取得状態において前記EL閾値印加トランジスタのゲートと第1の電極とが第3の電位に保たれ、第2の電極が第4の電位に保たれ、前記トランジスタ閾値容量に前記第3の電位と前記第4の電位の電位差が充電されることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
Having a transistor threshold capacity;
The EL threshold capacitance and the transistor threshold capacitance are provided between the charging bias terminal and the gate of the EL threshold application transistor in the charged state,
In the TFT threshold value acquisition state, the gate and the first electrode of the EL threshold voltage application transistor are maintained at the third potential, the second electrode is maintained at the fourth potential, and the third potential is applied to the transistor threshold capacitance. And the fourth potential is charged.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
トランジスタ閾値容量を有し、
前記充電状態において前記充電バイアス端子と前記階調トランジスタのゲートの間に前記階調容量と前記トランジスタ閾値容量が設けられ、
TFT閾値取得状態において前記階調トランジスタのゲートと第1の電極とが第1の電位に保たれ、第2の電極が第2の電位に保たれ、前記トランジスタ閾値容量に前記第1の電位と前記第2の電位の電位差が充電されることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
Having a transistor threshold capacity;
The gradation capacitance and the transistor threshold capacitance are provided between the charging bias terminal and the gradation transistor gate in the charged state,
In the TFT threshold value acquisition state, the gate and the first electrode of the gradation transistor are maintained at the first potential, the second electrode is maintained at the second potential, and the first potential is applied to the transistor threshold capacitance. A potential difference between the second potentials is charged.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
トランジスタ閾値容量を有し、
前記充電状態において前記充電バイアス端子と前記階調トランジスタのゲートの間に前記階調容量と前記EL閾値容量と前記トランジスタ閾値容量とが設けられ、
TFT閾値取得状態において前記階調トランジスタのゲートと第1の電極とが第3の電位に保たれ、第2の電極が第4の電位に保たれ、前記トランジスタ閾値容量に前記第3の電位と前記第4の電位の電位差が充電されることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
Having a transistor threshold capacity;
In the charged state, the gradation capacitance, the EL threshold capacitance, and the transistor threshold capacitance are provided between the charging bias terminal and the gate of the gradation transistor,
In the TFT threshold acquisition state, the gate and the first electrode of the gradation transistor are maintained at the third potential, the second electrode is maintained at the fourth potential, and the third potential is added to the transistor threshold capacitance. It is characterized in that the potential difference of the fourth potential is charged.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、容量素子と、第1及び第2のスイッチ素子と、容量線と、電荷供給線とを有し、
前記第1のスイッチ素子の第1の電極は電荷供給線と接続し、第2の電極は前記容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記容量素子の第2の電極は前記容量線と接続し、
前記第2のスイッチ素子の第2の電極は前記発光素子に接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes a capacitor element, first and second switch elements, a capacitor line, and a charge supply line.
The first electrode of the first switch element is connected to a charge supply line, the second electrode is connected to the first electrode of the capacitor element and the first electrode of the second switch element,
A second electrode of the capacitive element is connected to the capacitive line;
The second electrode of the second switch element is connected to the light emitting element.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1及び第2の容量素子と、第1乃至第4のスイッチ素子と、容量線と、電荷供給線と、信号線とを有し、
前記第1のスイッチ素子の第1の電極は電荷供給線と接続し、第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第1の容量素子の第2の電極は前記容量線と接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第1の電極に接続し、
前記第3のスイッチ素子の第1の電極は前記発光素子に接続し、制御電極は前記第2の容量素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第2の容量素子の第2の電極は前記容量線と接続し、
前記第4のスイッチ素子の第1の電極は前記信号線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first and second capacitor elements, first to fourth switch elements, a capacitor line, a charge supply line, and a signal line.
The first electrode of the first switch element is connected to a charge supply line, and the second electrode is connected to the first electrode of the first capacitor element and the first electrode of the second switch element. And
A second electrode of the first capacitor element is connected to the capacitor line;
A second electrode of the second switch element is connected to a first electrode of the third switch element;
A first electrode of the third switch element is connected to the light emitting element, and a control electrode is connected to the first electrode of the second capacitor element and the second electrode of the fourth switch element;
A second electrode of the second capacitor element is connected to the capacitor line;
The first electrode of the fourth switch element is connected to the signal line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1及び第2の容量素子と、第1乃至第3のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線とを有し、
前記TFTの第2の電極は前記電荷供給線と接続し、第1の電極は前記第1のスイッチ素子の第1の電極と接続し、ゲートは前記第3のスイッチ素子の第2の電極と前記第2の容量素子の第1の電極とに接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記発光素子と接続し、
前記第3のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第2の容量素子の第2の電極は前記容量線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first and second capacitor elements, first to third switch elements, a TFT, a capacitor line, a charge supply line, and a signal line.
The second electrode of the TFT is connected to the charge supply line, the first electrode is connected to the first electrode of the first switch element, and the gate is connected to the second electrode of the third switch element. Connected to the first electrode of the second capacitive element;
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
A second electrode of the second switch element is connected to the light emitting element;
A first electrode of the third switch element is connected to the signal line;
The second electrodes of the first and second capacitor elements are connected to the capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1乃至第3の容量素子と、第1乃至第6のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線と、充電電圧線を有し、
前記TFTの第2の電極は電荷供給線と接続し、第1の電極は前記第1のスイッチ素子の第1の電極と接続し、ゲートは前記第5のスイッチ素子の第1の電極と接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第3のスイッチ素子の第2の電極は前記発光素子と接続し、制御電極は前記第3の容量素子の第1の電極と前記第6のスイッチ素子の第2の電極とに接続し、
前記第4のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第6のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極は前記容量線と接続し、
前記前記第2の容量素子の第2の電極は前記充電電圧線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first to third capacitor elements, first to sixth switch elements, a TFT, a capacitor line, a charge supply line, a signal line, and a charge voltage line.
The second electrode of the TFT is connected to a charge supply line, the first electrode is connected to the first electrode of the first switch element, and the gate is connected to the first electrode of the fifth switch element. And
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
The second electrode of the second switch element is connected to the first electrode of the third switch element and the second electrode of the fourth switch element;
A second electrode of the third switch element is connected to the light emitting element, and a control electrode is connected to the first electrode of the third capacitor element and the second electrode of the sixth switch element;
The first electrode of the fourth switch element is connected to the first electrode of the second capacitor element and the second electrode of the fifth switch element;
A first electrode of the sixth switch element is connected to the signal line;
The second electrodes of the first and third capacitors are connected to the capacitor lines;
The second electrode of the second capacitor element is connected to the charging voltage line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1乃至第3の容量素子と、第1乃至第5のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線とを有し、
前記TFTの第2の電極は前記電荷供給線と接続し、第1の電極は前記第1のスイッチ素子の第1の電極と接続し、ゲートは前記第4のスイッチ素子の第1の電極と接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第2の電極と前記発光素子とに接続し、
前記第3のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第2の容量素子の第2の電極は前記第3の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第5のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極は前記容量線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first to third capacitor elements, first to fifth switch elements, a TFT, a capacitor line, a charge supply line, and a signal line.
The second electrode of the TFT is connected to the charge supply line, the first electrode is connected to the first electrode of the first switch element, and the gate is connected to the first electrode of the fourth switch element. connection,
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
A second electrode of the second switch element is connected to the second electrode of the third switch element and the light emitting element;
The first electrode of the third switch element is connected to the first electrode of the second capacitor element and the second electrode of the fourth switch element;
The second electrode of the second capacitor element is connected to the first electrode of the third capacitor element and the second electrode of the fifth switch element;
A first electrode of the fifth switch element is connected to the signal line;
The second electrodes of the first and third capacitor elements are connected to the capacitor line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1乃至第4の容量素子と、第1乃至第9のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線と、充電電圧線とを有し、
前記TFTの第2の電極は電荷供給線と前記第8のスイッチ素子の第1の電極とに接続し、第1の電極は前記第1のスイッチ素子の第1の電極と、前記第7のスイッチ素子の第2の電極と、前記第9のスイッチ素子の第1の電極とに接続し、ゲートは前記第8のスイッチ素子の第2の電極と前記第4の容量素子の第1の電極とに接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第3のスイッチ素子の第2の電極は前記発光素子と接続し、制御電極は前記第3の容量素子の第1の電極と前記第6のスイッチ素子の第2の電極とに接続し、
前記第4のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第5のスイッチ素子の第1の電極は前記第7のスイッチ素子の第1の電極と前記第4の容量素子の第2の電極とに接続し、
前記第6のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極と前記第9のスイッチ素子の第2の電極は前記容量線と接続し、
前記第2の容量素子の第2の電極は前記充電電圧線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first to fourth capacitor elements, first to ninth switch elements, a TFT, a capacitor line, a charge supply line, a signal line, and a charge voltage line.
The second electrode of the TFT is connected to a charge supply line and the first electrode of the eighth switch element, and the first electrode is connected to the first electrode of the first switch element and the seventh electrode. The second electrode of the switch element is connected to the first electrode of the ninth switch element, and the gate is the second electrode of the eighth switch element and the first electrode of the fourth capacitor element And connect to
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
The second electrode of the second switch element is connected to the first electrode of the third switch element and the second electrode of the fourth switch element;
A second electrode of the third switch element is connected to the light emitting element, and a control electrode is connected to the first electrode of the third capacitor element and the second electrode of the sixth switch element;
The first electrode of the fourth switch element is connected to the first electrode of the second capacitor element and the second electrode of the fifth switch element;
The first electrode of the fifth switch element is connected to the first electrode of the seventh switch element and the second electrode of the fourth capacitor element;
A first electrode of the sixth switch element is connected to the signal line;
The second electrode of the first and third capacitor elements and the second electrode of the ninth switch element are connected to the capacitor line,
The second electrode of the second capacitor element is connected to the charging voltage line.

本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素は、第1乃至第4の容量素子と、第1乃至第8のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線とを有し、
前記TFTの第2の電極は前記電荷供給線と前記第7のスイッチ素子の第1の電極とに接続し、第1の電極は前記第1のスイッチ素子の第1の電極と、前記第6のスイッチ素子の第2の電極と、前記第8のスイッチ素子の第1の電極とに接続し、ゲートは前記第4の容量素子の第1の電極と前記第7のスイッチ素子の第2の電極とに接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第2の電極と前記発光素子とに接続し、
前記第3のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第4のスイッチ素子の第1の電極は前記第4の容量素子の第2の電極と前記第6のスイッチ素子の第1の電極とに接続し、
前記第2の容量素子の第2の電極は前記第3の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第5のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極と前記第8のスイッチ素子の第2の電極は前記容量線と接続されていることを特徴としている。
A semiconductor device of the present invention is a semiconductor device having a pixel for driving a light emitting element,
The pixel includes first to fourth capacitor elements, first to eighth switch elements, a TFT, a capacitor line, a charge supply line, and a signal line.
The second electrode of the TFT is connected to the charge supply line and the first electrode of the seventh switch element, and the first electrode is connected to the first electrode of the first switch element and the sixth electrode. Connected to the second electrode of the switch element and the first electrode of the eighth switch element, and the gate is connected to the first electrode of the fourth capacitor element and the second electrode of the seventh switch element. Connected to the electrode,
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
A second electrode of the second switch element is connected to the second electrode of the third switch element and the light emitting element;
The first electrode of the third switch element is connected to the first electrode of the second capacitor element and the second electrode of the fourth switch element;
A first electrode of the fourth switch element is connected to a second electrode of the fourth capacitor element and a first electrode of the sixth switch element;
The second electrode of the second capacitor element is connected to the first electrode of the third capacitor element and the second electrode of the fifth switch element;
A first electrode of the fifth switch element is connected to the signal line;
The second electrode of the first and third capacitor elements and the second electrode of the eighth switch element are connected to the capacitor line.

本発明によると、電流と輝度が比例関係にあるEL素子を駆動する電流源として、容量素子による電圧電流変換を用いることで、複雑な電流源を不要とした。また、電圧での信号入力により、中間調の表示品位を高くした。また、容量素子による電圧電流変換が線形なので、特別な処理を要さずにEL素子を電圧で正確に制御する。さらに、電流源としてTFTの飽和領域を用いないことで低消費電力を実現している。   According to the present invention, a complicated current source is not required by using voltage-current conversion by a capacitive element as a current source for driving an EL element having a proportional relationship between current and luminance. In addition, the display quality of the halftone was increased by the signal input with voltage. Further, since the voltage-current conversion by the capacitive element is linear, the EL element is accurately controlled by the voltage without requiring special processing. Furthermore, low power consumption is realized by not using the saturation region of the TFT as a current source.

(実施の形態1)
図1に、本発明の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、一定電流をEL素子に与えることを目的とする。
(Embodiment 1)
FIG. 1 shows an embodiment of the present invention. The object of the present embodiment is to repeatedly charge and discharge the capacitive element by using a charging unit and a discharging unit, and to supply a constant current to the EL element.

EL素子を駆動する画素は、
容量素子101と、容量線102と、充電スイッチ103と、充電端子104と、放電スイッチ105と、放電端子106とを有する。
The pixel that drives the EL element is
The capacitor 101, the capacitor line 102, the charge switch 103, the charge terminal 104, the discharge switch 105, and the discharge terminal 106 are included.

容量素子101の第2の電極は容量線102と接続し、第1の電極は充電スイッチ103の第2の電極と放電スイッチ105の第1の電極とに接続している。充電スイッチ103の第1の電極は充電端子104と接続している。放電スイッチ105の第2の電極は放電端子106と接続している。放電端子106はEL素子(図示せず)と接続している。容量線102はある一定の電圧に保たれ、充電端子104は容量線102とは別の電圧に保たれている。   The second electrode of the capacitor 101 is connected to the capacitor line 102, and the first electrode is connected to the second electrode of the charge switch 103 and the first electrode of the discharge switch 105. A first electrode of the charging switch 103 is connected to the charging terminal 104. The second electrode of the discharge switch 105 is connected to the discharge terminal 106. The discharge terminal 106 is connected to an EL element (not shown). The capacitor line 102 is kept at a certain voltage, and the charging terminal 104 is kept at a voltage different from that of the capacitor line 102.

本実施形態では、充電手段とは充電スイッチ103を示し、放電手段とは放電スイッチ105を示す。   In the present embodiment, the charging means indicates the charging switch 103, and the discharging means indicates the discharging switch 105.

動作について説明する。本実施形態において、2つの状態を繰り返す動作をする。   The operation will be described. In this embodiment, an operation of repeating two states is performed.

第1状態は容量素子101への充電を目的とする。第2状態は容量素子101からEL素子への放電を目的とする。   The first state is intended to charge the capacitive element 101. The second state aims at discharging from the capacitive element 101 to the EL element.

第1状態では、充電スイッチ103がONし、放電スイッチ105がOFFする。このとき、容量素子101の両端には充電端子104と容量線102の電位差が印加される。容量素子101の静電容量をC、充電端子104と容量線102の電位差をV1とすると、容量素子101で充電される電荷量Q1は、
Q1=CV1
となる。
In the first state, the charge switch 103 is turned on and the discharge switch 105 is turned off. At this time, a potential difference between the charging terminal 104 and the capacitor line 102 is applied to both ends of the capacitor 101. When the capacitance of the capacitive element 101 is C, and the potential difference between the charging terminal 104 and the capacitive line 102 is V1, the charge amount Q1 charged by the capacitive element 101 is
Q1 = CV1
It becomes.

第2状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき、容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。   In the second state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element.

放電後の容量素子101の両端の電位差を、V2(V1>V2)とすると、放電後に容量素子101に残っている電荷量Q2は、
Q2=CV2
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(V1−V2)
となる。
If the potential difference between both ends of the capacitive element 101 after discharge is V2 (V1> V2), the charge amount Q2 remaining in the capacitive element 101 after discharge is
Q2 = CV2
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (V1-V2)
It becomes.

以上の動作を周波数fで繰り返すと、EL素子に流れる電流量Iは、
I=fQ=fC(V1−V2)
となる。このことからEL素子に流れる電流量は、充電端子104と容量線102の電位差をV1と、放電後の容量素子101の両端の電位差V2と、周波数fと、容量素子101の静電容量Cとで決定する。ある発光輝度を得るためには、その輝度で発光させるためにEL素子に流す必要のある電流値Iを求め、そこから電位差V1、V2と周波数fとを決定する。ただし、電位差V2はEL素子の特性や周波数fによって自動的に決まり、容量素子101の静電容量Cも素子特性で決まるため、実際に決めるのは電位差V1と周波数fである。
When the above operation is repeated at the frequency f, the amount of current I flowing through the EL element is
I = fQ = fC (V1-V2)
It becomes. From this, the amount of current flowing through the EL element is as follows: the potential difference between the charging terminal 104 and the capacitor line 102 is V1, the potential difference V2 across the capacitor element 101 after discharge, the frequency f, and the capacitance C of the capacitor element 101. To decide. In order to obtain a certain light emission luminance, a current value I that must be passed through the EL element to emit light at that luminance is obtained, and potential differences V1 and V2 and a frequency f are determined therefrom. However, since the potential difference V2 is automatically determined by the characteristics of the EL element and the frequency f, and the capacitance C of the capacitor 101 is also determined by the element characteristics, the potential difference V1 and the frequency f are actually determined.

ところで、EL素子は電流と輝度が比例した素子である。また、EL素子は劣化等を原因とした、電圧電流特性の不均一性を持つ。そのため、EL素子を一定輝度で発光させるためには、電流源を用いた駆動が一般的である。特許文献2では、表示装置の外部駆動回路又は内部駆動回路に電流源を配置し、EL素子を駆動する画素に対して電流を流す。しかしながらこの手法では、駆動回路が複雑なため、高コスト、表示装置が大きい、不良が発生しやすいなどの問題を生ずる。   By the way, an EL element is an element in which current and luminance are proportional. Further, the EL element has non-uniformity in voltage / current characteristics due to deterioration or the like. Therefore, in order to cause the EL element to emit light with a constant luminance, driving using a current source is common. In Patent Document 2, a current source is disposed in an external drive circuit or an internal drive circuit of a display device, and a current is supplied to a pixel that drives an EL element. However, this method causes problems such as high cost, large display device, and easy occurrence of defects because the drive circuit is complicated.

また、駆動回路と画素は数センチ程度の距離があり、寄生容量が大きい。そのため駆動回路から画素に対して微小電流を流す場合、短時間では画素に正常な電流が到達せず、黒に近い中間調表示ができず、結果として表示品位が低下する。   Further, the driving circuit and the pixel are at a distance of about several centimeters, and the parasitic capacitance is large. For this reason, when a minute current is supplied from the driver circuit to the pixel, a normal current does not reach the pixel in a short time, and halftone display close to black cannot be performed, resulting in a deterioration in display quality.

以上のように画素外の電流源から画素に対して電流を流す方式には、多くの欠点がある。   As described above, there are many drawbacks in the method of flowing current from the current source outside the pixel to the pixel.

本実施形態では、容量素子101を用いて電圧電流変換をすることで画素内で電流源を実現している。画素外からは電圧で駆動できるため、画素外の駆動回路が簡易であり、電流源を持つ駆動回路にあるような問題が生じない。   In the present embodiment, a current source is realized in a pixel by performing voltage-current conversion using the capacitive element 101. Since it can be driven by voltage from outside the pixel, the driving circuit outside the pixel is simple, and there is no problem as in a driving circuit having a current source.

また、駆動回路から画素に対して電圧を与える場合、配線の時定数に従った遅延時間で信号が画素に到達する。遅延時間は電圧値に影響されないため、微小電圧であっても高電圧と同様に短時間で信号が画素に到達するため、黒に近い中間調表示が可能で表示品位が低下しない。   Further, when a voltage is applied to the pixel from the driver circuit, the signal reaches the pixel with a delay time according to the time constant of the wiring. Since the delay time is not affected by the voltage value, even if the voltage is very small, the signal reaches the pixel in a short time as in the case of the high voltage, so that halftone display close to black is possible and display quality does not deteriorate.

また、TFTを用いて電圧電流変換をする場合、TFTの電圧電流特性が非線形特性のため、電圧による電流の制御が難しい。さらにTFTを飽和領域で動作させる必要があるため消費電力が大きくなり発熱も大きい。それに対して本実施形態では容量素子を用いることで電圧電流変換を実現しており、容量素子の電圧電流特性は線形特性のため、電圧による電流の制御が容易である。   Also, when voltage-current conversion is performed using a TFT, it is difficult to control the current by voltage because the voltage-current characteristic of the TFT is non-linear. Furthermore, since it is necessary to operate the TFT in a saturation region, power consumption increases and heat generation is also large. On the other hand, in this embodiment, voltage-current conversion is realized by using a capacitive element. Since the voltage-current characteristic of the capacitive element is linear, it is easy to control the current by voltage.

一般に、EL素子の電流値を制御するために、EL素子と直列接続されたTFTを飽和領域で駆動し、電流供給する。TFTの飽和領域を使うために電源電圧が高くなり、消費電力が高くなる。また、発熱も大きい。本実施形態では、電流値を制御するために容量素子を用いており、TFTを使う場合に比べ、消費電力を低く抑えられ、発熱も少ない。   In general, in order to control the current value of an EL element, a TFT connected in series with the EL element is driven in a saturation region to supply current. Since the saturation region of the TFT is used, the power supply voltage is increased and the power consumption is increased. Also, the heat generation is large. In the present embodiment, a capacitive element is used to control the current value, so that power consumption can be kept low and heat generation can be reduced as compared with the case where a TFT is used.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、容量素子101の第1の電極が充電端子104と電気的に接続し、第2の電極が容量線102と電気的に接続し、充電端子104と容量線102が異なる固定電位であればよい。第2状態においては、容量素子101の第1の電極がEL素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。
(実施の形態2)
図1、図2(A)、図2(B)に本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、一定電流をEL素子に与え、また階調手段によって発光階調に応じて電流を流す時間を変化させ、所望の輝度を得ることを目的とする。
In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, the first electrode of the capacitor 101 is electrically connected to the charging terminal 104, the second electrode is electrically connected to the capacitor line 102, and the charging terminal 104 and the capacitor line 102 are fixed differently. Any potential may be used. In the second state, the first electrode of the capacitor 101 is electrically connected to the EL element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to have a fixed potential.
(Embodiment 2)
FIG. 1, FIG. 2 (A), and FIG. 2 (B) show another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitor element are repeated by using the charging unit and the discharging unit, a constant current is applied to the EL element, and the time during which the current is supplied according to the light emission gradation is changed by the gradation unit. It aims at obtaining the brightness | luminance of.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

図2(A)にEL素子の発光階調を制御する階調手段を示す。   FIG. 2A shows a gradation means for controlling the light emission gradation of the EL element.

階調スイッチ207と、書込スイッチ208と、信号線209と、階調容量210と、階調容量線211とを有する。P、P'は図1で示したa〜fの位置に挿入する端子である。   A gradation switch 207, a writing switch 208, a signal line 209, a gradation capacitor 210, and a gradation capacitor line 211 are provided. P and P ′ are terminals to be inserted at positions a to f shown in FIG.

階調スイッチ207の第1及び第2の電極は、図1のa〜fの何れか一箇所に設けられ、制御電極は書込スイッチ208の第2の電極と階調容量210の第1の電極と接続している。書込スイッチ208の第1の電極は信号線209と接続している。階調容量210の第2の電極は階調容量線211と接続している。   The first and second electrodes of the gradation switch 207 are provided at any one of a to f in FIG. 1, and the control electrode is the second electrode of the writing switch 208 and the first electrode of the gradation capacitor 210. It is connected to the electrode. A first electrode of the writing switch 208 is connected to the signal line 209. The second electrode of the gradation capacitor 210 is connected to the gradation capacitor line 211.

階調容量線211の電圧は、固定電位であれば特に限定しない。   The voltage of the gradation capacitor line 211 is not particularly limited as long as it is a fixed potential.

信号線209には、階調スイッチ207をON又はOFFさせる電圧が印加される。階調スイッチのON、OFFの時間比によって階調を表現する。   A voltage for turning on or off the gradation switch 207 is applied to the signal line 209. The gradation is expressed by the time ratio of ON / OFF of the gradation switch.

図2(B)にEL素子の発光階調を制御する別の階調手段を示す。   FIG. 2B shows another gradation means for controlling the light emission gradation of the EL element.

階調スイッチ207と、書込スイッチ208と、信号線209と、階調容量210と、階調容量線211と、消去スイッチ212と、消去線213とを有する。P、P'は図1で示したa〜fの位置に挿入する端子である。   A gradation switch 207, a writing switch 208, a signal line 209, a gradation capacitor 210, a gradation capacitor line 211, an erase switch 212, and an erase line 213 are provided. P and P ′ are terminals to be inserted at positions a to f shown in FIG.

階調スイッチ207の第1及び第2の電極は、図1のa〜fの何れか一箇所に設けられ、制御電極は書込スイッチ208の第2の電極と階調容量210の第1の電極と消去スイッチ212の第2の電極とに接続している。書込スイッチ208の第1の電極は信号線209と接続している。階調容量210の第2の電極は階調容量線211と接続している。消去スイッチ212の第1の電極は消去線213と接続している。   The first and second electrodes of the gradation switch 207 are provided at any one of a to f in FIG. 1, and the control electrode is the second electrode of the writing switch 208 and the first electrode of the gradation capacitor 210. The electrode is connected to the second electrode of the erase switch 212. A first electrode of the writing switch 208 is connected to the signal line 209. The second electrode of the gradation capacitor 210 is connected to the gradation capacitor line 211. The first electrode of the erase switch 212 is connected to the erase line 213.

階調容量線211の電圧は、固定電位であれば特に限定しない。また、消去線213の電圧は、階調スイッチ207をOFFするような電圧ならば、特に限定しない。   The voltage of the gradation capacitor line 211 is not particularly limited as long as it is a fixed potential. The voltage of the erase line 213 is not particularly limited as long as it is a voltage that turns off the gradation switch 207.

信号線209には、階調スイッチ207をON又はOFFさせる電圧が印加される。階調スイッチのON、OFFの時間比によって階調を表現する。   A voltage for turning on or off the gradation switch 207 is applied to the signal line 209. The gradation is expressed by the time ratio of ON / OFF of the gradation switch.

図2(A)、(B)に示した階調手段は、そのどちらか一方が図1にa〜fで示した位置に挿入される。   One of the gradation means shown in FIGS. 2A and 2B is inserted at the positions indicated by a to f in FIG.

図3に階調手段を挿入した例を示す。例では図1のeで示した位置に、図2(A)の階調手段を挿入している。a〜d、fの位置に挿入する場合も同様である。   FIG. 3 shows an example in which gradation means is inserted. In the example, the gradation means of FIG. 2A is inserted at the position indicated by e in FIG. The same applies to the case of insertion at positions a to d and f.

動作について説明する。まず、階調手段として図2(A)を用いた場合を示す。図2(A)を用いた場合、3つの状態を繰り返す動作をする。   The operation will be described. First, a case where FIG. 2A is used as the gradation means is shown. When FIG. 2A is used, an operation of repeating three states is performed.

第1状態はEL素子の階調を制御する信号として、発光、非発光の信号を階調容量210に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。   The first state is intended to write light emission and non-light emission signals into the gradation capacitor 210 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element.

第1状態では、書込スイッチ208がONし、さらに信号線209に階調に応じて階調スイッチ207をON又はOFFさせる電圧が印加される。そして書込スイッチ208がOFFすると、階調容量210に信号線209の電圧が保持される。   In the first state, the writing switch 208 is turned on, and a voltage for turning on or off the gradation switch 207 is applied to the signal line 209 according to the gradation. When the writing switch 208 is turned OFF, the voltage of the signal line 209 is held in the gradation capacitor 210.

第2状態では、充電スイッチ103がONし、放電スイッチ105がOFFする。このとき階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a又はbの何れか、又はc〜fでかつ階調スイッチ207がONならば、容量素子101の両端には充電端子104と容量線102の電位差が印加される。容量素子101の静電容量をC、充電端子104と容量線102の電位差をV1とすると、容量素子101で充電される電荷量Q1は、
Q1=CV1
となる。また、階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、c〜fでかつ階調スイッチ207がOFFならば、電荷の充電はない。
In the second state, the charge switch 103 is turned on and the discharge switch 105 is turned off. At this time, if the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is either a or b or c to f in FIG. 1 and the gradation switch 207 is ON, the capacitor 101 A potential difference between the charging terminal 104 and the capacitor line 102 is applied to both ends. When the capacitance of the capacitive element 101 is C, and the potential difference between the charging terminal 104 and the capacitive line 102 is V1, the charge amount Q1 charged by the capacitive element 101 is
Q1 = CV1
It becomes. In addition, if the insertion positions of the first and second electrodes PP ′ of the gradation switch 207 are cf in FIG. 1 and the gradation switch 207 is OFF, there is no charge charging.

第3状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき、階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a〜c又はfの何れかでかつ階調スイッチ207がON、又はe、dの何れかであるならば、容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。また、階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a〜c又はfの何れかでかつ階調スイッチ207がOFFならば、電荷の放電はない。   In the third state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is either a to c or f in FIG. 1 and the gradation switch 207 is ON, or e or d. If there is, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element. Further, if the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is any of ac to f or f in FIG. 1 and the gradation switch 207 is OFF, there is no charge discharge.

階調スイッチ207がONの場合、放電後の容量素子101の両端の電位差をV2(V1>V2)とすると、放電後に容量素子101に残っている電荷量Q2は、
Q2=CV2
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(V1−V2)
となる。また、階調スイッチ207がOFFの場合、EL素子に流れる電荷量Qはほぼ0となる。
When the gradation switch 207 is ON, assuming that the potential difference between both ends of the capacitive element 101 after discharge is V2 (V1> V2), the charge amount Q2 remaining in the capacitive element 101 after discharge is
Q2 = CV2
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (V1-V2)
It becomes. When the gradation switch 207 is OFF, the charge amount Q flowing through the EL element is almost zero.

以上の動作を周波数fで繰り返すと、階調スイッチ207がONの場合、EL素子に流れる電流量Iは、
I=fQ=fC(V1−V2)
となる。また、階調スイッチ207がOFFの場合、EL素子に流れる電流量Iは0となる。このことからEL素子に流れる電流量は、階調スイッチの状態と、充電端子104と容量線102の電位差をV1と、放電後の容量素子101の両端の電位差をV2と、周波数fと、容量素子101の静電容量Cとで決定する。最大階調においてある発光輝度を得るためには、最大階調においてその輝度で発光させるためにEL素子に流す必要のある電流値Iを求め、そこから容量素子101の静電容量Cと、電圧値V1、V2と、周波数fとを決定する。
When the above operation is repeated at the frequency f, when the gradation switch 207 is ON, the amount of current I flowing through the EL element is
I = fQ = fC (V1-V2)
It becomes. When the gradation switch 207 is OFF, the amount of current I flowing through the EL element is zero. From this, the amount of current flowing through the EL element is the state of the gradation switch, the potential difference between the charging terminal 104 and the capacitor line 102 is V1, the potential difference between both ends of the discharged capacitor element 101 is V2, the frequency f, and the capacitance. It is determined by the capacitance C of the element 101. In order to obtain a certain light emission luminance at the maximum gradation, a current value I that must be passed through the EL element in order to emit light at that luminance at the maximum gradation is obtained, and the capacitance C and voltage of the capacitor 101 are obtained therefrom. The values V1, V2 and the frequency f are determined.

容量素子101の静電容量Cは素子特性によってほぼある一定値に固定される。また、放電後の容量素子101の両端の電位差をV2は、EL素子の閾値電圧等の素子特性と、周波数fに依存する放電時間とで決定される。ここで周波数fを固定した場合、放電後の容量素子101の両端の電位差V2もほぼある一定値に固定される。   The capacitance C of the capacitive element 101 is fixed to a certain constant value depending on the element characteristics. The potential difference V2 between both ends of the capacitive element 101 after discharge is determined by element characteristics such as a threshold voltage of the EL element and a discharge time depending on the frequency f. Here, when the frequency f is fixed, the potential difference V2 between both ends of the capacitive element 101 after the discharge is also fixed to a certain constant value.

つまり、本実施例においてEL素子に流れる電流値は、周波数fと、充電端子104と容量線102の電位差V1とを固定すれば、階調スイッチの状態によって決定することができる。   That is, in this embodiment, the value of the current flowing through the EL element can be determined by the state of the gradation switch if the frequency f and the potential difference V1 between the charging terminal 104 and the capacitor line 102 are fixed.

第1〜第3状態はそれぞれ交互に繰り返してもよいし、第2状態と第3状態を繰り返し、ある一定期間ごとに第1状態を挿入してもよい。   The first to third states may be alternately repeated, or the second state and the third state may be repeated, and the first state may be inserted every certain period.

次に、階調手段として図2(B)を用いた場合を示す。図2(B)を用いた場合、4つの状態を繰り返す動作をする。   Next, a case where FIG. 2B is used as the gradation means is shown. When FIG. 2B is used, an operation of repeating four states is performed.

第1状態はEL素子の階調を制御する信号として、発光、非発光の信号を階調容量210に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子を非発光にする電圧を階調容量210に書込むことを目的とする。   The first state is intended to write light emission and non-light emission signals into the gradation capacitor 210 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state is intended to write a voltage that causes the EL element to emit no light into the gradation capacitor 210.

第1〜第3状態は、本実施形態において既に説明した状態と同じである。   The first to third states are the same as those already described in the present embodiment.

第4状態は、図2(B)で示した消去スイッチ212を有する場合に適用される。第4状態では消去スイッチ212がONし、消去線213から階調スイッチ207をOFFするような電圧が階調容量210に印加される。そして消去スイッチ212がOFFすると、階調容量に階調スイッチ207をOFFする電圧が保持される。   The fourth state is applied when the erase switch 212 shown in FIG. In the fourth state, the erase switch 212 is turned on, and a voltage that turns off the gradation switch 207 from the erase line 213 is applied to the gradation capacitor 210. When the erase switch 212 is turned off, the voltage for turning off the gradation switch 207 is held in the gradation capacitance.

第1〜第4状態はそれぞれ交互に繰り返してもよいし、第2状態と第3状態を繰り返し、ある一定期間ごとに第1、第4状態を挿入してもよい。   The first to fourth states may be alternately repeated, the second state and the third state may be repeated, and the first and fourth states may be inserted at certain intervals.

階調手段である図2(A)、図2(B)の違いは、図2(B)に消去スイッチ212があることである。消去スイッチ212があることで、書込スイッチ208や信号線209の状態によらないで、階調スイッチ207をOFFすることができる。特に階調数が多い場合、サブフレームの時間が短くなるため、階調スイッチ207がONになってからOFFになるまでの時間が短くなる。ここで階調スイッチ207をOFFする専用の制御回路があれば、短時間でも容易にOFFすることができる。   2A and 2B, which is the gradation means, is that the erase switch 212 is provided in FIG. With the erase switch 212, the gradation switch 207 can be turned off regardless of the state of the write switch 208 or the signal line 209. In particular, when the number of gradations is large, the time for the subframe is shortened, so the time from when the gradation switch 207 is turned on to when it is turned off is shortened. Here, if there is a dedicated control circuit for turning off the gradation switch 207, it can be turned off easily even in a short time.

図4(A)、(B)に階調手段によって発光輝度を制御する方法を示す。本実施形態では図2(A)、(B)に示した階調スイッチ207のON、OFFの時間によって発光輝度を制御し、階調表示をしている。   FIGS. 4A and 4B show a method of controlling the light emission luminance by the gradation means. In the present embodiment, the light emission luminance is controlled according to the ON / OFF time of the gradation switch 207 shown in FIGS. 2A and 2B, and gradation display is performed.

図4(A)に階調表示の例を示す。1秒間が60フレームで成る場合、1フレーム当たりの時間は1/60秒である。発光輝度は1フレームをさらに階調数に応じて分割し、発光時間を変化させることで制御する。3bit階調なら分割数は3となる。本明細書ではこの分割されたフレームの各領域をサブフレームと呼ぶ。サブフレームは、各bitの重みづけに比例した時間を持ち、サブフレームの発光、非発光によって1フレーム毎の輝度を決定する。3bitの場合、各サブフレームの時間は1bitを1(2の0乗)とすると、2bitは2(2の1乗)、3bitは4(2の2乗)となる。   FIG. 4A shows an example of gradation display. When one second consists of 60 frames, the time per frame is 1/60 seconds. The light emission luminance is controlled by further dividing one frame according to the number of gradations and changing the light emission time. The number of divisions is 3 for 3-bit gradation. In this specification, each area of the divided frame is referred to as a subframe. The subframe has a time proportional to the weighting of each bit, and the luminance for each frame is determined by light emission and non-light emission of the subframe. In the case of 3 bits, when 1 bit is 1 (2 to the 0th power), 2 bits are 2 (2 to the 1st power) and 3 bits are 4 (2 to the 2nd power).

図4(B)に8階調表示した場合の、サブフレームの発光、非発光と、発光輝度の関係を示す。全サブフレームが発光した場合に、最大発光輝度となる。全サブフレームが非発光の場合、発光輝度は最大発光輝度の0/8である。中間調の場合、あるサブフレームは発光し、別のサブフレームは発光しない状態となる。   FIG. 4B shows the relationship between the light emission and non-light emission of the subframe and the light emission luminance in the case of 8 gradation display. When all subframes emit light, the maximum light emission luminance is obtained. When all the subframes are not emitting light, the emission luminance is 0/8 of the maximum emission luminance. In the case of halftone, one subframe emits light, and another subframe does not emit light.

なお階調数はそのままで、サブフレームをさらに細かく分割してもよい。   Note that the subframe may be further finely divided without changing the number of gradations.

第1、第4状態はサブフレーム毎に、第2状態と第3状態の繰り返しの中で挿入される。また、サブフレームをさらに細かく分割した場合はその分割毎に、第2状態と第3状態の繰り返しの中で挿入される。また、第1、第4状態をさらに増やし、最大で第2、3状態と同じ頻度で挿入してもよい。   The first and fourth states are inserted in the repetition of the second state and the third state for each subframe. Further, when the subframe is further divided, the subframe is inserted in the repetition of the second state and the third state for each division. Further, the first and fourth states may be further increased and inserted at the same frequency as the second and third states at the maximum.

本実施形態では、容量素子101を用いて電圧電流変換をすることで画素内で電流源を実現し、また階調スイッチのON、OFFの時間比によって階調を表現している。画素外からは電圧で駆動できるため、画素外の駆動回路が簡易であり、電流源を持つ駆動回路のように複雑である必要がない。   In the present embodiment, a current source is realized in the pixel by performing voltage-current conversion using the capacitive element 101, and gradation is expressed by the ON / OFF time ratio of the gradation switch. Since it can be driven by voltage from outside the pixel, the driving circuit outside the pixel is simple and does not need to be as complicated as a driving circuit having a current source.

また、駆動回路から画素に対して電圧を与える場合、配線の時定数に従った遅延時間で信号が画素に到達する。遅延時間は電圧値に影響されないため、微小電圧であっても高電圧と同様に短時間で信号が画素に到達するため、黒に近い中間調表示が可能で表示品位が低下しない。   Further, when a voltage is applied to the pixel from the driver circuit, the signal reaches the pixel with a delay time according to the time constant of the wiring. Since the delay time is not affected by the voltage value, even if the voltage is very small, the signal reaches the pixel in a short time as in the case of the high voltage, so that halftone display close to black is possible and display quality does not deteriorate.

さらに階調表現を発光時間の制御によって実現することで、信号線電圧がON、OFFの2種類の電圧のみでよい。これは信号線の電源を簡易化する利点がある。   Furthermore, by realizing the gradation expression by controlling the light emission time, only two kinds of voltages, ON and OFF, are required for the signal line voltage. This has the advantage of simplifying the power supply of the signal line.

一般に、EL素子の電流値を制御するために、EL素子と直列接続されたTFTを飽和領域で駆動し、電流供給する。TFTの飽和領域を使うために電源電圧が高くなり、消費電力が高くなる。また、発熱も大きい。本実施形態では、電流値を制御するために容量素子を用いており、TFTを使う場合に比べ、消費電力を低く抑えられ、発熱も少ない。   In general, in order to control the current value of an EL element, a TFT connected in series with the EL element is driven in a saturation region to supply current. Since the saturation region of the TFT is used, the power supply voltage is increased and the power consumption is increased. Also, the heat generation is large. In the present embodiment, a capacitive element is used to control the current value, so that power consumption can be kept low and heat generation can be reduced as compared with the case where a TFT is used.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量210の第1の電極が信号線209と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極が充電端子104と電気的に接続し、第2の電極が容量線102と電気的に接続し、充電端子104と容量線102が異なる固定電位であればよい。第3状態においては、容量素子101の第1の電極がEL素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。また、容量素子210の充電電圧に応じて、第2状態又は第3状態において、容量素子102の第1の電極又は第2の電極が浮遊状態となればよい。第4状態においては、階調容量210の第1の電極が消去線213と等しい電圧になり、第2の電極が固定電位になり、消去線213は、容量素子102の第1の電極又は第2の電極を浮遊状態とする電位であればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, it is sufficient that the first electrode of the gradation capacitor 210 has a voltage equal to that of the signal line 209 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is electrically connected to the charging terminal 104, the second electrode is electrically connected to the capacitor line 102, and the charging terminal 104 and the capacitor line 102 are fixed differently. Any potential may be used. In the third state, the first electrode of the capacitor 101 is electrically connected to the EL element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to be a fixed potential. Further, the first electrode or the second electrode of the capacitor 102 may be in a floating state in the second state or the third state in accordance with the charging voltage of the capacitor 210. In the fourth state, the first electrode of the gradation capacitor 210 has the same voltage as the erase line 213, the second electrode has a fixed potential, and the erase line 213 is the first electrode of the capacitor 102 or the first electrode. Any potential may be used as long as the second electrode is in a floating state.

(実施の形態3)
図1、図5に本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、また階調手段によって発光輝度に応じて容量素子に充電する電荷量を変化させ、それによってEL素子に流す電流を変化させ、所望の輝度を得ることを目的とする。
(Embodiment 3)
1 and 5 show another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitive element are repeated by using charging means and discharging means, and the amount of charge charged to the capacitive element is changed by the gradation means in accordance with the light emission luminance, thereby causing a current to flow to the EL element. The purpose is to obtain a desired luminance.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

図5にEL素子の発光階調を制御する階調手段を示す。   FIG. 5 shows a gradation means for controlling the light emission gradation of the EL element.

階調TFT507と、書込スイッチ508と、信号線509と、階調容量510と、階調容量線511とを有する。P、P'は図1で示したd、eの位置に挿入する端子である。   A gradation TFT 507, a writing switch 508, a signal line 509, a gradation capacitor 510, and a gradation capacitor line 511 are provided. P and P ′ are terminals inserted at positions d and e shown in FIG.

階調TFT507の第1及び第2の電極は、図1のd、eの何れか一箇所に挿入され接続し、ゲートは書込スイッチ508の第2の電極と階調容量510の第1の電極と接続している。書込スイッチ508の第1の電極は信号線509と接続している。階調容量510の第2の電極は階調容量線511と接続している。   The first and second electrodes of the gradation TFT 507 are inserted and connected to one of the positions d and e in FIG. 1, and the gate is the second electrode of the write switch 508 and the first of the gradation capacitor 510. It is connected to the electrode. A first electrode of the writing switch 508 is connected to the signal line 509. A second electrode of the gradation capacitor 510 is connected to the gradation capacitor line 511.

階調容量線511の電圧は、固定電位であれば特に限定しない。   The voltage of the gradation capacitor line 511 is not particularly limited as long as it is a fixed potential.

信号線509には、階調に応じた電圧が印加され、容量素子101に充電される電荷量を制御して、EL素子の輝度を制御し、階調を表現する。   A voltage corresponding to a gray scale is applied to the signal line 509, the amount of charge charged in the capacitor 101 is controlled, the luminance of the EL element is controlled, and the gray scale is expressed.

階調手段の挿入方法は、実施形態2と同様であり、図3で示したので省略する。   The method of inserting the gradation means is the same as that of the second embodiment and is omitted because it is shown in FIG.

動作について説明する。本実施形態において、3つの状態を繰り返す動作をする。   The operation will be described. In this embodiment, the operation of repeating three states is performed.

第1状態はEL素子の階調を制御する信号として、輝度の信号を階調容量510に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。   The first state is intended to write a luminance signal to the gradation capacitor 510 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element.

第1状態では、書込スイッチ508がONし、さらに信号線509に階調に応じた電圧が階調TFT507のゲートに印加される。そして書込スイッチ508がOFFすると、階調容量510に信号線509の電圧が保持される。   In the first state, the writing switch 508 is turned ON, and a voltage corresponding to the gradation is applied to the gate of the gradation TFT 507 on the signal line 509. When the write switch 508 is turned off, the voltage of the signal line 509 is held in the gradation capacitor 510.

第2状態では、充電スイッチ103がONし、放電スイッチ105がOFFする。このとき、充電端子104から容量素子101に、階調TFT507を通過した電流が流れる。階調TFT507のゲートと容量線102の電位差をVp、階調TFT507の閾値電圧をVthとすると、容量素子101の両端に印加される電圧V1は、
V1=Vp−Vth
となる。ただし、充電端子104と容量線102との電位差Vaは、
Va≧Vp−Vth
とする。つまり階調TFT507のゲートに印加された電圧Vpと、階調TFT507の閾値電圧をVthに応じて、容量素子101の両端の電圧V1が決定される。そして容量素子101で充電される電荷量Q1は容量素子101の静電容量をCとすると、
Q1=CV1=C(Vp−Vth)
となる。
In the second state, the charge switch 103 is turned on and the discharge switch 105 is turned off. At this time, a current that has passed through the gradation TFT 507 flows from the charging terminal 104 to the capacitor 101. When the potential difference between the gate of the gradation TFT 507 and the capacitor line 102 is Vp, and the threshold voltage of the gradation TFT 507 is Vth, the voltage V1 applied to both ends of the capacitor 101 is
V1 = Vp-Vth
It becomes. However, the potential difference Va between the charging terminal 104 and the capacitor line 102 is
Va ≧ Vp−Vth
And That is, the voltage V1 across the capacitor 101 is determined according to the voltage Vp applied to the gate of the gradation TFT 507 and the threshold voltage Vth of the gradation TFT 507. The charge amount Q1 charged by the capacitive element 101 is C, where the capacitance of the capacitive element 101 is C.
Q1 = CV1 = C (Vp−Vth)
It becomes.

第3状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。   In the third state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element.

放電後の容量素子101の両端の電位差をV2(V1>V2)とすると、放電後に容量素子101に残っている電荷量Q2は、
Q2=CV2
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(V1−V2)=C(Vp−Vth−V2)
となる。
When the potential difference between both ends of the capacitive element 101 after discharge is V2 (V1> V2), the amount of charge Q2 remaining in the capacitive element 101 after discharge is
Q2 = CV2
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (V1-V2) = C (Vp-Vth-V2)
It becomes.

以上の動作を周波数fで繰り返すとEL素子に流れる電流量Iは、
I=fQ=fC(Vp−Vth−V2)
となる。このことからEL素子に流れる電流量は、階調TFT507のゲートに印加された電圧Vpと、階調TFT507の閾値電圧をVthと、放電後の容量素子101の両端の電位差をV2と、周波数fと、容量素子101の静電容量Cとで決定する。
When the above operation is repeated at the frequency f, the amount of current I flowing through the EL element is
I = fQ = fC (Vp−Vth−V2)
It becomes. Therefore, the amount of current flowing to the EL element is as follows: the voltage Vp applied to the gate of the gradation TFT 507, the threshold voltage of the gradation TFT 507 is Vth, the potential difference between both ends of the capacitive element 101 after discharge is V2, and the frequency f And the capacitance C of the capacitor 101.

容量素子101の静電容量Cと、階調TFT507の閾値電圧Vthは素子特性によってほぼある一定値に固定される。また、放電後の容量素子101の両端の電位差をV2は、EL素子の素子特性と、周波数fに依存する放電時間とで決定される。ここで周波数fを固定した場合、放電後の容量素子101の両端の電位差V2もほぼある一定値に固定される。   The capacitance C of the capacitor 101 and the threshold voltage Vth of the gradation TFT 507 are fixed to a certain constant value depending on the element characteristics. The potential difference V2 between both ends of the capacitive element 101 after discharge is determined by the element characteristics of the EL element and the discharge time depending on the frequency f. Here, when the frequency f is fixed, the potential difference V2 between both ends of the capacitive element 101 after the discharge is also fixed to a certain constant value.

つまり、本実施例においてEL素子に流れる電流値は、階調TFT507のゲートに印加された電圧Vpによって決定することができる。階調TFT507のゲートに印加された電圧Vpは、書込スイッチ508がONのときの信号線509の電圧と等しいため、EL素子に流れる電流値を信号線509の電圧によって制御することが可能である。   That is, in this embodiment, the value of the current flowing through the EL element can be determined by the voltage Vp applied to the gate of the gradation TFT 507. Since the voltage Vp applied to the gate of the gradation TFT 507 is equal to the voltage of the signal line 509 when the writing switch 508 is ON, the current value flowing through the EL element can be controlled by the voltage of the signal line 509. is there.

ところで、電流に比例して輝度が決定するEL素子を駆動する手段として、直接電流値を画素に対して流す場合、外部駆動回路又は内部駆動回路が複雑になり、さらに、黒に近い中間調表示が不完全になりやすい。   By the way, when a current value is directly applied to a pixel as a means for driving an EL element whose luminance is determined in proportion to the current, the external drive circuit or the internal drive circuit becomes complicated, and a halftone display close to black Tends to be incomplete.

また、EL素子とTFTを直列接続し、TFTのゲート電圧を変化させることで電流値を制御する方法では、TFTのゲート電圧とドレイン電流の関係が非線形特性のため、TFT特性に合わせて階調と電圧値の関係を非線形に制御する必要がある。これは外部駆動回路又は内部駆動回路を複雑化する。また、TFT特性を均一化することは難しいため、階調ずれを生ずる。   In the method of controlling the current value by connecting the EL element and the TFT in series and changing the gate voltage of the TFT, the relationship between the gate voltage and the drain current of the TFT is a non-linear characteristic. It is necessary to control the relationship between voltage and voltage value nonlinearly. This complicates the external drive circuit or the internal drive circuit. Further, since it is difficult to make the TFT characteristics uniform, a gradation shift occurs.

本実施形態では、電圧で輝度を制御することが可能であり、さらに電圧値と輝度の関係が線形である。これはEL素子に流れる電流量Iが、階調TFT407のゲートに印加された電圧Vpと比例関係にあることを理由としている。このことから本実施形態は、外部駆動回路又は内部駆動回路が簡略で、階調ずれを生じず、黒に近い中間調の表示が完全である利点を持つ。   In the present embodiment, the luminance can be controlled by voltage, and the relationship between the voltage value and the luminance is linear. This is because the amount of current I flowing through the EL element is proportional to the voltage Vp applied to the gate of the gradation TFT 407. For this reason, the present embodiment has an advantage that the external drive circuit or the internal drive circuit is simple, no gradation shift occurs, and halftone display close to black is complete.

一般に、EL素子の電流値を制御するために、EL素子と直列接続されたTFTを飽和領域で駆動し、電流供給する。TFTの飽和領域を使うために電源電圧が高くなり、消費電力が高くなる。また、発熱も大きい。本実施形態では、電流値を制御するために容量素子を用いており、TFTを使う場合に比べ、消費電力を低く抑えられ、発熱も少ない。   In general, in order to control the current value of an EL element, a TFT connected in series with the EL element is driven in a saturation region to supply current. Since the saturation region of the TFT is used, the power supply voltage is increased and the power consumption is increased. Also, the heat generation is large. In the present embodiment, a capacitive element is used to control the current value, so that power consumption can be kept low and heat generation can be reduced as compared with the case where a TFT is used.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量510の第1の電極が信号線509と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極が階調TFT507の第1の電極と接続し、第2の電極が容量線102と電気的に接続し、階調TFT507の第2の電極が充電端子104と電気的に接続し、充電端子104と容量線102が異なる固定電位であり、階調TFT507のゲートが階調容量510の第1の電極と電気的に接続し、階調容量510の第2の電極が固定電位であればよい。第3状態においては、容量素子101の第1の電極がEL素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, it is only necessary that the first electrode of the gradation capacitor 510 has the same voltage as the signal line 509 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is connected to the first electrode of the gradation TFT 507, the second electrode is electrically connected to the capacitor line 102, and the second electrode of the gradation TFT 507 is connected. Is electrically connected to the charging terminal 104, the charging terminal 104 and the capacitor line 102 have different fixed potentials, the gate of the gradation TFT 507 is electrically connected to the first electrode of the gradation capacitor 510, and the gradation capacitance The second electrode 510 may be a fixed potential. In the third state, the first electrode of the capacitor 101 is electrically connected to the EL element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to be a fixed potential.

(実施の形態4)
本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、一定電流をEL素子に与え、また階調手段によって発光階調に応じて電流を流す時間を変化させ、さらにEL閾値補正手段によって充電電圧にEL素子の閾値電圧を上乗せし、所望の輝度をEL素子の劣化に関わりなく一定に得ることを目的とする。
(Embodiment 4)
3 shows another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitor element are repeated by using the charging unit and the discharging unit, a constant current is applied to the EL element, and the time for supplying the current according to the light emission gradation is changed by the gradation unit. An object of the present invention is to add the threshold voltage of the EL element to the charging voltage by the EL threshold correction means to obtain a desired luminance constant regardless of the deterioration of the EL element.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

本実施例において、階調手段は図2(A)、(B)に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the gradation means is the same as that shown in FIGS. 2 (A) and 2 (B). Further, since the configuration has already been shown, it will be omitted.

図6にEL閾値補正手段を示す。EL閾値補正手段によって、EL素子の閾値のばらつきや、劣化の影響を補正する。EL閾値容量621と、充電バイアス端子622と、EL閾値印加スイッチ623と、EL閾値印加TFT624と、EL閾値取込スイッチ625と、EL閾値取込端子626とを有する。Q、Q'は図1で示したd、eの位置に挿入する端子である。   FIG. 6 shows the EL threshold value correcting means. The EL threshold value correcting means corrects variations in threshold values of EL elements and the influence of deterioration. It has an EL threshold capacitance 621, a charging bias terminal 622, an EL threshold application switch 623, an EL threshold application TFT 624, an EL threshold acquisition switch 625, and an EL threshold acquisition terminal 626. Q and Q ′ are terminals to be inserted at the positions d and e shown in FIG.

EL閾値印加TFT624の第1及び第2の電極は、図1のd、eのどちらかに挿入され接続し、ゲートはEL閾値印加スイッチ623の第1の電極と接続している。EL閾値印加スイッチ623の第2の電極は、EL閾値容量621の第1の電極と、EL閾値取込スイッチ625の第2の電極とに接続している。EL閾値容量621の第2の電極は充電バイアス端子622と接続している。EL閾値取込スイッチ625の第1の電極はEL閾値取込端子626と接続している。EL閾値取込端子626は、図1のa〜dの1箇所に接続する。   The first and second electrodes of the EL threshold application TFT 624 are inserted and connected to either d or e in FIG. 1, and the gate is connected to the first electrode of the EL threshold application switch 623. The second electrode of the EL threshold application switch 623 is connected to the first electrode of the EL threshold capacitor 621 and the second electrode of the EL threshold take-in switch 625. A second electrode of the EL threshold capacitor 621 is connected to the charging bias terminal 622. The first electrode of the EL threshold value capture switch 625 is connected to the EL threshold value capture terminal 626. The EL threshold value taking-in terminal 626 is connected to one place of a to d in FIG.

階調手段とEL閾値補正手段を同じ位置に挿入する場合、階調手段と閾値補正手段は直列に接続する。なお、直列に接続する場合に、どちらを充電端子に電気的に近い位置に接続するかは特に限定しない。   When the gradation means and the EL threshold correction means are inserted at the same position, the gradation means and the threshold correction means are connected in series. In addition, when connecting in series, there is no particular limitation as to which one is connected to a position electrically close to the charging terminal.

図7に階調手段を挿入した例を示す。例では図1のeで示した位置に、図2(A)の階調手段と図6のEL閾値閾値補正手段を挿入している。また、図1のaで示した位置に、図6のEL閾値補正手段のEL閾値取込端子を接続している。   FIG. 7 shows an example in which gradation means is inserted. In the example, the gradation means in FIG. 2A and the EL threshold value correction means in FIG. 6 are inserted at the position indicated by e in FIG. Further, the EL threshold value capturing terminal of the EL threshold value correcting means in FIG. 6 is connected to the position indicated by a in FIG.

動作について説明する。まず、階調手段として図2(A)を用いた場合を示す。図2(A)を用いた場合、4つの状態を繰り返す動作をする。   The operation will be described. First, a case where FIG. 2A is used as the gradation means is shown. When FIG. 2A is used, an operation of repeating four states is performed.

第1状態はEL素子の階調を制御する信号として、発光、非発光の信号を階調容量210に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子の閾値電圧の取得を目的とする。   The first state is intended to write light emission and non-light emission signals into the gradation capacitor 210 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state aims at obtaining the threshold voltage of the EL element.

第1状態は、実施の形態2の第1状態と同様であるため省略する。   Since the first state is the same as the first state of the second embodiment, a description thereof will be omitted.

第2状態は、階調手段の動作は実施の形態2の第2状態と同様である。ただし、EL閾値補正手段が挿入されているため、容量素子101の両端に印加される電圧が実施の形態2とは異なる。   In the second state, the operation of the gradation means is the same as in the second state of the second embodiment. However, since the EL threshold correction means is inserted, the voltage applied to both ends of the capacitor 101 is different from that in the second embodiment.

第2状態では、階調手段の動作の他にEL閾値補正手段の動作として、EL閾値取込スイッチ625がOFFし、充電バイアス端子622にEL閾値印加TFT624がONする条件の所望の電圧が印加され、EL閾値印加スイッチ623がONする。このとき階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a又はbの何れか、又はc〜fでかつ階調スイッチ207がONならば、容量素子101に電荷の充電が開始される。また、電荷の充電とともに容量素子101の第1の電極の電位が上昇し、EL閾値印加TFT624のゲート・ソース間電圧が低下する。そしてEL閾値印加TFT624のゲート・ソース間電圧が、EL閾値印加TFT624の閾値電圧を下回ると、EL閾値印加TFT624がOFFし充電が停止する。   In the second state, as the operation of the EL threshold correction means in addition to the operation of the gradation means, the EL threshold take-in switch 625 is turned off, and a desired voltage under the condition that the EL threshold application TFT 624 is turned on is applied to the charging bias terminal 622. Then, the EL threshold application switch 623 is turned ON. At this time, if the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is either a or b or c to f in FIG. Charging starts. Further, as the electric charge is charged, the potential of the first electrode of the capacitor 101 increases, and the gate-source voltage of the EL threshold application TFT 624 decreases. When the gate-source voltage of the EL threshold application TFT 624 falls below the threshold voltage of the EL threshold application TFT 624, the EL threshold application TFT 624 is turned off and charging is stopped.

EL素子の陰極電位を基準電位としたときの充電バイアス端子622の電位をVb、EL閾値容量621の両端の電位差をVelth(第1の電極の電位≧第2の電極の電位)とすると、EL閾値印加TFT624のゲートに印加される電圧は、Vb+Velthとなる。また、EL閾値印加TFT624の閾値電圧をVthとすると、容量素子101の充電が停止した時の容量素子101の第1の電極の電位は、Vb+Velth−Vthとなる。このときの容量素子101に充電された電荷量Q1は、容量線102の電位をVg、静電容量をCとすると、
Q1=C(Vb+Velth−Vth−Vg)
となる。また、階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、c〜fでかつ階調スイッチ207がOFFならば、電荷の充電はない。
When the potential of the charging bias terminal 622 is Vb and the potential difference between both ends of the EL threshold capacitor 621 is Velth (the potential of the first electrode ≧ the potential of the second electrode) when the cathode potential of the EL element is the reference potential, the EL The voltage applied to the gate of the threshold application TFT 624 is Vb + Velth. Further, when the threshold voltage of the EL threshold application TFT 624 is Vth, the potential of the first electrode of the capacitor 101 when the charging of the capacitor 101 is stopped is Vb + Velth−Vth. At this time, the amount of charge Q1 charged in the capacitive element 101 is Vg as the potential of the capacitive line 102 and C as the electrostatic capacitance.
Q1 = C (Vb + Velth−Vth−Vg)
It becomes. In addition, if the insertion positions of the first and second electrodes PP ′ of the gradation switch 207 are cf in FIG. 1 and the gradation switch 207 is OFF, there is no charge charging.

第3状態は、階調手段の動作は実施の形態2の第3状態と同様である。ただし、EL閾値補正手段が挿入され、EL素子の閾値電圧がEL閾値容量に充電される。   In the third state, the operation of the gradation means is the same as in the third state of the second embodiment. However, EL threshold correction means is inserted, and the threshold voltage of the EL element is charged to the EL threshold capacity.

第3状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき、階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a〜c又はfの何れかでかつ階調スイッチ207がON、又はe、dの何れかであるならば、容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。   In the third state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is either a to c or f in FIG. 1 and the gradation switch 207 is ON, or e or d. If there is, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element.

階調スイッチ207の第1、第2の電極PP'の挿入位置が図1において、a〜c又はfの何れかでかつ階調スイッチ207がOFFならば、電荷の放電はない。   If the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is any of a to c or f in FIG. 1 and the gradation switch 207 is OFF, there is no charge discharge.

放電は容量素子101の第1の電極の電圧が、EL素子の閾値電圧とほぼ等しくなると停止する。   Discharging stops when the voltage of the first electrode of the capacitor 101 becomes substantially equal to the threshold voltage of the EL element.

階調スイッチ207がONの場合、放電後の容量素子101の第1の電極の電位をV2とすると、容量線102の電位がVgのとき、放電後に容量素子101に残っている電荷量Q2は、
Q2=C(V2−Vg)
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(Vb+Velth−Vth−V2)
となる。ここで放電後の容量素子101の第1の電極の電位はEL素子の閾値電圧と等しいため、
V2=Velth
となり、結局放電されEL素子に流れる電荷量Qは、
Q=C(Vb−Vth)
となる。
When the gradation switch 207 is ON, if the potential of the first electrode of the capacitor 101 after discharge is V2, and the potential of the capacitor line 102 is Vg, the amount of charge Q2 remaining in the capacitor 101 after discharge is ,
Q2 = C (V2-Vg)
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (Vb + Velth-Vth-V2)
It becomes. Here, since the potential of the first electrode of the capacitor 101 after discharge is equal to the threshold voltage of the EL element,
V2 = Velth
The amount of charge Q that is eventually discharged and flows to the EL element is
Q = C (Vb−Vth)
It becomes.

階調スイッチ207がOFFの場合、EL素子に流れる電荷量はほぼ0となる。   When the gradation switch 207 is OFF, the amount of charge flowing through the EL element is almost zero.

第4状態では、充電バイアス端子622の電位がEL素子の陰極電圧と同電位になり、EL閾値印加スイッチ623がOFFし、EL閾値取込スイッチ625がONする。容量素子101からEL素子への放電は、放電端子106とEL素子の陰極の電位差が、EL素子の閾値電圧になったときに停止する。このときEL閾値取込端子626は放電端子106と同電位となる。また、EL閾値容量621の両端の電位差はEL素子の閾値電圧と同じになる。   In the fourth state, the potential of the charging bias terminal 622 becomes the same potential as the cathode voltage of the EL element, the EL threshold application switch 623 is turned off, and the EL threshold take-in switch 625 is turned on. The discharge from the capacitor 101 to the EL element stops when the potential difference between the discharge terminal 106 and the cathode of the EL element reaches the threshold voltage of the EL element. At this time, the EL threshold value capture terminal 626 has the same potential as the discharge terminal 106. Further, the potential difference between both ends of the EL threshold capacitor 621 becomes the same as the threshold voltage of the EL element.

つまりEL閾値容量621の両端に充電されたEL素子の閾値電圧が、第2状態においてVelthで表記された電圧として、Vbに対して上乗せされ充電されることとなる。   That is, the threshold voltage of the EL element charged at both ends of the EL threshold capacitor 621 is charged by being added to Vb as a voltage expressed as Velth in the second state.

第2状態と第3状態を周波数fで繰り返すと、階調スイッチがONの場合、EL素子に流れる電流量Iは、
I=fQ=fC(Vb−Vth)
となる。また、階調スイッチがOFFの場合、EL素子に流れる電流量Iは、
I=0
となる。このことからEL素子に流れる電流量は、EL素子の陰極電位を基準電位としたときの充電バイアス端子622の電位をVbと、EL閾値印加TFT624の閾値電圧Vthと、周波数fと、容量素子101の静電容量Cと、階調スイッチ207の状態とで決定される。最大階調においてある発光輝度を得るためには、最大階調においてその輝度で発光させるためにEL素子に流す必要のある電流値Iを求め、そこから電圧値Vb、Vthと周波数fと、容量素子101の静電容量Cとを決定する。ただし、容量素子101の静電容量Cと、EL閾値印加TFT624の閾値電圧Vthは素子特性として固定されるため、実際に決めるのはEL素子の陰極電位を基準電位としたときの充電バイアス端子622の電位をVbと周波数fである。
When the second state and the third state are repeated at the frequency f, when the gradation switch is ON, the current amount I flowing through the EL element is
I = fQ = fC (Vb−Vth)
It becomes. When the gradation switch is OFF, the current amount I flowing through the EL element is
I = 0
It becomes. From this, the amount of current flowing through the EL element includes the potential of the charging bias terminal 622 when the cathode potential of the EL element is the reference potential, Vb, the threshold voltage Vth of the EL threshold application TFT 624, the frequency f, and the capacitive element 101. , And the state of the gradation switch 207. In order to obtain a certain light emission luminance at the maximum gradation, a current value I that must be passed through the EL element in order to emit light at the maximum gradation is obtained, from which voltage values Vb, Vth, frequency f, capacitance The capacitance C of the element 101 is determined. However, since the capacitance C of the capacitive element 101 and the threshold voltage Vth of the EL threshold application TFT 624 are fixed as element characteristics, the actual determination is that the charging bias terminal 622 is obtained when the cathode potential of the EL element is used as the reference potential. Are the potential Vb and the frequency f.

周波数fが高い場合、放電後の容量素子101の第1の電極の電圧は、EL素子の閾値電圧とずれることがある。しかしその場合でも、EL閾値容量621の両端の電位差は、放電後の容量素子101の第1の電極の電圧と等しく、補正がずれることはない。   When the frequency f is high, the voltage of the first electrode of the capacitive element 101 after discharge may deviate from the threshold voltage of the EL element. However, even in that case, the potential difference between both ends of the EL threshold capacitance 621 is equal to the voltage of the first electrode of the capacitive element 101 after discharge, and the correction does not shift.

一般にEL素子は発光すると劣化し、閾値電圧が変化する。これはEL素子を駆動する画素をマトリクス状に配置した表示装置では、画素によってEL素子の劣化速度が異なった場合に、画素によって発光輝度が異なる輝度むらという表示不良を発生させる。本実施形態ではEL閾値電圧を充電電圧に対して上乗せすることで、EL閾値電圧の変動に影響されない表示を実現している。   In general, an EL element deteriorates when it emits light, and the threshold voltage changes. This is because, in a display device in which pixels that drive EL elements are arranged in a matrix, when the deterioration speed of the EL elements varies depending on the pixels, a display defect such as uneven brightness with different emission luminance occurs depending on the pixels. In this embodiment, the EL threshold voltage is added to the charging voltage to realize display that is not affected by the fluctuation of the EL threshold voltage.

第1〜第4状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、EL閾値容量621の電荷保持が可能な時間に応じて第3状態と同時に第4状態が実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量210に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量621に充電する。ただし、第1〜第4状態はそれぞれ交互に繰り返してもよい。   The first to fourth states are executed as follows. First, the first state is executed, the second state and the third state are alternately repeated at a frequency f, and the fourth state is executed simultaneously with the third state according to the time during which the EL threshold capacitor 621 can hold the charge. The In the first state, the gradation capacitor 210 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 621 in the fourth state. To charge. However, the first to fourth states may be alternately repeated.

次に、階調手段として図2(B)を用いた場合を示す。図2(B)を用いた場合、5つの状態を繰り返す動作をする。   Next, a case where FIG. 2B is used as the gradation means is shown. When FIG. 2B is used, an operation of repeating five states is performed.

第1状態はEL素子の階調を制御する信号として、発光、非発光の信号を階調容量210に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子の閾値電圧の取得を目的とする。第5状態はEL素子を非発光にする電圧を階調容量210に書込むことを目的とする。   The first state is intended to write light emission and non-light emission signals into the gradation capacitor 210 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state aims at obtaining the threshold voltage of the EL element. The purpose of the fifth state is to write a voltage that causes the EL element to emit no light into the gradation capacitor 210.

第1〜第4状態は、本実施形態において既に説明した状態と同じである。また、第5状態は実施の形態2の第4状態と同様であるため省略する。   The first to fourth states are the same as those already described in the present embodiment. In addition, the fifth state is the same as the fourth state of the second embodiment, and will be omitted.

第1〜第5状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、EL閾値容量621の電荷保持が可能な時間に応じて第3状態と同時に第4状態が実行され、第5状態が階調に応じて実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量210に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量621に充電し、第5状態ではEL素子の発光時間を決定する。ただし、第1〜第5状態はそれぞれ交互に繰り返してもよい。   The first to fifth states are executed as follows. First, the first state is executed, the second state and the third state are alternately repeated at a frequency f, and the fourth state is executed simultaneously with the third state according to the time during which the EL threshold capacitor 621 can hold the charge. The fifth state is executed according to the gradation. In the first state, the gradation capacitor 210 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 621 in the fourth state. In the fifth state, the light emission time of the EL element is determined. However, the first to fifth states may be alternately repeated.

本実施例において、第3状態と第4状態を同時に実行すると、第3状態になる都度EL閾値電圧をEL閾値容量621に充電できる。この場合でも、一旦充電されたEL閾値電圧が、常に最新のEL閾値電圧に修正されるだけなので問題ない。しかし、EL閾値電圧は1回の充放電時間(周波数が100kHzなら10マイクロ秒)ではあまり変化しない。そのため、第3状態になる都度、第4状態を実行しなくてもよい。例えば1フレーム時間(60フレーム毎秒なら1/60秒)毎に第4状態を実行すればよい。   In this embodiment, when the third state and the fourth state are executed simultaneously, the EL threshold voltage 621 can be charged to the EL threshold capacitor 621 every time the third state is entered. Even in this case, there is no problem because the EL threshold voltage once charged is always corrected to the latest EL threshold voltage. However, the EL threshold voltage does not change much in one charge / discharge time (10 microseconds if the frequency is 100 kHz). Therefore, it is not necessary to execute the fourth state every time the third state is entered. For example, the fourth state may be executed every frame time (1/60 seconds for 60 frames per second).

本実施例において、EL閾値印加スイッチ623は必ずしも必要ではない。ただし、EL閾値印加TFTのゲート寄生容量が大きい場合には、EL閾値電圧を正確に反映するためにEL閾値印加スイッチ623を付けることが望ましい。   In this embodiment, the EL threshold application switch 623 is not always necessary. However, when the gate parasitic capacitance of the EL threshold application TFT is large, it is desirable to attach an EL threshold application switch 623 to accurately reflect the EL threshold voltage.

本実施例において、第3状態で、充電バイアス端子622の電位をEL素子の陰極電圧と同電位として説明したが、これに限らない。充電バイアス端子622の電位が任意の電位であっても、EL素子の閾値電圧のばらつきや劣化の影響を補正できる。   In the present embodiment, the potential of the charging bias terminal 622 is described as the same potential as the cathode voltage of the EL element in the third state, but the present invention is not limited to this. Even if the potential of the charging bias terminal 622 is an arbitrary potential, it is possible to correct the influence of variation and deterioration of the threshold voltage of the EL element.

本実施形態では、EL素子の劣化による影響を補正する以外に、実施の形態1と2で示した利点も持つ。   The present embodiment has the advantages described in the first and second embodiments in addition to correcting the influence due to the deterioration of the EL element.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量210の第1の電極が信号線209と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極がEL閾値印加TFT624の第1の電極と電気的に接続し、第2の電極が容量線102と電気的に接続し、EL閾値印加TFT624の第2の電極が充電端子104と電気的に接続し、充電端子104と容量線102が異なる固定電位であり、EL閾値印加TFT624のゲートがEL閾値容量621の第1の電極と電気的に接続し、EL閾値容量621の第2の電極が充電バイアス端子622と接続し、充電バイアス端子622がEL閾値印加TFT624をONする電位であればよい。第3状態においては、容量素子101の第1の電極が発光素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。また第2状態又は第3状態において、第1状態での容量素子210の充電電圧に応じて、容量素子102の第1の電極又は第2の電極が浮遊状態となればよい。第4状態においては、EL閾値容量621の第1の電極がEL素子と電気的に接続し、第2の電極が固定電位であればよい。第5状態においては、階調容量210の第1の電極が消去線213と等しい電圧になり、第2の電極が固定電位になり、消去線213は、容量素子102の第1の電極又は第2の電極を浮遊状態とする電位であればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, it is sufficient that the first electrode of the gradation capacitor 210 has a voltage equal to that of the signal line 209 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is electrically connected to the first electrode of the EL threshold application TFT 624, the second electrode is electrically connected to the capacitor line 102, and the EL threshold application TFT 624 is connected. The second electrode is electrically connected to the charging terminal 104, the charging terminal 104 and the capacitor line 102 are at different fixed potentials, and the gate of the EL threshold application TFT 624 is electrically connected to the first electrode of the EL threshold capacitor 621. Any potential may be used as long as the second electrode of the EL threshold capacitor 621 is connected to the charging bias terminal 622 and the charging bias terminal 622 turns on the EL threshold application TFT 624. In the third state, the first electrode of the capacitor 101 is electrically connected to the light-emitting element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to have a fixed potential. In the second state or the third state, the first electrode or the second electrode of the capacitor 102 may be in a floating state in accordance with the charging voltage of the capacitor 210 in the first state. In the fourth state, the first electrode of the EL threshold capacitor 621 may be electrically connected to the EL element and the second electrode may be a fixed potential. In the fifth state, the first electrode of the gradation capacitor 210 has the same voltage as the erase line 213, the second electrode has a fixed potential, and the erase line 213 is the first electrode of the capacitor 102 or the first electrode. Any potential may be used as long as the second electrode is in a floating state.

なお、本実施形態で示したEL閾値補正手段は実施の形態1にも適用可能である。   Note that the EL threshold correction means shown in the present embodiment is also applicable to the first embodiment.

(実施の形態5)
本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、また階調手段によって発光輝度に応じて容量素子に充電する電荷量を変化させ、それによってEL素子に流す電流を変化させ、さらにEL閾値補正手段によって充電電圧にEL素子の閾値電圧を上乗せし、所望の輝度をEL素子の劣化に関わりなく得ることを目的とする。
(Embodiment 5)
3 shows another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitive element are repeated by using charging means and discharging means, and the amount of charge charged to the capacitive element is changed by the gradation means in accordance with the light emission luminance, thereby causing a current to flow to the EL element. Further, the EL threshold value correcting means adds the threshold voltage of the EL element to the charging voltage, and the desired luminance can be obtained regardless of the deterioration of the EL element.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

図8に階調手段とEL閾値補正手段を示す。図8に示した構成で、階調を表現し、さらにEL素子の閾値電圧を充電電圧に上乗せすることでEL閾値劣化の影響を補正する。階調TFT807と、書込スイッチ808と、信号線809と、階調容量810と、階調容量線811と、EL閾値容量821と、EL閾値印加スイッチ823と、EL閾値取込スイッチ825と、EL閾値取込端子826とを有する。Q、Q'は図1で示したd、eの位置に挿入する端子である。   FIG. 8 shows gradation means and EL threshold correction means. With the configuration shown in FIG. 8, gradation is expressed, and the influence of EL threshold deterioration is corrected by adding the threshold voltage of the EL element to the charging voltage. A gradation TFT 807, a writing switch 808, a signal line 809, a gradation capacitor 810, a gradation capacitor line 811, an EL threshold capacitor 821, an EL threshold application switch 823, an EL threshold take-in switch 825, And an EL threshold value taking-in terminal 826. Q and Q ′ are terminals to be inserted at the positions d and e shown in FIG.

階調TFT807の第1及び第2の電極は、図1のd、eのどちらかに挿入され接続し、ゲートはEL閾値印加スイッチ823の第1の電極と接続している。EL閾値印加スイッチ823の第2の電極は、EL閾値容量821の第1の電極と、EL閾値取込スイッチ825の第2の電極とに接続している。EL閾値容量821の第2の電極は書込スイッチ808の第2の電極と、階調容量810の第1の電極とに接続している。書込スイッチ808の第1の電極は信号線809と接続している。階調容量810の第2の電極は階調容量線811と接続している。EL閾値取込スイッチ825の第1の電極はEL閾値取込端子826と接続している。EL閾値取込端子826は、図1のa〜dの1箇所に接続する。   The first and second electrodes of the gradation TFT 807 are inserted and connected to either d or e in FIG. 1, and the gate is connected to the first electrode of the EL threshold application switch 823. The second electrode of the EL threshold application switch 823 is connected to the first electrode of the EL threshold capacitor 821 and the second electrode of the EL threshold take-in switch 825. The second electrode of the EL threshold capacitor 821 is connected to the second electrode of the writing switch 808 and the first electrode of the gradation capacitor 810. A first electrode of the writing switch 808 is connected to the signal line 809. A second electrode of the gradation capacitor 810 is connected to the gradation capacitor line 811. The first electrode of the EL threshold value capture switch 825 is connected to the EL threshold value capture terminal 826. The EL threshold value taking-in terminal 826 is connected to one place of a to d in FIG.

階調容量線811の電圧は、固定電位であれば特に限定しない。   The voltage of the gradation capacitor line 811 is not particularly limited as long as it is a fixed potential.

信号線809には、階調に応じた電圧が印加され、容量素子101に充電される電荷量を制御して、EL素子の輝度を制御し、階調を表現する。   A voltage corresponding to a gray scale is applied to the signal line 809, the amount of charge charged in the capacitor 101 is controlled, the luminance of the EL element is controlled, and the gray scale is expressed.

図8で示した階調手段とEL閾値補正手段の挿入方法は、実施形態6でのEL閾値補正手段の挿入方法と同様であり、また図7で示したので省略する。   The method for inserting the gradation means and the EL threshold value correcting means shown in FIG. 8 is the same as the method for inserting the EL threshold value correcting means in the sixth embodiment, and is omitted because it is shown in FIG.

動作について説明する。本実施形態において、4つの状態を繰り返す動作をする。   The operation will be described. In this embodiment, an operation of repeating four states is performed.

第1状態はEL素子の階調を制御する信号として、輝度の信号を階調容量510に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子の閾値電圧の取得を目的とする。   The first state is intended to write a luminance signal to the gradation capacitor 510 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state aims at obtaining the threshold voltage of the EL element.

第1状態では、書込スイッチ808がONし、さらに信号線809に階調に応じた電圧が印加される。そして書込スイッチ808がOFFすると、階調容量810に信号線809の電圧が保持される。   In the first state, the writing switch 808 is turned on, and a voltage corresponding to the gradation is applied to the signal line 809. When the writing switch 808 is turned off, the voltage of the signal line 809 is held in the gradation capacitor 810.

第2状態では、EL閾値取込スイッチ825がOFFし、EL閾値印加スイッチ823がONする。また、充電スイッチ103がONし、放電スイッチ105がOFFする。このとき、充電端子104から容量素子101に、階調TFT807を通過した電流が流れる。   In the second state, the EL threshold value take-in switch 825 is turned off and the EL threshold value application switch 823 is turned on. Further, the charge switch 103 is turned on and the discharge switch 105 is turned off. At this time, a current that has passed through the gradation TFT 807 flows from the charging terminal 104 to the capacitor 101.

EL素子の陰極電位を基準電位としたときの、階調容量810の第1の電極の電圧をVp、EL閾値容量821の両端の電位差をVelth(第1の電極の電位≧第2の電極の電位)とすると、階調TFT807のゲート電圧はVp+Velthとなる。また、階調TFT807の閾値電圧をVth、容量線102の電位をVgとすると、容量素子101の両端に印加される電圧V1は、
V1=Vp+Velth−Vth−Vg
となる。ただし、充電端子104と容量線102との電位差Vaは、
Va≧Vp+Velth−Vth−Vg
とする。そして容量素子101で充電される電荷量Q1は容量素子101の静電容量をCとすると、
Q1=CV1=C(Vp+Velth−Vth−Vg)
となる。
When the cathode potential of the EL element is the reference potential, the voltage of the first electrode of the gradation capacitor 810 is Vp, and the potential difference between both ends of the EL threshold capacitor 821 is Velth (first electrode potential ≧ second electrode potential). Potential), the gate voltage of the gradation TFT 807 is Vp + Velth. Further, when the threshold voltage of the gradation TFT 807 is Vth and the potential of the capacitor line 102 is Vg, the voltage V1 applied to both ends of the capacitor 101 is
V1 = Vp + Velth−Vth−Vg
It becomes. However, the potential difference Va between the charging terminal 104 and the capacitor line 102 is
Va ≧ Vp + Velth−Vth−Vg
And The charge amount Q1 charged by the capacitive element 101 is C, where the capacitance of the capacitive element 101 is C.
Q1 = CV1 = C (Vp + Velth−Vth−Vg)
It becomes.

第3状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。EL閾値印加スイッチ823はONでもOFFでもよい。放電後の容量素子101の第1の電極の電位をV2、容量線102の電位をVgとすると、放電後に容量素子101に残っている電荷量Q2は、
Q2=C(V2−Vg)
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(V1−V2+Vg)
=C(Vp+Velth−Vth−V2)
となる。ここで放電後の容量素子101の第1の電極の電位V2はEL素子の閾値電圧である。また、EL閾値容量821の両端の電位差VelthがEL素子の閾値電圧とすると、
V2=Velth
となる。結局放電されEL素子に流れる電荷量Qは、
Q=C(Vb−Vth)
となる。
In the third state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element. The EL threshold application switch 823 may be ON or OFF. When the potential of the first electrode of the capacitor 101 after discharge is V2 and the potential of the capacitor line 102 is Vg, the amount of charge Q2 remaining in the capacitor 101 after discharge is
Q2 = C (V2-Vg)
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (V1-V2 + Vg)
= C (Vp + Velth−Vth−V2)
It becomes. Here, the potential V2 of the first electrode of the capacitor 101 after discharging is a threshold voltage of the EL element. Further, when the potential difference Velth across the EL threshold capacitor 821 is the threshold voltage of the EL element,
V2 = Velth
It becomes. The amount of charge Q that eventually discharges and flows to the EL element is:
Q = C (Vb−Vth)
It becomes.

第4状態では、信号線809の電位がEL素子の陰極と同電位になり、書込スイッチ808がONし、EL閾値印加スイッチ823がOFFし、EL閾値取込スイッチ825がONする。また、充電スイッチ103がOFFし、放電スイッチ105がONする。容量素子101からEL素子への放電は、放電端子106とEL素子の陰極の電位差が、EL素子の閾値電圧になったときに停止する。このときEL閾値取込端子826は放電端子106と同電位となる。そのため、EL閾値容量821の両端の電位差はEL素子の閾値電圧と同じになる。そのため第3状態で、EL閾値容量821の両端の電位差VelthをEL素子の閾値電圧とすることができる。   In the fourth state, the potential of the signal line 809 becomes the same as that of the cathode of the EL element, the writing switch 808 is turned on, the EL threshold application switch 823 is turned off, and the EL threshold take-in switch 825 is turned on. Further, the charge switch 103 is turned off and the discharge switch 105 is turned on. The discharge from the capacitor 101 to the EL element stops when the potential difference between the discharge terminal 106 and the cathode of the EL element reaches the threshold voltage of the EL element. At this time, the EL threshold value capture terminal 826 has the same potential as the discharge terminal 106. Therefore, the potential difference between both ends of the EL threshold capacitor 821 is the same as the threshold voltage of the EL element. Therefore, in the third state, the potential difference Velth between both ends of the EL threshold capacitor 821 can be set as the threshold voltage of the EL element.

第1〜第4状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、第3状態と同時に第4状態が実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量810に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量821に充電する。ただし、第1〜第4状態はそれぞれ交互に繰り返してもよい。   The first to fourth states are executed as follows. First, the first state is executed, the second state and the third state are repeated at an alternate frequency f, and the fourth state is executed simultaneously with the third state. In the first state, the gradation capacitor 810 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 821 in the fourth state. To charge. However, the first to fourth states may be alternately repeated.

EL閾値容量821の両端に充電されたEL素子の閾値電圧が、第2状態においてVelthで表記された電圧として、Vpに対して上乗せされ充電されることとなる。   The threshold voltage of the EL element charged at both ends of the EL threshold capacitor 821 is charged by being added to Vp as a voltage expressed as Velth in the second state.

第2状態と第3状態を周波数fで繰り返した場合、EL素子に流れる電流量Iは、
I=fQ=fC(Vp−Vth)
となる。このことからEL素子に流れる電流量は、階調容量810の両端の電位差Vpと、階調TFT507の閾値電圧をVthと、周波数fと、容量素子101の静電容量Cとで決定する。
When the second state and the third state are repeated at the frequency f, the current amount I flowing through the EL element is
I = fQ = fC (Vp−Vth)
It becomes. Therefore, the amount of current flowing through the EL element is determined by the potential difference Vp across the gradation capacitor 810, the threshold voltage Vth of the gradation TFT 507, the frequency f, and the capacitance C of the capacitor 101.

容量素子101の静電容量Cと、階調TFT507の閾値電圧Vthは素子特性によってほぼある一定値に固定される。   The capacitance C of the capacitor 101 and the threshold voltage Vth of the gradation TFT 507 are fixed to a certain constant value depending on the element characteristics.

つまり、本実施例においてEL素子に流れる電流値は、階調容量810の両端の電位差Vpによって決定することができる。これは、書込スイッチ808がONのときの信号線809の電圧Vpと等しいため、EL素子に流れる電流値を信号線809の電圧によって制御することが可能である。   That is, in this embodiment, the value of the current flowing through the EL element can be determined by the potential difference Vp across the gradation capacitor 810. Since this is equal to the voltage Vp of the signal line 809 when the writing switch 808 is ON, the current value flowing through the EL element can be controlled by the voltage of the signal line 809.

一般にEL素子は発光すると劣化し、閾値電圧が変化する。これはEL素子を駆動する画素をマトリクス状に配置した表示装置では、画素によってEL素子の劣化速度が異なった場合に、画素によって発光輝度が異なる輝度むらという表示不良を発生させる。本実施形態ではEL閾値電圧を充電電圧に対して上乗せすることで、EL閾値電圧の変動に影響されない表示を実現している。   In general, an EL element deteriorates when it emits light, and the threshold voltage changes. This is because, in a display device in which pixels that drive EL elements are arranged in a matrix, when the deterioration speed of the EL elements varies depending on the pixels, a display defect such as uneven brightness with different emission luminance occurs depending on the pixels. In this embodiment, the EL threshold voltage is added to the charging voltage to realize display that is not affected by the fluctuation of the EL threshold voltage.

ところで、EL素子とTFTを直列接続し、TFTのゲート電圧を変化させることで電流値を制御する方法では、TFTのゲート電圧とドレイン電流の関係が非線形特性のため、TFT特性に合わせて階調と電圧値の関係を非線形に制御する必要がある。これは外部駆動回路又は内部駆動回路を複雑化する。また、TFT特性を均一化することは難しいため、階調ずれを生ずる。   By the way, in the method of controlling the current value by connecting the EL element and the TFT in series and changing the gate voltage of the TFT, the relationship between the TFT gate voltage and the drain current is a non-linear characteristic. It is necessary to control the relationship between voltage and voltage value nonlinearly. This complicates the external drive circuit or the internal drive circuit. Further, since it is difficult to make the TFT characteristics uniform, a gradation shift occurs.

本実施形態では、電圧で輝度を制御することが可能であり、さらに電圧値と輝度の関係が線形である。これはEL素子に流れる電流量Iが、信号線809の電圧Vpと比例関係にあることを理由としている。このことから本実施形態は、外部駆動回路又は内部駆動回路が簡略で、階調ずれを生じず、黒に近い中間調の表示が容易である利点を持つ。   In the present embodiment, the luminance can be controlled by voltage, and the relationship between the voltage value and the luminance is linear. This is because the amount of current I flowing through the EL element is proportional to the voltage Vp of the signal line 809. For this reason, the present embodiment has an advantage that the external drive circuit or the internal drive circuit is simple, gradation is not generated, and halftone display close to black is easy.

本実施例において、第4状態で、信号線809の電位をEL素子の陰極電圧と同電位として説明したが、これに限らない。信号線809の電位が任意の電位であっても、EL素子の閾値電圧のばらつきや劣化の影響を補正できる。   In this embodiment, the potential of the signal line 809 is described as the same potential as the cathode voltage of the EL element in the fourth state, but the present invention is not limited to this. Even if the potential of the signal line 809 is an arbitrary potential, it is possible to correct the influence of variation and deterioration of the threshold voltage of the EL element.

本実施形態では、EL素子の劣化による影響を補正する以外に、実施の形態1と3で示した利点も持つ。   The present embodiment has the advantages described in the first and third embodiments in addition to correcting the influence due to the deterioration of the EL element.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量810の第1の電極が信号線809と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極が階調TFT807の第1の電極と接続し、第2の電極が容量線102と電気的に接続し、階調TFT807の第2の電極が充電端子104と電気的に接続し、充電端子104と容量線102が異なる固定電位であり、階調TFT807のゲートと階調容量線811との間にEL閾値容量821と階調容量810が電気的に直列に設けられ、階調容量線811が固定電位になればよい。第3状態においては、容量素子101の第1の電極がEL素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。第4状態においては、EL閾値容量821の第1の電極がEL素子と電気的に接続し、第2の電極が固定電位であればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, the first electrode of the gradation capacitor 810 has a voltage equal to that of the signal line 809 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is connected to the first electrode of the gradation TFT 807, the second electrode is electrically connected to the capacitor line 102, and the second electrode of the gradation TFT 807 is connected. Are electrically connected to the charging terminal 104, the charging terminal 104 and the capacitor line 102 have different fixed potentials, and an EL threshold capacitor 821 and a gradation capacitor 810 are provided between the gate of the gradation TFT 807 and the gradation capacitor line 811. It is only necessary that the gradation capacitor line 811 be electrically connected in series and have a fixed potential. In the third state, the first electrode of the capacitor 101 is electrically connected to the EL element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to be a fixed potential. In the fourth state, the first electrode of the EL threshold capacitor 821 may be electrically connected to the EL element and the second electrode may be a fixed potential.

(実施の形態6)
本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、一定電流をEL素子に与え、また階調手段によって発光階調に応じて電流を流す時間を変化させ、さらにEL閾値補正手段によって充電電圧にEL素子の閾値電圧を上乗せし、さらにTFT閾値補正手段によってTFTの閾値電圧を相殺し、所望の輝度をEL素子の劣化やTFTのばらつきに関わりなく一定に得ることを目的とする。
(Embodiment 6)
3 shows another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitor element are repeated by using the charging unit and the discharging unit, a constant current is applied to the EL element, and the time for supplying the current according to the light emission gradation is changed by the gradation unit. The threshold voltage of the EL element is added to the charging voltage by the EL threshold correction means, and the threshold voltage of the TFT is offset by the TFT threshold correction means, so that a desired brightness can be obtained regardless of the deterioration of the EL element or the variation of the TFT. With the goal.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

本実施例において、階調手段は図2(A)、(B)に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the gradation means is the same as that shown in FIGS. 2 (A) and 2 (B). Further, since the configuration has already been shown, it will be omitted.

図9にEL閾値補正手段とTFT閾値補正手段を示す。図9に示した構成で、EL素子とTFTの閾値電圧を充電電圧に上乗せすることで、EL閾値劣化とTFT閾値ばらつきの影響を補正する。EL閾値容量921と、充電バイアス端子922と、EL閾値印加スイッチ923と、EL閾値印加TFT924と、EL閾値取込スイッチ925と、EL閾値取込端子926と、TFT閾値容量931と、TFT閾値容量線932と、TFT閾値第1取込スイッチ941と、TFT閾値第2取込スイッチ942と、TFT閾値第3取込スイッチ943と、TFT閾値第4取込スイッチ944を有する。Q、Q'は図1で示したd、eの位置に挿入する端子である。   FIG. 9 shows EL threshold value correcting means and TFT threshold value correcting means. With the configuration shown in FIG. 9, the influence of EL threshold deterioration and TFT threshold variation is corrected by adding the threshold voltage of the EL element and TFT to the charging voltage. EL threshold capacitance 921, charging bias terminal 922, EL threshold application switch 923, EL threshold application TFT 924, EL threshold capture switch 925, EL threshold capture terminal 926, TFT threshold capacitance 931, and TFT threshold capacitance It includes a line 932, a TFT threshold first capture switch 941, a TFT threshold second capture switch 942, a TFT threshold third capture switch 943, and a TFT threshold fourth capture switch 944. Q and Q ′ are terminals to be inserted at the positions d and e shown in FIG.

EL閾値印加TFT924の第1の電極は、充電スイッチ103の第1の電極とTFT閾値第1取込スイッチ941の第2の電極とTFT閾値第2取込スイッチ942の第1の電極と接続し、第2の電極はTFT閾値第4取込スイッチ944を介して、充電端子104とTFT閾値第3取込スイッチ943の第1の電極と接続し、ゲートはTFT閾値第3取込スイッチ943の第2の電極とTFT閾値容量931の第1の電極と接続している。TFT閾値容量931の第2の電極はEL閾値印加スイッチ923の第1の電極とTFT閾値第1取込スイッチ941の第1の電極と接続している。TFT閾値第2取込スイッチ942の第2の電極はTFT閾値容量線932と接続している。EL閾値印加スイッチ923の第2の電極はEL閾値容量921の第1の電極とEL閾値取込スイッチ925の第2の電極と接続している。EL閾値容量921の第2の電極は充電バイアス端子922と接続している。EL閾値取込スイッチ925の第1の電極はEL閾値取込端子926と接続している。EL閾値取込端子926は図1で示したa〜dのうち1箇所に接続する。   The first electrode of the EL threshold application TFT 924 is connected to the first electrode of the charge switch 103, the second electrode of the TFT threshold first take-in switch 941, and the first electrode of the TFT threshold second take-in switch 942. The second electrode is connected to the charging terminal 104 and the first electrode of the TFT threshold value third take-in switch 943 through the TFT threshold value fourth take-in switch 944, and the gate is connected to the TFT threshold value third take-in switch 943. The second electrode is connected to the first electrode of the TFT threshold capacitance 931. The second electrode of the TFT threshold capacitance 931 is connected to the first electrode of the EL threshold application switch 923 and the first electrode of the TFT threshold first take-in switch 941. The second electrode of the TFT threshold value second take-in switch 942 is connected to the TFT threshold capacity line 932. The second electrode of the EL threshold application switch 923 is connected to the first electrode of the EL threshold capacitor 921 and the second electrode of the EL threshold take-in switch 925. A second electrode of the EL threshold capacitance 921 is connected to the charging bias terminal 922. The first electrode of the EL threshold value capture switch 925 is connected to the EL threshold value capture terminal 926. The EL threshold value capture terminal 926 is connected to one of a to d shown in FIG.

階調手段とEL閾値補正手段を同じ位置に挿入する場合、階調手段と閾値補正手段は直列に接続する。なお、直列に接続する場合に、どちらを充電端子に電気的に近い位置に接続するかは特に限定しない。   When the gradation means and the EL threshold correction means are inserted at the same position, the gradation means and the threshold correction means are connected in series. In addition, when connecting in series, there is no particular limitation as to which one is connected to a position electrically close to the charging terminal.

図10に階調手段、EL閾値補正手段とTFT閾値補正手段を挿入した例を示す。例では図1のeで示した位置に図9のEL閾値補正手段とTFT閾値補正手段をQ、Q'の位置で挿入し、aで示した位置にEL閾値取込端子926を接続し、同じくaで示した位置に図2(A)の階調手段を挿入している。図2(A)のPで示した端子側にEL閾値取込端子926が接続しているが、P'側に接続してもよい。   FIG. 10 shows an example in which gradation means, EL threshold correction means, and TFT threshold correction means are inserted. In the example, the EL threshold value correcting means and the TFT threshold value correcting means of FIG. 9 are inserted at the positions indicated by Q and Q ′ at the position indicated by e in FIG. 1, and the EL threshold value capturing terminal 926 is connected at the position indicated by a. Similarly, the gradation means of FIG. 2A is inserted at the position indicated by a. Although the EL threshold value capture terminal 926 is connected to the terminal side indicated by P in FIG. 2A, it may be connected to the P ′ side.

図10の構成を例として、動作について説明する。本実施形態において、5つの状態を繰り返す動作をする。   The operation will be described by taking the configuration of FIG. 10 as an example. In this embodiment, an operation of repeating five states is performed.

第1状態はEL素子の階調を制御する信号として、発光、非発光の信号を階調容量210に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子の閾値電圧の取得を目的とする。第5状態はEL閾値印加TFT924の閾値電圧の取得を目的とする。   The first state is intended to write light emission and non-light emission signals into the gradation capacitor 210 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state aims at obtaining the threshold voltage of the EL element. The fifth state aims at obtaining the threshold voltage of the EL threshold application TFT 924.

第1状態は、実施の形態2の第1状態と同様であるため省略する。   Since the first state is the same as the first state of the second embodiment, a description thereof will be omitted.

第2状態は、階調手段の動作は実施の形態2の第2状態と同様である。ただし、EL閾値補正手段とTFT閾値補正手段が挿入されているため、容量素子101の両端に印加される電圧が実施の形態2とは異なる。   In the second state, the operation of the gradation means is the same as in the second state of the second embodiment. However, since the EL threshold correction unit and the TFT threshold correction unit are inserted, the voltage applied to both ends of the capacitor 101 is different from that in the second embodiment.

第2状態では、階調手段の動作の他にEL閾値補正手段の動作として、EL閾値取込スイッチ925がOFFし、充電バイアス端子922にEL閾値印加TFT924がONする条件の所望の電圧が印加され、EL閾値印加スイッチ923がONする。また、TFT閾値補正手段の動作として、TFT閾値第1〜第3取込スイッチ941〜943がOFFし、TFT閾値第4取込スイッチ944がONする。このとき階調スイッチ207の第1、第2の電極PP'の挿入位置が図1においてaで示す位置にあるため、容量素子101に電荷の充電が開始される。また、電荷の充電とともに容量素子101の第1の電極の電位が上昇し、EL閾値印加TFT924のゲート・ソース間電圧が低下する。そしてEL閾値印加TFT924のゲート・ソース間電圧が、EL閾値印加TFT924の閾値電圧を下回ると、EL閾値印加TFT924がOFFし充電が停止する。   In the second state, as the operation of the EL threshold correction means in addition to the operation of the gradation means, the EL threshold take-in switch 925 is turned off, and a desired voltage under the condition that the EL threshold application TFT 924 is turned on is applied to the charging bias terminal 922. Then, the EL threshold application switch 923 is turned on. As the operation of the TFT threshold value correcting means, the TFT threshold value first to third take-in switches 941 to 943 are turned off, and the TFT threshold value fourth take-in switch 944 is turned on. At this time, since the insertion position of the first and second electrodes PP ′ of the gradation switch 207 is at a position indicated by “a” in FIG. 1, charging of the capacitor element 101 is started. Further, as the charge is charged, the potential of the first electrode of the capacitor 101 increases, and the gate-source voltage of the EL threshold application TFT 924 decreases. When the voltage between the gate and source of the EL threshold application TFT 924 falls below the threshold voltage of the EL threshold application TFT 924, the EL threshold application TFT 924 is turned off and charging is stopped.

EL素子の陰極電位を基準電位としたときの充電バイアス端子922の電位をVb、EL閾値容量921の両端の電位差をVelth(第1の電極の電位≧第2の電極の電位)、TFT閾値容量931の両端の電位差をVtft(第1の電極の電位≧第2の電極の電位)とすると、EL閾値印加TFT924のゲートに印加される電圧は、Vb+Velth+Vtftとなる。また、EL閾値印加TFT624の閾値電圧をVthとすると、容量素子101の充電が停止した時の容量素子101の第1の電極の電位は、Vb+Velth+Vtft−Vthとなる。このときの容量素子101に充電された電荷量Q1は、容量線102の電位をVg、静電容量をCとすると、
Q1=C(Vb+Velth+Vtft−Vth−Vg)
となる。
When the cathode potential of the EL element is the reference potential, the potential of the charging bias terminal 922 is Vb, the potential difference between both ends of the EL threshold capacitance 921 is Velth (the potential of the first electrode ≧ the potential of the second electrode), and the TFT threshold capacitance When the potential difference between both ends of 931 is Vtft (the potential of the first electrode ≧ the potential of the second electrode), the voltage applied to the gate of the EL threshold application TFT 924 is Vb + Velth + Vtft. Further, when the threshold voltage of the EL threshold application TFT 624 is Vth, the potential of the first electrode of the capacitor 101 when the charging of the capacitor 101 is stopped is Vb + Velth + Vtft−Vth. At this time, the amount of charge Q1 charged in the capacitive element 101 is Vg as the potential of the capacitive line 102 and C as the electrostatic capacitance.
Q1 = C (Vb + Velth + Vtft−Vth−Vg)
It becomes.

第3状態は実施の形態2の第3状態と同様である。   The third state is the same as the third state of the second embodiment.

第4状態では、充電バイアス端子922の電位がEL素子の陰極電圧と同電位になり、EL閾値印加スイッチ923がOFFし、EL閾値取込スイッチ925がONする。容量素子101からEL素子への放電は、放電端子106とEL素子の陰極の電位差が、EL素子の閾値電圧になったときに停止する。このときEL閾値取込端子926は放電端子106と同電位となる。また、EL閾値容量921の両端の電位差はEL素子の閾値電圧と同じになる。   In the fourth state, the potential of the charging bias terminal 922 is the same as the cathode voltage of the EL element, the EL threshold application switch 923 is turned off, and the EL threshold take-in switch 925 is turned on. The discharge from the capacitor 101 to the EL element stops when the potential difference between the discharge terminal 106 and the cathode of the EL element reaches the threshold voltage of the EL element. At this time, the EL threshold value capture terminal 926 is at the same potential as the discharge terminal 106. Further, the potential difference between both ends of the EL threshold capacitance 921 is the same as the threshold voltage of the EL element.

つまりEL閾値容量921の両端に充電されたEL素子の閾値電圧が、第2状態においてVelthで表記された電圧として、Vbに対して上乗せされ充電されることとなる。   That is, the threshold voltage of the EL element charged at both ends of the EL threshold capacitance 921 is charged with being added to Vb as a voltage expressed as Velth in the second state.

階調スイッチ207がOFFならば、電荷の放電はない。   If the gradation switch 207 is OFF, there is no charge discharge.

階調スイッチ207がONの場合、放電後の容量素子101の第1の電極の電位をV2とすると、容量線102の電位がVgのとき、放電後に容量素子101に残っている電荷量Q2は、
Q2=C(V2−Vg)
となる。
When the gradation switch 207 is ON, if the potential of the first electrode of the capacitor 101 after discharge is V2, and the potential of the capacitor line 102 is Vg, the amount of charge Q2 remaining in the capacitor 101 after discharge is ,
Q2 = C (V2-Vg)
It becomes.

第5状態は、充電スイッチ103がOFFし、EL閾値印加スイッチ923がOFFし、TFT閾値第1〜第3取込スイッチ941〜943がONし、TFT閾値第4取込スイッチ944がOFFする。また、TFT閾値容量線932の電位が、充電端子104よりも低くなる。このとき充電端子104とTFT閾値容量線932との電位差は、EL閾値印加TFT924の閾値電圧以上である。   In the fifth state, the charging switch 103 is turned off, the EL threshold value application switch 923 is turned off, the TFT threshold value first to third take-in switches 941 to 943 are turned on, and the TFT threshold value fourth take-in switch 944 is turned off. In addition, the potential of the TFT threshold capacitance line 932 becomes lower than that of the charging terminal 104. At this time, the potential difference between the charging terminal 104 and the TFT threshold capacitance line 932 is equal to or higher than the threshold voltage of the EL threshold application TFT 924.

このとき、TFT閾値容量931の両端の電位差は、EL閾値印加TFT924の閾値電圧Vthと等しくなる。そして、TFT閾値第1〜第3取込スイッチ941〜943をOFFすると、TFT閾値容量931にはEL閾値印加TFT924の閾値電圧Vthが保持される。つまり第2状態で示した、TFT閾値容量931の両端の電位差をVtftはEL閾値印加TFT924の閾値電圧Vthと等しく、容量素子101に充電された電荷量Q1は、
Q1=C(Vb+Velth+Vtft−Vth−Vg)
=C(Vb+Velth−Vg)
となる。つまり、容量素子101に充電された電荷量Q1が、EL閾値印加TFT924の閾値電圧Vthに影響されない。
At this time, the potential difference between both ends of the TFT threshold capacitance 931 becomes equal to the threshold voltage Vth of the EL threshold application TFT 924. When the TFT threshold value first to third take-in switches 941 to 943 are turned OFF, the threshold voltage Vth of the EL threshold voltage application TFT 924 is held in the TFT threshold value capacitor 931. That is, in the second state, the potential difference between both ends of the TFT threshold capacitance 931 is equal to the threshold voltage Vth of the EL threshold application TFT 924, and the charge amount Q1 charged in the capacitive element 101 is
Q1 = C (Vb + Velth + Vtft−Vth−Vg)
= C (Vb + Velth-Vg)
It becomes. That is, the charge amount Q1 charged in the capacitor 101 is not affected by the threshold voltage Vth of the EL threshold application TFT 924.

第5状態では充電スイッチ103はONでもよい。   In the fifth state, the charging switch 103 may be ON.

結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(Vb+Velth−V2)
となる。ここで放電後の容量素子101の第1の電極の電位はEL素子の閾値電圧と等しいため、
V2=Velth
となり、結局放電されEL素子に流れる電荷量Qは、
Q=CVb
となる。
After all, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (Vb + Velth-V2)
It becomes. Here, since the potential of the first electrode of the capacitor 101 after discharge is equal to the threshold voltage of the EL element,
V2 = Velth
The amount of charge Q that is eventually discharged and flows to the EL element is
Q = CVb
It becomes.

階調スイッチ207がOFFの場合、EL素子に流れる電荷量はほぼ0となる。   When the gradation switch 207 is OFF, the amount of charge flowing through the EL element is almost zero.

以上の動作を周波数fで繰り返すと、階調スイッチがONの場合、EL素子に流れる電流量Iは、
I=fQ=fCVb
となる。また、階調スイッチがOFFの場合、EL素子に流れる電流量Iは、
I=0
となる。このことからEL素子に流れる電流量は、EL素子の陰極電位を基準電位としたときの充電バイアス端子822の電位をVbと、周波数fと、容量素子101の静電容量Cと、階調スイッチ207の状態とで決定される。最大階調においてある発光輝度を得るためには、最大階調においてその輝度で発光させるためにEL素子に流す必要のある電流値Iを求め、そこから電圧値Vbと、周波数fと、容量素子101の静電容量Cとを決定する。ただし、容量素子101の静電容量Cは素子特性として固定されるため、実際に決めるのはEL素子の陰極電位を基準電位としたときの充電バイアス端子822の電位をVbと周波数fである。
When the above operation is repeated at the frequency f, when the gradation switch is ON, the amount of current I flowing through the EL element is
I = fQ = fCVb
It becomes. When the gradation switch is OFF, the current amount I flowing through the EL element is
I = 0
It becomes. From this, the amount of current flowing through the EL element includes the potential Vb of the charging bias terminal 822 when the cathode potential of the EL element is the reference potential, the frequency f, the capacitance C of the capacitor 101, and the gradation switch. And 207 state. In order to obtain a certain light emission luminance at the maximum gradation, a current value I that needs to be passed through the EL element to emit light at the maximum gradation is obtained, from which a voltage value Vb, a frequency f, and a capacitive element are obtained. The capacitance C of 101 is determined. However, since the capacitance C of the capacitive element 101 is fixed as an element characteristic, what is actually determined is the potential of the charging bias terminal 822 when the cathode potential of the EL element is the reference potential, Vb and the frequency f.

図9のQ、Q'を図1のdの位置に設けてもよい。その場合、第5状態で充電スイッチ103をONする。   Q and Q 'in FIG. 9 may be provided at the position d in FIG. In that case, the charging switch 103 is turned ON in the fifth state.

一般にEL素子は発光すると劣化し、閾値電圧が変化する。これはEL素子を駆動する画素をマトリクス状に配置した表示装置では、画素によってEL素子の劣化速度が異なった場合に、画素によって発光輝度が異なる輝度むらという表示不良を発生させる。本実施形態ではEL閾値電圧を充電電圧に対して上乗せすることで、EL閾値電圧の変動に影響されない表示を実現している。   In general, an EL element deteriorates when it emits light, and the threshold voltage changes. This is because, in a display device in which pixels that drive EL elements are arranged in a matrix, when the deterioration speed of the EL elements varies depending on the pixels, a display defect such as uneven brightness with different emission luminance occurs depending on the pixels. In this embodiment, the EL threshold voltage is added to the charging voltage to realize display that is not affected by the fluctuation of the EL threshold voltage.

また、TFTはその結晶状態などの影響で、均一な特性にすることが難しい。これはEL素子を駆動する画素をマトリクス状に配置した表示装置では、画素によって充電電荷量が異なる原因となり、輝度むらという表示不良を発生させる。本実施例ではEL閾値印加TFT924の閾値電圧を、EL閾値印加TFT924のゲートに上乗せして印加することで、充電電圧がEL閾値印加TFT924の閾値電圧に影響されないようにした。これによって、TFTの不均一性に影響されない表示を実現している。   Moreover, it is difficult to make the TFT uniform characteristics due to the influence of its crystal state. This is because, in a display device in which pixels for driving EL elements are arranged in a matrix, the amount of charged charge varies depending on the pixel, and a display defect such as luminance unevenness occurs. In this embodiment, the threshold voltage of the EL threshold application TFT 924 is applied to the gate of the EL threshold application TFT 924 so that the charging voltage is not affected by the threshold voltage of the EL threshold application TFT 924. This realizes a display that is not affected by TFT non-uniformity.

第1〜第5状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、EL閾値容量921の電荷保持が可能な時間に応じて第3状態と同時に第4状態が実行され、TFT閾値容量931の電荷保持が可能な時間に応じて第5状態が実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量210に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量921に充電し、第5状態ではEL閾値印加TFT924の閾値電圧をTFT閾値容量931に充電する。ただし、第1〜第5状態はそれぞれ交互に繰り返してもよい。   The first to fifth states are executed as follows. First, the first state is executed, the second state and the third state are alternately repeated at a frequency f, and the fourth state is executed simultaneously with the third state according to the time during which the EL threshold capacitor 921 can hold the charge. The fifth state is executed according to the time during which the TFT threshold capacitance 931 can hold the charge. In the first state, the gradation capacitor 210 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 921 in the fourth state. In the fifth state, the threshold voltage of the EL threshold application TFT 924 is charged to the TFT threshold capacitor 931. However, the first to fifth states may be alternately repeated.

次に、階調手段として図2(B)を用いた場合を示す。図2(B)を用いた場合、6つの状態を繰り返す動作をする。   Next, a case where FIG. 2B is used as the gradation means is shown. When FIG. 2B is used, an operation of repeating six states is performed.

第1〜第5状態は、本実施形態において既に説明した状態と同じである。また、第6状態は実施の形態2の第4状態と同様であるため省略する。   The first to fifth states are the same as those already described in the present embodiment. Further, the sixth state is the same as the fourth state of the second embodiment, and is omitted.

第1〜第6状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、EL閾値容量921の電荷保持が可能な時間に応じて第3状態と同時に第4状態が実行され、TFT閾値容量931の電荷保持が可能な時間に応じて第5状態が実行され、第6状態が階調に応じて実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量210に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量921に充電し、第5状態ではEL閾値印加TFT924の閾値電圧をTFT閾値容量931に充電し、第6状態ではEL素子の発光時間を決定する。ただし、第1〜第6状態はそれぞれ交互に繰り返してもよい。   The first to sixth states are executed as follows. First, the first state is executed, the second state and the third state are alternately repeated at a frequency f, and the fourth state is executed simultaneously with the third state according to the time during which the EL threshold capacitor 921 can hold the charge. The fifth state is executed in accordance with the time during which the TFT threshold capacitance 931 can hold the charge, and the sixth state is executed in accordance with the gradation. In the first state, the gradation capacitor 210 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 921 in the fourth state. In the fifth state, the threshold voltage of the EL threshold application TFT 924 is charged to the TFT threshold capacitor 931, and in the sixth state, the light emission time of the EL element is determined. However, the first to sixth states may be alternately repeated.

本実施例において、第3状態ではEL閾値取込スイッチを常にONすることで、第3状態になる都度EL閾値電圧をEL閾値容量921に充電していた。この場合でも、一旦充電されたEL閾値電圧が、常に最新のEL閾値電圧に修正されるだけなので問題ない。しかし、EL閾値電圧は1回の充放電時間(周波数が100kHzなら10マイクロ秒)ではあまり変化しない。そのため、第3状態になる都度EL閾値電圧をEL閾値容量921に充電しなくてもよい。例えば1フレーム時間(60フレーム毎秒なら1/60秒)毎にEL閾値電圧をEL閾値容量921に充電すればよい。この場合、EL閾値容量921に充電しない場合は、EL閾値取込スイッチ925はOFFのままとし、また充電バイアス端子922の電圧は任意である。   In this embodiment, in the third state, the EL threshold voltage is charged to the EL threshold capacitor 921 each time the third state is reached by always turning on the EL threshold value taking switch. Even in this case, there is no problem because the EL threshold voltage once charged is always corrected to the latest EL threshold voltage. However, the EL threshold voltage does not change much in one charge / discharge time (10 microseconds if the frequency is 100 kHz). Therefore, it is not necessary to charge the EL threshold capacitor 921 with the EL threshold voltage every time the third state is entered. For example, the EL threshold voltage may be charged to the EL threshold capacitor 921 every frame time (1/60 seconds for 60 frames per second). In this case, when the EL threshold capacitance 921 is not charged, the EL threshold take-in switch 925 remains OFF, and the voltage of the charging bias terminal 922 is arbitrary.

本実施例において、第3状態で、充電バイアス端子922の電位をEL素子の陰極電圧と同電位として説明したが、これに限らない。充電バイアス端子922の電位が任意の電位であっても、EL素子の閾値電圧のばらつきや劣化の影響を補正できる。   In the present embodiment, the potential of the charging bias terminal 922 is described as the same potential as the cathode voltage of the EL element in the third state, but the present invention is not limited to this. Even if the potential of the charging bias terminal 922 is an arbitrary potential, it is possible to correct the influence of variation and deterioration of the threshold voltage of the EL element.

本実施形態では、TFTの不均一性の影響を補正する以外に、実施の形態1、2と4で示した利点も持つ。   This embodiment has the advantages shown in the first, second, and fourth embodiments in addition to correcting the influence of TFT non-uniformity.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量210の第1の電極が信号線209と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極がEL閾値印加TFT924の第1の電極と電気的に接続し、第2の電極が容量線102と電気的に接続し、EL閾値印加TFT924の第2の電極が充電端子104と電気的に接続し、充電端子104と容量線102が異なる固定電位であり、EL閾値印加TFT924のゲートと充電バイアス端子922との間にEL閾値容量921とTFT閾値容量931とが電気的に直列接続で挟まれ、充電バイアス端子622がEL閾値印加TFT924をONする電位であればよい。第3状態においては、容量素子101の第1の電極が発光素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。また第2状態又は第3状態において、第1状態での容量素子210の充電電圧に応じて、容量素子102の第1の電極又は第2の電極が浮遊状態となればよい。第4状態においては、EL閾値容量921の第1の電極がEL素子と電気的に接続し、第2の電極が固定電位であればよい。第5状態においては、EL閾値印加TFT924の第1の電極とゲートがある同一の電位に保たれ、第2の電極が別の電位に保たれ、ゲートがTFT閾値容量931の第1の電極と接続し、第2の電極が固定電位になればよい。第6状態においては、階調容量210の第1の電極が消去線213と等しい電圧になり、第2の電極が固定電位になり、消去線213は、容量素子102の第1の電極又は第2の電極を浮遊状態とする電位であればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, it is sufficient that the first electrode of the gradation capacitor 210 has a voltage equal to that of the signal line 209 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is electrically connected to the first electrode of the EL threshold application TFT 924, the second electrode is electrically connected to the capacitor line 102, and the EL threshold application TFT 924 is connected. The second electrode is electrically connected to the charging terminal 104, the charging terminal 104 and the capacitor line 102 have different fixed potentials, and the EL threshold capacitance 921 is connected between the gate of the EL threshold application TFT 924 and the charging bias terminal 922. Any potential may be used as long as it is electrically connected in series with the TFT threshold capacitance 931 and the charging bias terminal 622 turns on the EL threshold application TFT 924. In the third state, the first electrode of the capacitor 101 is electrically connected to the light-emitting element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to have a fixed potential. In the second state or the third state, the first electrode or the second electrode of the capacitor 102 may be in a floating state in accordance with the charging voltage of the capacitor 210 in the first state. In the fourth state, the first electrode of the EL threshold capacitance 921 may be electrically connected to the EL element and the second electrode may be a fixed potential. In the fifth state, the first electrode and the gate of the EL threshold application TFT 924 are kept at a certain potential, the second electrode is kept at a different potential, and the gate is connected to the first electrode of the TFT threshold capacitance 931. It is only necessary that the second electrode is connected to a fixed potential. In the sixth state, the first electrode of the gradation capacitor 210 has the same voltage as that of the erasing line 213, the second electrode has a fixed potential, and the erasing line 213 has the first electrode of the capacitor 102 or the first electrode. Any potential may be used as long as the second electrode is in a floating state.

(実施の形態7)
本発明の他の一実施形態を示す。本実施形態は充電手段、放電手段を用いることで、容量素子の充放電を繰り返し、また階調手段によって発光輝度に応じて容量素子に充電する電荷量を変化させ、それによってEL素子に流す電流を変化させ、さらにEL閾値補正手段によって充電電圧にEL素子の閾値電圧を上乗せし、さらにTFT閾値補正手段によってTFTの閾値電圧を相殺し、所望の輝度をEL素子の劣化やTFTのばらつきに関わりなく得ることを目的とする。
(Embodiment 7)
3 shows another embodiment of the present invention. In the present embodiment, charging and discharging of the capacitive element are repeated by using charging means and discharging means, and the amount of charge charged to the capacitive element is changed by the gradation means in accordance with the light emission luminance, thereby causing a current to flow to the EL element. The threshold voltage of the EL element is added to the charging voltage by the EL threshold correction means, and the threshold voltage of the TFT is offset by the TFT threshold correction means, and the desired luminance is related to the deterioration of the EL element and the variation of the TFT. The aim is to get without.

本実施例において、充電手段、放電手段は図1に示したものと同様である。また、その構成については既に示したので省略する。   In this embodiment, the charging means and discharging means are the same as those shown in FIG. Further, since the configuration has already been shown, it will be omitted.

図11に階調手段とEL閾値補正手段とTFT閾値補正手段を示す。図11に示した構成で、階調を表現し、さらにEL素子とTFTの閾値電圧を充電電圧に上乗せすることで、EL閾値劣化とTFT閾値ばらつきの影響を補正する。階調TFT1107と、書込スイッチ1108と、信号線1109と、階調容量1110と、階調容量線1111と、EL閾値容量1121と、EL閾値印加スイッチ1123と、EL閾値取込スイッチ1125と、EL閾値取込端子1126とを、TFT閾値容量1131と、TFT閾値容量線1132と、TFT閾値第1〜第3取込スイッチ1141〜1143と、TFT閾値第4取込スイッチ1144とを有する。Q、Q'は図1で示したeの位置に挿入する端子である。   FIG. 11 shows gradation means, EL threshold correction means, and TFT threshold correction means. With the configuration shown in FIG. 11, the gradation is expressed, and the threshold voltage of the EL element and TFT is added to the charging voltage, thereby correcting the influence of EL threshold deterioration and TFT threshold variation. Gradation TFT 1107, writing switch 1108, signal line 1109, gradation capacitance 1110, gradation capacitance line 1111, EL threshold capacitance 1121, EL threshold application switch 1123, EL threshold capture switch 1125, The EL threshold value capture terminal 1126 includes a TFT threshold value capacitance 1131, a TFT threshold value capacitance line 1132, TFT threshold value first to third capture switches 1141 to 1143, and a TFT threshold value fourth capture switch 1144. Q and Q ′ are terminals to be inserted at the position e shown in FIG.

階調TFT1107の第1の電極は、充電スイッチ103の第1の電極とTFT閾値第1取込スイッチ1141の第2の電極とTFT閾値第2取込スイッチ1142の第1の電極と接続し、第2の電極はTFT閾値第4取込スイッチ1144を介して充電端子104とTFT閾値第3取込スイッチ1143の第1の電極と接続し、ゲートはTFT閾値第3取込スイッチ1143の第2の電極とTFT閾値容量1131の第1の電極と接続している。TFT閾値容量1131の第2の電極はEL閾値印加スイッチ1123の第1の電極とTFT閾値第1取込スイッチ1141の第1の電極と接続している。TFT閾値第2取込スイッチ1142の第2の電極はTFT閾値容量線1132と接続している。EL閾値印加スイッチ1123の第2の電極はEL閾値容量1121の第1の電極とEL閾値取込スイッチ1125の第2の電極と接続している。EL閾値容量1121の第2の電極は階調容量1110の第1の電極と書込スイッチ1108の第2の電極と接続している。階調容量1110の第2の電極は階調容量線1111と接続している。書込スイッチ1108の第1の電極は信号線1109と接続している。EL閾値取込スイッチ1125の第1の電極はEL閾値取込端子1126と接続している。EL閾値取込端子1126は図1で示したa〜dのうち1箇所に接続する。   The first electrode of the gradation TFT 1107 is connected to the first electrode of the charge switch 103, the second electrode of the TFT threshold value first take-in switch 1141, and the first electrode of the TFT threshold value second take-in switch 1142. The second electrode is connected to the charging terminal 104 and the first electrode of the TFT threshold third take-in switch 1143 via the TFT threshold fourth take-in switch 1144, and the gate is the second of the TFT threshold third take-in switch 1143. Are connected to the first electrode of the TFT threshold capacitance 1131. The second electrode of the TFT threshold capacitance 1131 is connected to the first electrode of the EL threshold application switch 1123 and the first electrode of the TFT threshold first take-in switch 1141. The second electrode of the TFT threshold second take-in switch 1142 is connected to the TFT threshold capacitance line 1132. The second electrode of the EL threshold application switch 1123 is connected to the first electrode of the EL threshold capacitance 1121 and the second electrode of the EL threshold take-in switch 1125. The second electrode of the EL threshold capacitor 1121 is connected to the first electrode of the gradation capacitor 1110 and the second electrode of the writing switch 1108. A second electrode of the gradation capacitor 1110 is connected to the gradation capacitor line 1111. A first electrode of the writing switch 1108 is connected to the signal line 1109. The first electrode of the EL threshold value capture switch 1125 is connected to the EL threshold value capture terminal 1126. The EL threshold value capture terminal 1126 is connected to one of a to d shown in FIG.

階調容量線1111の電圧は、固定電位であれば特に限定しない。   The voltage of the gradation capacitor line 1111 is not particularly limited as long as it is a fixed potential.

信号線1109には、階調に応じた電圧が印加され、容量素子101に充電される電荷量を制御して、EL素子の輝度を制御し、階調を表現する。   A voltage corresponding to a gray scale is applied to the signal line 1109, the amount of charge charged in the capacitor 101 is controlled, the luminance of the EL element is controlled, and the gray scale is expressed.

図11で示した階調手段とEL閾値補正手段とTFT閾値補正手段の挿入方法は、実施の形態6でEL閾値補正手段とTFT閾値補正手段を挿入する方法と同様であり、また図10で示したので省略する。   The method of inserting the gradation means, the EL threshold correction means, and the TFT threshold correction means shown in FIG. 11 is the same as the method of inserting the EL threshold correction means and the TFT threshold correction means in the sixth embodiment, and in FIG. I omitted it.

動作について説明する。本実施形態において、5つの状態を繰り返す動作をする。 The operation will be described. In this embodiment, an operation of repeating five states is performed.

第1状態はEL素子の階調を制御する信号として、輝度の信号を階調容量1110に書込むことを目的とする。第2状態は容量素子101への充電を目的とする。第3状態は容量素子101からEL素子への放電を目的とする。第4状態はEL素子の閾値電圧の取得を目的とする。第5状態は階調TFT1107の閾値電圧の取得を目的とする。   The first state is intended to write a luminance signal to the gradation capacitor 1110 as a signal for controlling the gradation of the EL element. The second state is intended to charge the capacitive element 101. The third state aims at discharging from the capacitive element 101 to the EL element. The fourth state aims at obtaining the threshold voltage of the EL element. The fifth state aims at obtaining the threshold voltage of the gradation TFT 1107.

第1状態は、実施の形態5の第1状態と同様であるため省略する。   Since the first state is the same as the first state of the fifth embodiment, a description thereof will be omitted.

第2状態では、EL閾値取込スイッチ1125がOFFし、EL閾値印加スイッチ1123がONし、TFT閾値第1〜第3取込スイッチ1141〜1143がOFFし、TFT閾値第4取込スイッチ1144がONする。また、充電スイッチ103がONし、放電スイッチ105がOFFする。このとき、充電端子104から容量素子101に、階調TFT1107を通過した電流が流れる。   In the second state, the EL threshold value capture switch 1125 is turned off, the EL threshold value application switch 1123 is turned on, the TFT threshold value first to third capture switches 1141 to 1143 are turned off, and the TFT threshold value fourth capture switch 1144 is turned on. Turn on. Further, the charge switch 103 is turned on and the discharge switch 105 is turned off. At this time, a current that has passed through the gradation TFT 1107 flows from the charging terminal 104 to the capacitor 101.

EL素子の陰極電位を基準電位としたときの、階調容量1110の第1の電極の電圧をVp、EL閾値容量1121の両端の電位差をVelth(第1の電極の電位≧第2の電極の電位)、TFT閾値容量1131の両端の電位差をVtft(第1の電極の電位≧第2の電極の電位)とすると、階調TFT1107のゲート電圧はVp+Velth+Vtftとなる。また、階調TFT1107の閾値電圧をVth、容量線102の電位をVgとすると、容量素子101の両端に印加される電圧V1は、
V1=Vp+Velth+Vtft−Vth−Vg
となる。ただし、充電端子104と容量線102との電位差Vaは、
Va≧Vp+Velth+Vtft−Vth−Vg
とする。そして容量素子101で充電される電荷量Q1は容量素子101の静電容量をCとすると、
Q1=CV1=C(Vp+Velth+Vtft−Vth−Vg)
となる。
When the cathode potential of the EL element is a reference potential, the voltage of the first electrode of the gradation capacitor 1110 is Vp, and the potential difference between both ends of the EL threshold capacitor 1121 is Velth (first electrode potential ≧ second electrode potential). Potential), if the potential difference between both ends of the TFT threshold capacitance 1131 is Vtft (the potential of the first electrode ≧ the potential of the second electrode), the gate voltage of the gradation TFT 1107 is Vp + Velth + Vtft. When the threshold voltage of the gradation TFT 1107 is Vth and the potential of the capacitor line 102 is Vg, the voltage V1 applied to both ends of the capacitor 101 is
V1 = Vp + Velth + Vtft−Vth−Vg
It becomes. However, the potential difference Va between the charging terminal 104 and the capacitor line 102 is
Va ≧ Vp + Velth + Vtft−Vth−Vg
And The charge amount Q1 charged by the capacitive element 101 is C, where the capacitance of the capacitive element 101 is C.
Q1 = CV1 = C (Vp + Velth + Vtft−Vth−Vg)
It becomes.

第3状態では、充電スイッチ103がOFFし、放電スイッチ105がONする。このとき容量素子101に蓄えられた電荷が放電端子106からEL素子に流れる。EL閾値印加スイッチ1123はONでもOFFでもよい。放電後の容量素子101の第1の電極の電位をV2、容量線102の電位をVgとすると、放電後に容量素子101に残っている電荷量Q2は、
Q2=C(V2−Vg)
となり結局、放電されEL素子に流れる電荷量Qは、
Q=Q1−Q2=C(V1−V2+Vg)
=C(Vp+Velth+Vtft−Vth−V2)
となる。ここで放電後の容量素子101の第1の電極の電位V2はEL素子の閾値電圧である。また、EL閾値容量1121の両端の電位差VelthがEL素子の閾値電圧とすると、
V2=Velth
となる。結局放電されEL素子に流れる電荷量Qは、
Q=C(Vp+Vtft−Vth)
となる。
In the third state, the charge switch 103 is turned off and the discharge switch 105 is turned on. At this time, the charge stored in the capacitor 101 flows from the discharge terminal 106 to the EL element. The EL threshold application switch 1123 may be ON or OFF. When the potential of the first electrode of the capacitor 101 after discharge is V2 and the potential of the capacitor line 102 is Vg, the amount of charge Q2 remaining in the capacitor 101 after discharge is
Q2 = C (V2-Vg)
In the end, the amount of charge Q discharged and flowing to the EL element is
Q = Q1-Q2 = C (V1-V2 + Vg)
= C (Vp + Velth + Vtft−Vth−V2)
It becomes. Here, the potential V2 of the first electrode of the capacitor 101 after discharging is a threshold voltage of the EL element. Further, when the potential difference Velth between both ends of the EL threshold capacitance 1121 is the threshold voltage of the EL element,
V2 = Velth
It becomes. The amount of charge Q that eventually discharges and flows to the EL element is:
Q = C (Vp + Vtft−Vth)
It becomes.

第4状態では、信号線1109の電位がEL素子の陰極と同電位になり、書込スイッチ1108がONし、EL閾値印加スイッチ1123がOFFし、EL閾値取込スイッチ1125がONする。また、充電スイッチ103がOFFし、放電スイッチ105がONする。容量素子101からEL素子への放電は、放電端子106とEL素子の陰極の電位差が、EL素子の閾値電圧になったときに停止する。このときEL閾値取込端子1126は放電端子106と同電位となる。そのため、EL閾値容量1121の両端の電位差はEL素子の閾値電圧と同じになる。そのため第3状態で、EL閾値容量1121の両端の電位差VelthをEL素子の閾値電圧とすることができる。   In the fourth state, the potential of the signal line 1109 is the same as that of the cathode of the EL element, the writing switch 1108 is turned on, the EL threshold value application switch 1123 is turned off, and the EL threshold value taking switch 1125 is turned on. Further, the charge switch 103 is turned off and the discharge switch 105 is turned on. The discharge from the capacitor 101 to the EL element stops when the potential difference between the discharge terminal 106 and the cathode of the EL element reaches the threshold voltage of the EL element. At this time, the EL threshold value capture terminal 1126 has the same potential as the discharge terminal 106. Therefore, the potential difference between both ends of the EL threshold capacitance 1121 is the same as the threshold voltage of the EL element. Therefore, in the third state, the potential difference Velth across the EL threshold capacitor 1121 can be set as the threshold voltage of the EL element.

第5状態は、充電スイッチ103がOFFし、EL閾値印加スイッチ1123がOFFし、TFT閾値第1〜第3取込スイッチ1141〜1143がONし、TFT閾値第4取込スイッチ1144がOFFする。また、TFT閾値容量線1132の電位が、充電端子104よりも低くなる。このとき充電端子104とTFT閾値容量線1132との電位差は、階調TFT1107の閾値電圧以上である。   In the fifth state, the charging switch 103 is turned off, the EL threshold application switch 1123 is turned off, the TFT threshold first to third take-in switches 1141 to 1143 are turned on, and the TFT threshold fourth take-in switch 1144 is turned off. Further, the potential of the TFT threshold capacitance line 1132 becomes lower than that of the charging terminal 104. At this time, the potential difference between the charging terminal 104 and the TFT threshold capacitance line 1132 is equal to or higher than the threshold voltage of the gradation TFT 1107.

このとき、TFT閾値容量1131の両端の電位差は、階調TFT1107の閾値電圧Vthと等しくなる。そして、TFT閾値第1〜第3取込スイッチ1141〜1143をOFFすると、TFT閾値容量1131には階調TFT1107の閾値電圧Vthが保持される。つまり第2状態で示した、TFT閾値容量1131の両端の電位差をVtftはEL閾値印加TFT1124の閾値電圧Vthと等しい。結局放電されEL素子に流れる電荷量Qは、
Q1=C(Vp+Vtft−Vth)=CVp
となる。つまり、容量素子101に充電された電荷量Q1は、EL素子と階調TFT1107の閾値電圧に影響されず、第1状態で信号線1109から入力された電圧Vpに決定される。
At this time, the potential difference between both ends of the TFT threshold capacitance 1131 becomes equal to the threshold voltage Vth of the gradation TFT 1107. When the TFT threshold value first to third take-in switches 1141 to 1143 are turned OFF, the threshold voltage Vth of the gradation TFT 1107 is held in the TFT threshold capacitor 1131. In other words, the potential difference Vtft between the both ends of the TFT threshold capacitance 1131 shown in the second state is equal to the threshold voltage Vth of the EL threshold application TFT 1124. The amount of charge Q that eventually discharges and flows to the EL element is:
Q1 = C (Vp + Vtft−Vth) = CVp
It becomes. That is, the amount of charge Q1 charged in the capacitor 101 is determined by the voltage Vp input from the signal line 1109 in the first state without being affected by the threshold voltage of the EL element and the gradation TFT 1107.

第1〜第5状態は次のように実行される。まず第1状態が実行され、第2状態と第3状態が交互にある周波数fで繰り返され、第3状態と同時に第4状態、第5状態が実行される。第1状態ではEL素子の発光輝度に応じた電圧を階調容量1110に充電し、第2状態と第3状態ではEL素子を発光させ、第4状態ではEL素子の閾値電圧をEL閾値容量1121に充電し、第5状態では階調TFTの閾値電圧をTFT閾値容量1131に充電する。ただし、第1〜第5状態はそれぞれ交互に繰り返してもよいし、第4、第5状態を不定期に実行してもよい。第4状態は第3状態と同時であれば実行可能であり、第5状態はTFT閾値第1〜第3取込スイッチ1141〜1143がONで、TFT閾値第4取込スイッチ1144ならば実行可能である。   The first to fifth states are executed as follows. First, the first state is executed, the second state and the third state are repeated at an alternate frequency f, and the fourth state and the fifth state are executed simultaneously with the third state. In the first state, the gradation capacitor 1110 is charged with a voltage corresponding to the light emission luminance of the EL element, the EL element is caused to emit light in the second state and the third state, and the threshold voltage of the EL element is set to the EL threshold capacity 1121 in the fourth state. In the fifth state, the threshold voltage of the gradation TFT is charged into the TFT threshold capacitor 1131. However, the first to fifth states may be alternately repeated, and the fourth and fifth states may be executed irregularly. The fourth state can be executed at the same time as the third state, and the fifth state can be executed if the TFT threshold first to third intake switches 1141 to 1143 are ON and the TFT threshold fourth intake switch 1144 is ON. It is.

EL閾値容量1121の両端に充電されたEL素子の閾値電圧と、TFT閾値容量1131の両端に充電された階調TFT1107の閾値電圧が、第2状態においてVelth+Vtftで表記された電圧として、Vpに対して上乗せされ充電されることとなる。   The threshold voltage of the EL element charged at both ends of the EL threshold capacitor 1121 and the threshold voltage of the gradation TFT 1107 charged at both ends of the TFT threshold capacitor 1131 are expressed as Velth + Vtft in the second state with respect to Vp. Will be charged.

第2状態と第3状態を周波数fで繰り返した場合、EL素子に流れる電流量Iは、
I=fQ=fCVp
となる。このことからEL素子に流れる電流量は、階調容量810の両端の電位差Vpと、周波数fと、容量素子101の静電容量Cとで決定する。
When the second state and the third state are repeated at the frequency f, the current amount I flowing through the EL element is
I = fQ = fCVp
It becomes. Therefore, the amount of current flowing through the EL element is determined by the potential difference Vp across the gradation capacitor 810, the frequency f, and the capacitance C of the capacitor 101.

容量素子101の静電容量Cは素子特性によってほぼある一定値に固定される。   The capacitance C of the capacitive element 101 is fixed to a certain constant value depending on the element characteristics.

つまり、本実施例においてEL素子に流れる電流値は、階調容量1110の両端の電位差Vpによって決定することができる。これは、書込スイッチ1108がONのときの信号線1109の電圧Vpと等しいため、EL素子に流れる電流値を信号線1109の電圧によって制御することが可能である。   That is, in this embodiment, the value of the current flowing through the EL element can be determined by the potential difference Vp across the gradation capacitor 1110. This is equal to the voltage Vp of the signal line 1109 when the writing switch 1108 is ON, so that the current value flowing through the EL element can be controlled by the voltage of the signal line 1109.

図11のQ、Q'を図1のdの位置に設けてもよい。その場合、第5状態で充電スイッチ103をONする。   11 may be provided at the position of d in FIG. In that case, the charging switch 103 is turned ON in the fifth state.

ところで、TFTはその結晶状態などの影響で、均一な特性にすることが難しい。これはEL素子を駆動する画素をマトリクス状に配置した表示装置では、画素によって充電電荷量が異なる原因となり、輝度むらという表示不良を発生させる。本実施例では階調TFT1107の閾値電圧を、階調TFT1107のゲートに上乗せして印加することで、充電電圧が階調TFT1107の閾値電圧に影響されないようにした。これによって、TFTの不均一性に影響されない表示を実現している。   By the way, it is difficult to make uniform characteristics of TFT due to its crystal state and the like. This is because, in a display device in which pixels for driving EL elements are arranged in a matrix, the amount of charged charge varies depending on the pixel, and a display defect such as luminance unevenness occurs. In this embodiment, the threshold voltage of the gradation TFT 1107 is applied on the gate of the gradation TFT 1107 so that the charging voltage is not affected by the threshold voltage of the gradation TFT 1107. This realizes a display that is not affected by TFT non-uniformity.

また、EL素子とTFTを直列接続し、TFTのゲート電圧を変化させることで電流値を制御する方法では、TFTのゲート電圧とドレイン電流の関係が非線形特性のため、TFT特性に合わせて階調と電圧値の関係を非線形に制御する必要がある。これは外部駆動回路又は内部駆動回路を複雑化する。また、TFT特性を均一化することは難しいため、階調ずれを生ずる。   In the method of controlling the current value by connecting the EL element and the TFT in series and changing the gate voltage of the TFT, the relationship between the gate voltage and the drain current of the TFT is a non-linear characteristic. It is necessary to control the relationship between voltage and voltage value nonlinearly. This complicates the external drive circuit or the internal drive circuit. Further, since it is difficult to make the TFT characteristics uniform, a gradation shift occurs.

本実施形態では、電圧で輝度を制御することが可能であり、さらに電圧値と輝度の関係が線形である。これはEL素子に流れる電流量Iが、信号線1109の電圧Vpと比例関係にあることを理由としている。このことから本実施形態は、外部駆動回路又は内部駆動回路が簡略で、階調ずれを生じず、黒に近い中間調の表示が完全である利点を持つ。   In the present embodiment, the luminance can be controlled by voltage, and the relationship between the voltage value and the luminance is linear. This is because the amount of current I flowing through the EL element is proportional to the voltage Vp of the signal line 1109. For this reason, the present embodiment has an advantage that the external drive circuit or the internal drive circuit is simple, no gradation shift occurs, and halftone display close to black is complete.

本実施例において、第4状態で、信号線1109の電位をEL素子の陰極電圧と同電位として説明したが、これに限らない。信号線1109の電位が任意の電位であっても、EL素子の閾値電圧のばらつきや劣化の影響を補正できる。   In this embodiment, the potential of the signal line 1109 is described as the same potential as the cathode voltage of the EL element in the fourth state, but the present invention is not limited to this. Even if the potential of the signal line 1109 is an arbitrary potential, it is possible to correct the influence of variation and deterioration of the threshold voltage of the EL element.

本実施形態では、TFTの不均一性の影響を補正する以外に、実施の形態1、3と5で示した利点も持つ。   The present embodiment has the advantages shown in the first, third, and fifth embodiments in addition to correcting the influence of the non-uniformity of the TFT.

本実施形態において、本実施形態で示した構成とは別の構成でもよい。第1状態においては、階調容量1110の第1の電極が信号線1109と等しい電圧になり、第2の電極が固定電位になればよい。第2状態においては、容量素子101の第1の電極が階調TFT1107の第1の電極と電気的に接続し、第2の電極が容量線102と電気的に接続し、階調TFT1107の第2の電極が充電端子104と電気的に接続し、充電端子104と容量線102が異なる固定電位であり、階調TFT1107のゲートと階調容量線1111との間に階調容量1110とEL閾値容量1121とTFT閾値容量1131とが電気的に直列接続で挟まれ、階調容量線1111が固定電位であればよい。第3状態においては、容量素子101の第1の電極が発光素子と電気的に接続し、第2の電極が容量線102と電気的に接続し、容量線102が固定電位であればよい。第4状態においては、EL閾値容量1121の第1の電極がEL素子と電気的に接続し、第2の電極が固定電位であればよい。第5状態においては、階調TFT1107の第1の電極とゲートがある同一の電位に保たれ、第2の電極が別の電位に保たれ、ゲートがTFT閾値容量1131の第1の電極と接続し、TFT閾値容量1131の第2の電極が固定電位になればよい。   In the present embodiment, a configuration different from the configuration shown in the present embodiment may be used. In the first state, the first electrode of the gradation capacitor 1110 has a voltage equal to that of the signal line 1109 and the second electrode has a fixed potential. In the second state, the first electrode of the capacitor 101 is electrically connected to the first electrode of the gradation TFT 1107, the second electrode is electrically connected to the capacitor line 102, and the second electrode of the gradation TFT 1107 is electrically connected. The second electrode is electrically connected to the charging terminal 104, the charging terminal 104 and the capacitor line 102 have different fixed potentials, and the gradation capacitor 1110 and the EL threshold value are provided between the gate of the gradation TFT 1107 and the gradation capacitor line 1111. It is sufficient that the capacitor 1121 and the TFT threshold capacitor 1131 are electrically connected in series and the gradation capacitor line 1111 has a fixed potential. In the third state, the first electrode of the capacitor 101 is electrically connected to the light-emitting element, the second electrode is electrically connected to the capacitor line 102, and the capacitor line 102 only needs to have a fixed potential. In the fourth state, the first electrode of the EL threshold capacitor 1121 may be electrically connected to the EL element and the second electrode may be a fixed potential. In the fifth state, the first electrode and the gate of the gradation TFT 1107 are kept at the same potential, the second electrode is kept at a different potential, and the gate is connected to the first electrode of the TFT threshold capacitance 1131. The second electrode of the TFT threshold capacitance 1131 only needs to be at a fixed potential.

なお、本実施形態で示したTFT閾値補正手段は実施の形態3でも適用可能である。   The TFT threshold value correcting means shown in this embodiment can also be applied to the third embodiment.

以下に、本発明の実施例について記載する。   Examples of the present invention will be described below.

[実施例1]
本実施例においては、実施の形態2、4、6で示した構成を画素に用いた表示装置の例を示す。図12に表示装置の構成例を示す。本実施例において階調手段には図2(B)で示した消去スイッチのある構成を用いたものとする。
[Example 1]
In this example, an example of a display device using the structure shown in Embodiment Modes 2, 4, and 6 for a pixel will be described. FIG. 12 shows a configuration example of the display device. In this embodiment, it is assumed that the gradation means uses the configuration having the erase switch shown in FIG.

複数の画素1208がm行n列のマトリクス状に配置された画素部1207を有し、画素部1207の周辺にはソース走査回路1201、ビデオラッチ回路1204、書込ゲート走査回路1205、消去ゲート走査回路1206を有している。各画素は列毎に信号線1209と接続し、信号線1209はビデオラッチ回路1204と接続している。各画素はさらに行毎に書込ゲート線1210と、消去ゲート線1211とに接続し、書込ゲート線1210は書込ゲート走査回路1205と接続し、消去ゲート線1211は消去ゲート走査回路1206と接続している。ビデオラッチ回路1204はソース走査回路1201と、ビデオ信号線1203と接続している。ビデオ信号線1203にはビデオ信号入力端子1202を介して画像情報に応じたビデオ信号が入力される。   A plurality of pixels 1208 have a pixel portion 1207 arranged in a matrix of m rows and n columns, and around the pixel portion 1207 are a source scanning circuit 1201, a video latch circuit 1204, a write gate scanning circuit 1205, and an erase gate scanning. A circuit 1206 is included. Each pixel is connected to a signal line 1209 for each column, and the signal line 1209 is connected to a video latch circuit 1204. Each pixel is further connected to a write gate line 1210 and an erase gate line 1211 for each row, the write gate line 1210 is connected to a write gate scanning circuit 1205, and the erase gate line 1211 is connected to an erase gate scanning circuit 1206. Connected. The video latch circuit 1204 is connected to the source scanning circuit 1201 and the video signal line 1203. A video signal corresponding to image information is input to the video signal line 1203 via a video signal input terminal 1202.

図12に示す信号線1209は、図2(B)に示す信号線209である。また、図12に示す書込ゲート線1210と消去ゲート線1211は、図2(B)に示す書込スイッチ208と消去スイッチ212の制御電極にそれぞれ接続している。   A signal line 1209 illustrated in FIG. 12 is the signal line 209 illustrated in FIG. Further, the write gate line 1210 and the erase gate line 1211 shown in FIG. 12 are connected to the control electrodes of the write switch 208 and the erase switch 212 shown in FIG.

なお、実施の形態2、4、6に示す他のスイッチ素子の制御電極や、各種容量線、端子などは省略する。また、ソース走査回路1201、書込ゲート走査回路1205や消去ゲート走査回路1206の制御信号や電源も省略する。   Note that control electrodes, various capacitor lines, terminals, and the like of other switch elements shown in the second, fourth, and sixth embodiments are omitted. Further, control signals and power sources for the source scanning circuit 1201, the write gate scanning circuit 1205, and the erase gate scanning circuit 1206 are also omitted.

動作について説明する。   The operation will be described.

書込ゲート走査回路1205には、書込ゲートスタートパルスと行選択クロック信号が入力される。書込ゲート走査回路1205はGw1からGwmまで順次走査し、書込ゲート線1210を介して画素1208の書込スイッチ208を順次ONする。   A write gate start pulse and a row selection clock signal are input to the write gate scanning circuit 1205. The write gate scanning circuit 1205 sequentially scans from Gw1 to Gwm, and sequentially turns on the write switch 208 of the pixel 1208 via the write gate line 1210.

ソース走査回路1201にはソーススタートパルスと列選択クロック信号が入力される。書込ゲート走査回路1205が画素1208の1行を選択している期間に、ソース走査回路1201は列選択クロックに同期して走査し、ビデオラッチ回路1204をS1〜Snまで順次選択していく。同時に画像情報に応じたビデオ信号が、ビデオ信号入力端子1202から入力され、ビデオ信号線1203を通って、ビデオラッチ回路1204に入力される。ビデオ信号は、ソース走査回路1201に選択されたビデオラッチ回路1204に取り込まれ、記憶され、信号線1209に出力する。以上の動作をビデオラッチ回路1204のS1からSnまで実行すると、1行分のビデオ信号がビデオラッチ回路1204から信号線1209に出力されることとなる。また、同時に書込ゲート走査回路1205によって選択された画素1208の1行に、該当するビデオ信号が入力される。   A source start pulse and a column selection clock signal are input to the source scanning circuit 1201. While the write gate scanning circuit 1205 selects one row of the pixels 1208, the source scanning circuit 1201 scans in synchronization with the column selection clock, and sequentially selects the video latch circuit 1204 from S1 to Sn. At the same time, a video signal corresponding to the image information is input from the video signal input terminal 1202 and input to the video latch circuit 1204 through the video signal line 1203. The video signal is taken in and stored in the video latch circuit 1204 selected by the source scanning circuit 1201, and is output to the signal line 1209. When the above operation is executed from S1 to Sn of the video latch circuit 1204, a video signal for one row is output from the video latch circuit 1204 to the signal line 1209. At the same time, the corresponding video signal is input to one row of the pixels 1208 selected by the write gate scanning circuit 1205.

消去ゲート走査回路1206は、書込ゲート走査回路1205が該当する行の画素1208の書込スイッチ208をONしてビデオ信号を書き込んでから、階調に応じた時間経過後、消去ゲート線1211を介して同行の画素の消去スイッチ212をONし、ビデオ信号を消去していく。   The erasure gate scanning circuit 1206 turns on the erasure gate line 1211 after the time corresponding to the gradation has elapsed after the writing gate scanning circuit 1205 turns on the writing switch 208 of the pixel 1208 in the corresponding row to write the video signal. Then, the erase switch 212 of the pixel in the same row is turned on to erase the video signal.

書込ゲート走査回路1205のタイミングでのビデオ信号の書き込みから、消去ゲート走査回路1206のタイミングでのビデオ信号の消去までが、画素のEL素子が発光又は非発光する時間である。消去ゲート走査回路1206のタイミングでのビデオ信号の消去から、書込ゲート走査回路1205のタイミングでのビデオ信号の書き込みまでは、画素のEL素子は非発光である。   The period from the writing of the video signal at the timing of the writing gate scanning circuit 1205 to the erasing of the video signal at the timing of the erasing gate scanning circuit 1206 is the time during which the EL element of the pixel emits or does not emit light. From the erasing of the video signal at the timing of the erasing gate scanning circuit 1206 to the writing of the video signal at the timing of the writing gate scanning circuit 1205, the EL element of the pixel does not emit light.

ビデオ信号は、画像情報に応じて階調スイッチ207をON又はOFFする電圧である。また、本実施例で記述していない、他のスイッチ素子の制御電極に入力する制御信号の電圧も、スイッチ素子をON又はOFFする電圧である。さらに、各端子電圧もある一定電圧か、多くても2つの電圧でよい。   The video signal is a voltage for turning on or off the gradation switch 207 according to image information. Further, the voltage of a control signal that is not described in the present embodiment and is input to the control electrode of another switch element is also a voltage for turning on or off the switch element. Further, each terminal voltage may be a certain voltage or at most two voltages.

ビデオ信号や制御信号のようにON又はOFFする電圧や、1つ又は2つの電位にしかならない端子は、ディジタル信号で制御できる。ディジタル信号で制御できるため、ディジタルアナログ変換回路が不要である。   A voltage that is turned ON or OFF, such as a video signal or a control signal, or a terminal that has only one or two potentials can be controlled by a digital signal. Since it can be controlled by a digital signal, a digital-analog conversion circuit is unnecessary.

また、本実施例ではEL素子の発光輝度を発光時間で制御するため、アナログの電流や電圧で制御する場合に比べ、正確に輝度を制御できる。   Further, in this embodiment, since the light emission luminance of the EL element is controlled by the light emission time, the luminance can be controlled more accurately than in the case of controlling by an analog current or voltage.

一般にEL素子の駆動には電流源を要す。しかし、電流源は特にTFTでの設計や製造が難しく、回路規模が大きくなり、消費電力も高い。本発明では、画素での容量素子による電圧電流変換を実現することで、画素外部から見て電圧で駆動できる。このように電流源を要しないことは本発明の大きな利点である。   In general, a current source is required to drive an EL element. However, the current source is particularly difficult to design and manufacture with TFT, the circuit scale is large, and the power consumption is high. In the present invention, by realizing voltage-current conversion by a capacitive element in a pixel, it can be driven by a voltage as viewed from the outside of the pixel. The fact that no current source is required is a great advantage of the present invention.

また、電圧で駆動しているにも関わらず、EL素子やTFTの劣化やばらつきを補正していることも大きな特徴である。   Another major feature is that the deterioration and variation of the EL elements and TFTs are corrected despite being driven by voltage.

[実施例2]
本実施例においては、実施の形態3、5、7で示した構成を画素に用いた表示装置の例を示す。図13に表示装置の構成例を示す。
[Example 2]
In this example, an example of a display device using the structure described in Embodiment Modes 3, 5, and 7 for a pixel will be described. FIG. 13 shows a configuration example of the display device.

複数の画素1308がm行n列のマトリクス状に配置された画素部1307を有し、画素部1307の周辺にはソース走査回路1301、ビデオ信号スイッチ1304、書込ゲート走査回路1305を有している。各画素は列毎に信号線1309と接続し、信号線1309はビデオ信号スイッチ1304を介してビデオ信号線1303と接続している。各画素はさらに行毎に書込ゲート線1310と接続し、書込ゲート線1310は書込ゲート走査回路1305と接続している。ビデオ信号スイッチ1304の制御電極はソース走査回路1301と接続している。ビデオ信号線1303にはビデオ信号入力端子1202を介して画像情報に応じたビデオ信号が入力される。   A plurality of pixels 1308 includes a pixel portion 1307 arranged in a matrix of m rows and n columns, and a source scanning circuit 1301, a video signal switch 1304, and a write gate scanning circuit 1305 are provided around the pixel portion 1307. Yes. Each pixel is connected to a signal line 1309 for each column, and the signal line 1309 is connected to a video signal line 1303 via a video signal switch 1304. Each pixel is further connected to a write gate line 1310 for each row, and the write gate line 1310 is connected to a write gate scanning circuit 1305. The control electrode of the video signal switch 1304 is connected to the source scanning circuit 1301. A video signal corresponding to image information is input to the video signal line 1303 via a video signal input terminal 1202.

図13に示す信号線1309は、実施の形態3ならば図5に示した信号線509であり、実施の形態5ならば図8に示した信号線809であり、実施の形態7ならば図11に示した信号線1109である。また、図13に示す書込ゲート線1310は、実施の形態3ならば図5に示した書込スイッチ508、実施の形態5ならば図8に示した書込スイッチ808、実施の形態7ならば図11に示した書込スイッチ1108の制御電極に接続している。   The signal line 1309 shown in FIG. 13 is the signal line 509 shown in FIG. 5 in the third embodiment, the signal line 809 shown in FIG. 8 in the fifth embodiment, and the signal line 809 shown in FIG. 11 is a signal line 1109 shown in FIG. 13 is the write switch 508 shown in FIG. 5 in the third embodiment, the write switch 808 shown in FIG. 8 in the fifth embodiment, and the write switch 808 shown in the seventh embodiment. For example, it is connected to the control electrode of the write switch 1108 shown in FIG.

なお、実施の形態3、5、7に示す他のスイッチ素子の制御電極や、各種容量線、端子などは省略する。また、ソース走査回路1301や書込ゲート走査回路1305の制御信号や電源も省略する。   Note that control electrodes, various capacitor lines, terminals, and the like of other switch elements shown in the third, fifth, and seventh embodiments are omitted. Further, the control signals and power supply for the source scanning circuit 1301 and the write gate scanning circuit 1305 are also omitted.

動作について説明する。   The operation will be described.

書込ゲート走査回路1305には、書込ゲートスタートパルスと行選択クロック信号が入力される。書込ゲート走査回路1305はG1からGmまで順次走査し、書込ゲート線1310を介して画素1308の書込スイッチ508、808又は1108を順次ONする。   A write gate start pulse and a row selection clock signal are input to the write gate scanning circuit 1305. The write gate scanning circuit 1305 sequentially scans from G1 to Gm, and sequentially turns on the write switches 508, 808, or 1108 of the pixels 1308 via the write gate line 1310.

ソース走査回路1301にはソーススタートパルスと列選択クロック信号が入力される。書込ゲート走査回路1305が画素1308の1行を選択している期間に、ソース走査回路1301は列選択クロックに同期して走査し、ビデオ信号スイッチ1304の制御電極をS1〜Snまで順次選択していく。同時に画像情報に応じたビデオ信号が、ビデオ信号入力端子1302から入力され、ビデオ信号線1303を通って、ビデオ信号スイッチ1304の第1の電極に入力される。ビデオ信号は、ソース走査回路1301に選択されたビデオ信号スイッチ1304の第1の電極から第2の電極に通過し、信号線1309に出力する。以上の動作をビデオ信号スイッチ1304のS1からSnまで実行すると、1行分のビデオ信号がビデオ信号スイッチ1304から信号線1309に出力されることとなる。また、同時に書込ゲート走査回路1305によって選択された画素1308の1行に、該当するビデオ信号が入力される。   A source start pulse and a column selection clock signal are input to the source scanning circuit 1301. During the period when the write gate scanning circuit 1305 selects one row of the pixels 1308, the source scanning circuit 1301 scans in synchronization with the column selection clock, and sequentially selects the control electrodes of the video signal switch 1304 from S1 to Sn. To go. At the same time, a video signal corresponding to the image information is input from the video signal input terminal 1302 and input to the first electrode of the video signal switch 1304 through the video signal line 1303. The video signal passes from the first electrode of the video signal switch 1304 selected by the source scanning circuit 1301 to the second electrode, and is output to the signal line 1309. When the above operation is performed from S1 to Sn of the video signal switch 1304, video signals for one row are output from the video signal switch 1304 to the signal line 1309. At the same time, a corresponding video signal is input to one row of the pixels 1308 selected by the write gate scanning circuit 1305.

ビデオ信号は、階調に比例したアナログ電圧である。また、本実施例で記述していない、他のスイッチ素子の制御電極に入力する制御信号の電圧は、スイッチ素子をON又はOFFする電圧である。さらに、各端子電圧は固定電位である。   The video signal is an analog voltage proportional to the gradation. Further, the voltage of a control signal input to the control electrode of another switch element, which is not described in this embodiment, is a voltage for turning on or off the switch element. Furthermore, each terminal voltage is a fixed potential.

制御信号のようにON又はOFFする電圧や、固定電位の端子は、ディジタル信号で制御できる。ディジタル信号で制御できるため、ディジタルアナログ変換回路が不要である。   A voltage that is turned ON or OFF, such as a control signal, or a terminal having a fixed potential can be controlled by a digital signal. Since it can be controlled by a digital signal, a digital-analog conversion circuit is unnecessary.

また、本実施例ではEL素子の発光輝度を制御するための画素への書き込みが電圧値であるため、電流で書き込みする場合に比べ、高速な書き込みが可能となる。これは、黒に近い中間調でも正確に書き込めるため、表示品位を高くする。   In this embodiment, since writing to the pixel for controlling the light emission luminance of the EL element is a voltage value, writing can be performed at a higher speed than when writing with current. This increases the display quality because it can be accurately written even in a halftone close to black.

一般にEL素子の駆動には電流源を要す。しかし、電流源は特にTFTでの設計や製造が難しく、回路規模が大きくなり、消費電力も高い。本発明では、画素での容量素子による電圧電流変換を実現することで、画素外部から見て電圧で駆動できる。このように電流源を要しないことは本発明の大きな利点である。   In general, a current source is required to drive an EL element. However, the current source is particularly difficult to design and manufacture with TFT, the circuit scale is large, and the power consumption is high. In the present invention, by realizing voltage-current conversion by a capacitive element in a pixel, it can be driven by a voltage as viewed from the outside of the pixel. The fact that no current source is required is a great advantage of the present invention.

また、TFTを使った電圧電流変換は非線形であるため、電流で駆動するEL素子を電圧で駆動するためには、非線形な電圧電流変換に対応した処理が必要であり、回路規模が大きく、しかも階調表示が不正確になりやすい。本発明では、画素での容量素子による電圧電流変換を実現しており、容量素子での電圧電流変換は線形であるため、容易に階調制御ができる。また、本実施例のようなアナログビデオ信号による階調制御は、LCD等で広く使われており、その技術や部品を適用しやすい。   In addition, since voltage-current conversion using TFTs is non-linear, in order to drive an EL element driven by current with voltage, processing corresponding to non-linear voltage-current conversion is necessary, and the circuit scale is large. The gradation display tends to be inaccurate. In the present invention, voltage-current conversion by a capacitive element in a pixel is realized, and voltage-current conversion in the capacitive element is linear, so that gradation control can be easily performed. In addition, gradation control using analog video signals as in the present embodiment is widely used in LCDs and the like, and its technology and components are easy to apply.

また、電圧で駆動しているにも関わらず、EL素子やTFTの劣化やばらつきを補正していることも大きな特徴である。   Another major feature is that the deterioration and variation of the EL elements and TFTs are corrected despite being driven by voltage.

[実施例3]
本発明の半導体装置には様々な用途がある。本実施例では、本発明の適用が可能な電子機器の例について説明する。
[Example 3]
The semiconductor device of the present invention has various uses. In this embodiment, examples of electronic devices to which the present invention can be applied will be described.

このような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図14に示す。   Examples of such electronic devices include portable information terminals (electronic notebooks, mobile computers, mobile phones, etc.), video cameras, digital cameras, personal computers, televisions, and the like. An example of them is shown in FIG.

図14(A)はELディスプレイであり、筐体3301、支持台3302、表示部3303等を含む。本発明の表示装置は表示部3303にて用いることが出来る。   FIG. 14A illustrates an EL display, which includes a housing 3301, a support base 3302, a display portion 3303, and the like. The display device of the present invention can be used in the display portion 3303.

図14(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の表示装置は表示部3312にて用いることが出来る。   FIG. 14B illustrates a video camera, which includes a main body 3311, a display portion 3312, an audio input portion 3313, operation switches 3314, a battery 3315, an image receiving portion 3316, and the like. The display device of the present invention can be used in the display portion 3312.

図14(C)はパーソナルコンピュータであり、本体3321、筐体3322、表示部3323、キーボード3324等を含む。本発明の表示装置は表示部3323にて用いることが出来る。   FIG. 14C illustrates a personal computer, which includes a main body 3321, a housing 3322, a display portion 3323, a keyboard 3324, and the like. The display device of the present invention can be used in the display portion 3323.

図14(D)は携帯情報端末であり、本体3331、スタイラス3332、表示部3333、操作ボタン3334、外部インターフェイス3335等を含む。本発明の表示装置は表示部3333にて用いることが出来る。   FIG. 14D illustrates a portable information terminal which includes a main body 3331, a stylus 3332, a display portion 3333, operation buttons 3334, an external interface 3335, and the like. The display device of the present invention can be used in the display portion 3333.

図14(E)は携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の表示装置は表示部3404にて用いることが出来る。   FIG. 14E illustrates a mobile phone, which includes a main body 3401, an audio output portion 3402, an audio input portion 3403, a display portion 3404, operation switches 3405, and an antenna 3406. The display device of the present invention can be used in the display portion 3404.

図14(F)はデジタルカメラであり、本体3501、表示部(A)3502、接眼部3503、操作スイッチ3504、表示部(B)3505、バッテリー3506を含む。本発明の表示装置は、表示部(A)3502、表示部(B)3505にて用いることが出来る。   FIG. 14F illustrates a digital camera, which includes a main body 3501, a display portion (A) 3502, an eyepiece portion 3503, operation switches 3504, a display portion (B) 3505, and a battery 3506. The display device of the present invention can be used in the display portion (A) 3502 and the display portion (B) 3505.

本発明の半導体装置がLSI等であった場合でも、図14(A)〜(F)の電子機器に用いることが出来る。   Even when the semiconductor device of the present invention is an LSI or the like, it can be used for the electronic devices shown in FIGS.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields.

本発明の半導体装置における充電手段と放電手段を示す図。FIG. 6 is a diagram showing a charging unit and a discharging unit in the semiconductor device of the present invention. 本発明の半導体装置における階調手段を示す図。FIG. 6 is a diagram showing gradation means in the semiconductor device of the present invention. 充電手段と放電手段に階調手段を追加した例。An example in which gradation means is added to charging means and discharging means. 階調を発光時間で制御した例。An example in which gradation is controlled by light emission time. 本発明の半導体装置における階調手段を示す図。FIG. 6 is a diagram showing gradation means in the semiconductor device of the present invention. 本発明の半導体装置におけるEL閾値補正手段を示す図。FIG. 4 is a diagram showing an EL threshold value correcting unit in the semiconductor device of the present invention. 充電手段と放電手段に階調手段とEL閾値補正手段を追加した例。An example in which gradation means and EL threshold correction means are added to charging means and discharging means. 本発明の半導体装置における階調手段とEL閾値補正手段を示す図。FIG. 4 is a diagram showing a gradation unit and an EL threshold correction unit in the semiconductor device of the present invention. 本発明の半導体装置におけるEL閾値補正手段とTFT閾値補正手段を示す図。FIG. 6 is a diagram showing an EL threshold value correcting unit and a TFT threshold value correcting unit in the semiconductor device of the present invention. 充電手段と放電手段に階調手段とEL閾値補正手段とTFT閾値補正手段を追加した例。An example in which gradation means, EL threshold correction means, and TFT threshold correction means are added to charging means and discharging means. 本発明の半導体装置における階調手段とEL閾値補正手段とTFT閾値補正手段を示す図。FIG. 4 is a diagram illustrating a gradation unit, an EL threshold correction unit, and a TFT threshold correction unit in the semiconductor device of the present invention. 本発明の実施例を示す図。The figure which shows the Example of this invention. 本発明の実施例を示す図。The figure which shows the Example of this invention. 本発明の実施例を示す図。The figure which shows the Example of this invention.

Claims (2)

発光素子を駆動する画素を有し、
前記画素は、第1乃至第3の容量素子と、第1乃至第6のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線と、充電電圧線とを有し、
前記TFTの第2の電極は前記電荷供給線と接続し、第1の電極は前記第3のスイッチ素子の第1の電極と接続し、ゲートは前記第5のスイッチ素子の第1の電極と接続し、
前記第3のスイッチ素子の第2の電極は前記第1のスイッチ素子の第1の電極と接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第4のスイッチ素子の第2の電極と前記発光素子とに接続し、
前記第4のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第3の容量素子の第1の電極は前記第6のスイッチ素子の第2の電極と前記第3のスイッチ素子の制御電極とに接続し、
前記第6のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極は前記容量線と接続し、
前記第2の容量素子の第2の電極は前記充電電圧線と接続し、
第1状態において、前記第6のスイッチ素子がONし、前記信号線に印加された電圧に応じて前記第3のスイッチ素子がON又はOFFし、
第2状態において、前記第1のスイッチ素子がONし、前記第2のスイッチ素子がOFFし、前記第4のスイッチ素子がOFFし、前記第5のスイッチ素子がONし、前記充電電圧線に対して前記TFTがONする条件の第1の電圧が印加され、
第3状態において、前記第1のスイッチ素子がOFFし、前記第2のスイッチ素子がONし、
第4状態において、前記第4のスイッチ素子がONし、前記第5のスイッチ素子がOFFし、前記充電電圧線に対して前記発光素子の陰極電圧と同電位となるように第2の電圧が印加されることを特徴とする半導体装置。
A pixel for driving the light emitting element;
The pixel includes first to third capacitor elements, first to sixth switch elements, a TFT, a capacitor line, a charge supply line, a signal line, and a charge voltage line.
The second electrode of the TFT is connected to the charge supply line, the first electrode is connected to the first electrode of the third switch element, and the gate is connected to the first electrode of the fifth switch element. connection,
A second electrode of the third switch element is connected to a first electrode of the first switch element;
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
A second electrode of the second switch element is connected to the second electrode of the fourth switch element and the light emitting element;
The first electrode of the fourth switch element is connected to the first electrode of the second capacitor element and the second electrode of the fifth switch element;
A first electrode of the third capacitor is connected to the control electrode of the second electrode and the third switch element of the sixth switching element,
A first electrode of the sixth switch element is connected to the signal line;
The second electrodes of the first and third capacitors are connected to the capacitor lines;
A second electrode of the second capacitor element is connected to the charging voltage line ;
In the first state, the sixth switch element is turned ON, and the third switch element is turned ON or OFF according to the voltage applied to the signal line,
In the second state, the first switch element is turned on, the second switch element is turned off, the fourth switch element is turned off, the fifth switch element is turned on, and the charging voltage line is turned on. On the other hand, a first voltage under the condition that the TFT is turned on is applied,
In the third state, the first switch element is turned off, the second switch element is turned on,
In the fourth state, the fourth switch element is turned on, the fifth switch element is turned off, and the second voltage is set to the same potential as the cathode voltage of the light emitting element with respect to the charging voltage line. A semiconductor device which is applied .
発光素子を駆動する画素を有し、
前記画素は、第1乃至第4の容量素子と、第1乃至第10のスイッチ素子と、TFTと、容量線と、電荷供給線と、信号線と、充電電圧線とを有し、
前記第10のスイッチ素子の第1の電極は前記電荷供給線に接続し、第2の電極は前記TFTの第2の電極と前記第8のスイッチ素子の第1の電極とに接続し、
前記TFTの第1の電極は前記第1のスイッチ素子の第1の電極と、前記第7のスイッチ素子の第2の電極と、前記第9のスイッチ素子の第1の電極とに接続し、ゲートは前記第8のスイッチ素子の第2の電極と前記第4の容量素子の第1の電極とに接続し、
前記第1のスイッチ素子の第2の電極は前記第1の容量素子の第1の電極と前記第2のスイッチ素子の第1の電極とに接続し、
前記第2のスイッチ素子の第2の電極は前記第3のスイッチ素子の第1の電極と前記第4のスイッチ素子の第2の電極とに接続し、
前記第3のスイッチ素子の第2の電極は前記発光素子と接続し、制御電極は前記第3の容量素子の第1の電極と前記第6のスイッチ素子の第2の電極とに接続し、
前記第4のスイッチ素子の第1の電極は前記第2の容量素子の第1の電極と前記第5のスイッチ素子の第2の電極とに接続し、
前記第5のスイッチ素子の第1の電極は前記第7のスイッチ素子の第1の電極と前記第4の容量素子の第2の電極とに接続し、
前記第6のスイッチ素子の第1の電極は前記信号線と接続し、
前記第1及び第3の容量素子の第2の電極と前記第9のスイッチ素子の第2の電極は前記容量線と接続し、
前記第2の容量素子の第2の電極は前記充電電圧線と接続し、
第1状態において、前記第6のスイッチ素子がONし、前記信号線に印加された電圧に応じて前記第3のスイッチ素子がON又はOFFし、
第2状態において、前記第1のスイッチ素子がONし、前記第2のスイッチ素子がOFFし、前記第4のスイッチ素子がOFFし、前記第5のスイッチ素子がONし、前記充電電圧線に対して前記TFTがONする条件の第1の電圧が印加され、前記第7乃至第9のスイッチ素子がOFFし、前記第10のスイッチ素子がONし、
第3状態において、前記第1のスイッチ素子がOFFし、前記第2のスイッチ素子がONし、
第4状態において、前記第4のスイッチ素子がONし、前記第5のスイッチ素子がOFFし、前記充電電圧線に対して前記発光素子の陰極電圧と同電位となるように第2の電圧が印加され、
第5状態において、前記第1のスイッチ素子がOFFし、前記第5のスイッチ素子がOFFし、前記第7乃至第9のスイッチ素子がONし、前記第10のスイッチ素子がOFFし、前記容量線の第3の電圧が前記電荷供給線の第4の電圧よりも低くなることを特徴とする半導体装置。
A pixel for driving the light emitting element;
The pixel includes first to fourth capacitor elements, first to tenth switch elements, a TFT, a capacitor line, a charge supply line, a signal line, and a charge voltage line.
First electrode of the tenth switching element is connected to the charge supply line, a second electrode connected to a first electrode of the second electrode and the eighth switch element of the TFT,
The first electrode of the TFT is connected to the first electrode of the first switch element, the second electrode of the seventh switch element, and the first electrode of the ninth switch element; A gate connected to the second electrode of the eighth switch element and the first electrode of the fourth capacitor element;
The second electrode of the first switch element is connected to the first electrode of the first capacitor element and the first electrode of the second switch element;
The second electrode of the second switch element is connected to the first electrode of the third switch element and the second electrode of the fourth switch element;
A second electrode of the third switch element is connected to the light emitting element, and a control electrode is connected to the first electrode of the third capacitor element and the second electrode of the sixth switch element;
The first electrode of the fourth switch element is connected to the first electrode of the second capacitor element and the second electrode of the fifth switch element;
The first electrode of the fifth switch element is connected to the first electrode of the seventh switch element and the second electrode of the fourth capacitor element;
A first electrode of the sixth switch element is connected to the signal line;
The second electrode of the first and third capacitor elements and the second electrode of the ninth switch element are connected to the capacitor line,
A second electrode of the second capacitor element is connected to the charging voltage line ;
In the first state, the sixth switch element is turned ON, and the third switch element is turned ON or OFF according to the voltage applied to the signal line,
In the second state, the first switch element is turned on, the second switch element is turned off, the fourth switch element is turned off, the fifth switch element is turned on, and the charging voltage line is turned on. On the other hand, the first voltage under the condition that the TFT is turned on is applied, the seventh to ninth switch elements are turned off, the tenth switch element is turned on,
In the third state, the first switch element is turned off, the second switch element is turned on,
In the fourth state, the fourth switch element is turned on, the fifth switch element is turned off, and the second voltage is set to the same potential as the cathode voltage of the light emitting element with respect to the charging voltage line. Applied,
In the fifth state, the first switch element is turned off, the fifth switch element is turned off, the seventh to ninth switch elements are turned on, the tenth switch element is turned off, and the capacitance 3. A semiconductor device, wherein a third voltage of the line is lower than a fourth voltage of the charge supply line .
JP2003423885A 2002-12-19 2003-12-19 Semiconductor device Expired - Fee Related JP4758062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003423885A JP4758062B2 (en) 2002-12-19 2003-12-19 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002367918 2002-12-19
JP2002367918 2002-12-19
JP2003423885A JP4758062B2 (en) 2002-12-19 2003-12-19 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2004212989A JP2004212989A (en) 2004-07-29
JP2004212989A5 JP2004212989A5 (en) 2007-01-25
JP4758062B2 true JP4758062B2 (en) 2011-08-24

Family

ID=32828795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003423885A Expired - Fee Related JP4758062B2 (en) 2002-12-19 2003-12-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4758062B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103797A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and method for driving same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619299B2 (en) * 1995-09-29 2005-02-09 パイオニア株式会社 Light emitting element drive circuit
JP3120210B2 (en) * 1996-05-31 2000-12-25 セイコープレシジョン株式会社 Drive circuit for capacitive load
JPH10312172A (en) * 1997-05-13 1998-11-24 Sony Corp Display circuit
JPH11272235A (en) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd Drive circuit of electroluminescent display device
JP4406951B2 (en) * 1999-03-25 2010-02-03 Tdk株式会社 Driving method and driving circuit for thin film light emitting device
JP3948180B2 (en) * 2000-01-18 2007-07-25 セイコーエプソン株式会社 Digital / analog conversion method, conversion circuit, and electro-optical device
JP2002260852A (en) * 2001-02-27 2002-09-13 Japan Science & Technology Corp High-speed pulse el element drive device

Also Published As

Publication number Publication date
JP2004212989A (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US7042162B2 (en) Light emitting device
CN109192141B (en) Display panel, detection method thereof and display device
CN109961741B (en) Organic light emitting diode display device
US7050028B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
KR100411556B1 (en) Display device and driving method thereof
US7859520B2 (en) Display device and driving method thereof
US7106321B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
US8907876B2 (en) Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device
US9633604B2 (en) Display device, method for driving display device, and electronic apparatus
WO2010041426A1 (en) Image display device and method for controlling the same
US7196681B2 (en) Driving circuit for light emitting elements
JP2003288049A (en) Semiconductor device and its driving method
US8847999B2 (en) Display device, method for driving the same, and electronic unit
JPWO2002077958A1 (en) Driver circuit for active matrix light emitting device
JP2005134880A (en) Image display apparatus, driving method thereof, and precharge voltage setting method
US20130002622A1 (en) Method of Driving Light-Emitting Device
US20080158126A1 (en) Liquid crystal display and driving method thereof
CN112466252B (en) Light emitting display device and driving method thereof
JP2005031598A (en) Display device and driving method of the same
US7961160B2 (en) Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
KR20070007591A (en) Voltage generator for flat panel display apparatus
WO2004057561A1 (en) Driving method for light emitting device, and electronic equipment
JP2003345307A (en) Display device and its driving method
US20060082527A1 (en) Display device
JP4447230B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees