JP2735553B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2735553B2
JP2735553B2 JP62306938A JP30693887A JP2735553B2 JP 2735553 B2 JP2735553 B2 JP 2735553B2 JP 62306938 A JP62306938 A JP 62306938A JP 30693887 A JP30693887 A JP 30693887A JP 2735553 B2 JP2735553 B2 JP 2735553B2
Authority
JP
Japan
Prior art keywords
film
germanium
semiconductor substrate
gesg
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62306938A
Other languages
Japanese (ja)
Other versions
JPH01147835A (en
Inventor
久晴 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62306938A priority Critical patent/JP2735553B2/en
Publication of JPH01147835A publication Critical patent/JPH01147835A/en
Application granted granted Critical
Publication of JP2735553B2 publication Critical patent/JP2735553B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板上にゲルマニウムシリケートガ
ラス膜を有する半導体装置に関する。 〔発明の概要〕 本発明は、半導体基板上にゲルマニウムシリケートガ
ラス膜を有する半導体装置において、上記半導体基板と
上記ゲルマニウムシリケートガラス膜との間にゲルマニ
ウム拡散防止膜を有する。これによって、ゲルマニウム
シリケートガラス膜中のゲルマニウムが半導体基板との
界面に堆積することにより生じる不都合を解消すること
ができる。 〔従来の技術〕 ゲルマニウムシリケートガラス(Germano-silicate G
lass:GeSG)膜は、GeO2とSiO2とにより構成されるガ
ラス膜である。このGeSG膜のリフロー(reflow)温度は
750〜850℃であり、リンシリケートガラス(Phospho-si
licate Glass:PSG)膜のリフロー温度(1000〜1050℃)
やボロンリンシリケートガラス(Borophospho-silicate
Glass:BPSG)膜のリフロー温度(850〜950℃)に比べ
て低いので、LSI製造工程の低温プロセス化に適合した
層間絶縁膜等として従来より注目されていた(例えば特
開昭57-160936号公報)。 〔発明が解決しようとする問題点〕 しかしながら、このGeSG膜を例えばMOSLSIの層間絶縁膜
として用いた場合、この層間絶縁膜のリフローを行うた
めのアニール時にGeSG膜中のゲルマニウムが拡散して半
導体基板との界面に堆積(pile up)しやすい。このゲ
ルマニウムの堆積によりMOSのC−V特性が容易に変化
し、その結果MOSFETのしきい値電圧Vthが+側に変化し
やすいという問題があった。 従って本発明の目的は、GeSG膜中のゲルマニウムが半
導体基板との界面に堆積することにより生じる不都合を
解消した半導体装置を提供することにある。 〔問題点を解決するための手段〕 本発明は、半導体基板上にゲルマニウムシリケートガ
ラス膜を有する半導体装置において、半導体基板とゲル
マニウムシリケートガラス膜との間に窒化シリコン系の
膜からなるゲルマニウム拡散防止膜を有する半導体装置
である。 〔作用〕 上記した手段によれば、緻密な膜である窒化シリコン
系の膜からなるゲルマニウム拡散防止膜により、ゲルマ
ニウムシリケートガラス膜中のゲルマニウムが半導体基
板側へ拡散するのを防止することができるので、このゲ
ルマニウムが半導体基板との界面に堆積することにより
生じる不都合を解消することができる。 〔実施例〕 以下、本発明の一実施例について図面を参照しながら
説明する。 第1図は、本発明の一実施例によるMOSLSIを示す断面
図である。 第1図に示すように、本実施例によるMOSLSIにおいて
は、例えばp型シリコン基板のような半導体基板1の表
面に例えばSiO2膜のようなフィールド絶縁膜2が選択
的に設けられ、このフィールド絶縁膜2によって素子間
分離が行われている。このフィールド絶縁膜2によって
囲まれた活性領域の表面には例えばSiO2膜のようなゲ
ート絶縁膜3が設けられている。このゲート絶縁膜3の
上には、例えば不純物をドープした多結晶Si膜上にMoSi
2膜やWSi2膜のような金属シリサイド膜を設けたポリサ
イド膜から成るゲート電極4が設けられている。また、
フィールド絶縁膜2上には、このゲート電極4と同一の
ポリサイド膜から成る配線5が設けられている。なお、
これらのゲート電極4及び配線5は例えば多結晶Si膜に
より構成することも可能である。 一方、半導体基板1中には、上記ゲート電極4に対し
て自己整合的にソース領域6及びドレイン領域7が設け
られている。そして、このゲート電極4、ソース領域6
及びドレイン領域7により、nチャネルMOSFETが構成さ
れている。これらのソース領域6及びドレイン領域7
は、上記ゲート電極4の側面に設けられた例えばSiO2
から成る側壁(サイドウォールスペーサ)8の下方に例
えばn-型の低不純物濃度部6a、7aを有し、その他の部
分は例えばn+型である。すなわち、上記nチャネルMOS
FETは、ドレイン領域7に設けられた低不純物濃度7aに
よりドレイン近傍の電界緩和を行う、いわゆるLDD(Lig
htly Doped Drain)構造を有する。なお、このnチャネ
ルMOSFETは必ずしもLDD構造を有する必要はない。 符号9はゲルマニウム拡散防止膜である。このゲルマ
ニウム拡散防止膜9は、例えば低圧CVD(LPCVD)法によ
り形成された窒化シリコン(Si34)膜、プラズマCVD
法により形成された窒化シリコン(p-SiN)膜、オキシ
ナイトライド(SiON)膜等の緻密な膜から成る。このゲ
ルマニウム拡散防止膜9の厚さはゲルマニウムの拡散を
阻止することができる程度に十分な値に選ばれ、具体的
には例えば100Å以上の厚さに選ばれる。このゲルマニ
ウム拡散防止膜9の上には、ゲルマニウムを例えば5〜
10重量%含むGeSG膜10が層間絶縁膜として設けられてい
る。符号11a〜11cは例えば一層目のアルミニウム膜から
成る配線である。これらのうち配線11a、11bは、GeSG膜
10及びゲルマニウム拡散防止膜9に設けられたコンタク
トホールC1、C2を通じてそれぞれソース領域6及びド
レイン領域7に接続されている。これらの配線11a〜11c
の上には、リンを例えば4.5重量%含むPSG膜12が設けら
れている。そして、このPSG膜12の上に例えば二層目の
アルミニウム膜から成る配線13が設けられている。さら
に、この配線13の上には、例えばp-SiN膜から成る絶縁
膜14が最終のパッシベーション膜として設けられてい
る。 本実施例によれば、上述のようにゲルマニウム拡散防
止膜9を設け、このゲルマニウム拡散防止膜9の上にGe
SG膜10を設けている。すなわち、半導体基板1とGeSG膜
10との間にゲルマニウム拡散防止膜9が設けられた構造
となっている。このため、このゲルマニウム拡散防止膜
9により、GeSG膜10中のゲルマニウムが半導体基板1側
に拡散するのを防止することができる。これによって、
このGeSG膜10中のゲルマニウムが半導体基板1との界面
に堆積するのを防止することができるので、このゲルマ
ニウムの堆積に起因するMOSのC-V特性の変化を防止する
ことができる。この結果、MOSFETのVthが+側に変化す
る等のMOS特性の不安定性を解消することができる。す
なわち、GeSG膜10と半導体基板1との間にゲルマニウム
拡散防止膜9を設けることにより、GeSG膜10の使用を妨
げていた問題が解決されたことになる。このようにGeSG
膜10の使用が可能になったことにより、750〜850℃程度
の低温でこのGeSG膜10のリフローを行い、その表面を平
坦化することができるので、MOSLSIの製造工程の低温プ
ロセス化が可能である。 上記GeSG膜10はCVD法を用いて例えば次の(1)式または
(2)式で示される反応により形成することができる。こ
のCVD法としては、LPCVD法、常圧CVD法、プラズマCVD法
等のいずれの方法を用いることも可能である。 GeH4+SiH4+O2→GeO2+SiO2+H2O (1) Gecl4+SiH4+O2→GeO2+SiO2+HCl+H2
(2) これらの(1)式及び(2)式で示される反応の温度としては
例えば350〜450℃を用いることができる。(1)式及び(2)
式からわかるように、GeSG膜10はドーパントとしてゲル
マニウムだけを用いて形成することができるので、BPSG
膜のようにリンとボロンとの2種類のドーパントを用い
る場合に比べて反応ガスの制御が容易である。 以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。 例えば、GeSG膜10にリンをP25の形で例えば2〜6
重量%含ませることにより、ナトリウムイオン(Na+
等のアルカリ金属イオンのゲッタリング効果を持たせる
ことができる。また、ゲルマニウム拡散防止膜9の厚さ
や膜中のゲルマニウム濃度は必要に応じて適宜選定する
ことができるものである。さらに、上述の実施例におい
ては、本発明をMOSLSIに適用した場合について説明した
が、本発明は例えばバイポーラLSIやバイポーラ‐CMOSL
SIのようなMOSLSI以外の半導体装置にも適用することが
できる。例えばバイポーラLSIに本発明を適用した場合
には、ゲルマニウムによるキャリアのライフタイムの劣
化防止を図ることが可能である。 〔発明の効果〕 本発明によれば、半導体基板とゲルマニウムシリケー
トガラス膜との間に窒化シリコン系の膜からなるゲルマ
ニウム拡散防止膜を有するので、このゲルマニウムシリ
ケートガラス膜中のゲルマニウムが半導体基板側へ拡散
するのを防止することができ、従ってこのゲルマニウム
が半導体基板との界面に堆積することにより生じる不都
合を解消することができる。
Description: TECHNICAL FIELD The present invention relates to a semiconductor device having a germanium silicate glass film on a semiconductor substrate. [Summary of the Invention] The present invention relates to a semiconductor device having a germanium silicate glass film on a semiconductor substrate, wherein a germanium diffusion preventing film is provided between the semiconductor substrate and the germanium silicate glass film. Thus, the inconvenience caused by the germanium in the germanium silicate glass film depositing on the interface with the semiconductor substrate can be solved. [Prior Art] Germano-silicate glass (Germano-silicate G)
The lass: GeSG) film is a glass film composed of GeO 2 and SiO 2 . The reflow temperature of this GeSG film is
750-850 ° C, Phosphosilicate glass (Phospho-si
licate Glass (PSG) membrane reflow temperature (1000-1050 ° C)
And Borophospho-silicate glass
Since it is lower than the reflow temperature (850-950 ° C) of the Glass: BPSG) film, it has been attracting attention as an interlayer insulating film or the like suitable for low-temperature processing in LSI manufacturing processes (for example, Japanese Patent Application Laid-Open No. 57-160936). Gazette). [Problems to be Solved by the Invention] However, when this GeSG film is used as an interlayer insulating film of a MOS LSI, for example, germanium in the GeSG film is diffused during annealing for reflowing the interlayer insulating film and the semiconductor substrate Easy to pile up at the interface with the surface. Due to the deposition of germanium, the CV characteristic of the MOS changes easily, and as a result, there is a problem that the threshold voltage Vth of the MOSFET easily changes to the + side. Accordingly, an object of the present invention is to provide a semiconductor device which solves the inconvenience caused by germanium in a GeSG film deposited on an interface with a semiconductor substrate. [Means for Solving the Problems] The present invention relates to a semiconductor device having a germanium silicate glass film on a semiconductor substrate, and a germanium diffusion preventing film comprising a silicon nitride-based film between the semiconductor substrate and the germanium silicate glass film. Is a semiconductor device having: [Operation] According to the above-described means, germanium in the germanium silicate glass film can be prevented from diffusing to the semiconductor substrate side by the germanium diffusion preventing film made of a dense silicon nitride film. In addition, the inconvenience caused by the deposition of germanium at the interface with the semiconductor substrate can be eliminated. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a MOS LSI according to one embodiment of the present invention. As shown in FIG. 1, in the MOS LSI according to the present embodiment, a field insulating film 2 such as an SiO 2 film is selectively provided on a surface of a semiconductor substrate 1 such as a p-type silicon substrate. Isolation between elements is performed by the insulating film 2. On the surface of the active region surrounded by the field insulating film 2, a gate insulating film 3 such as an SiO 2 film is provided. On the gate insulating film 3, for example, MoSi is deposited on a polycrystalline Si film doped with impurities.
A gate electrode 4 made of a polycide film provided with a metal silicide film such as a 2 film or a WSi 2 film is provided. Also,
On the field insulating film 2, a wiring 5 made of the same polycide film as the gate electrode 4 is provided. In addition,
The gate electrode 4 and the wiring 5 can be made of, for example, a polycrystalline Si film. On the other hand, a source region 6 and a drain region 7 are provided in the semiconductor substrate 1 in a self-aligned manner with respect to the gate electrode 4. The gate electrode 4 and the source region 6
And drain region 7 constitute an n-channel MOSFET. These source region 6 and drain region 7
Is, for example, SiO 2 provided on the side surface of the gate electrode 4.
For example, n -type low impurity concentration portions 6a and 7a are provided below a side wall (sidewall spacer) 8 made of, and the other portions are, for example, n + -type. That is, the n-channel MOS
The FET reduces the electric field near the drain by the low impurity concentration 7a provided in the drain region 7, that is, a so-called LDD (Lig).
htly Doped Drain) structure. Note that this n-channel MOSFET does not necessarily need to have an LDD structure. Reference numeral 9 denotes a germanium diffusion preventing film. The germanium diffusion preventing film 9 is, for example, a silicon nitride (Si 3 N 4 ) film formed by a low pressure CVD (LPCVD) method, or a plasma CVD.
It is composed of a dense film such as a silicon nitride (p-SiN) film and an oxynitride (SiON) film formed by the method. The thickness of the germanium diffusion preventing film 9 is selected to be a value sufficient to prevent the diffusion of germanium, and specifically, is selected to be, for example, 100 mm or more. On this germanium diffusion preventing film 9, germanium, for example,
A GeSG film 10 containing 10% by weight is provided as an interlayer insulating film. Reference numerals 11a to 11c are wirings made of, for example, a first aluminum film. The wirings 11a and 11b are GeSG films.
They are connected to the source region 6 and the drain region 7 through contact holes C 1 and C 2 provided in the germanium diffusion preventing film 9 and 10, respectively. These wirings 11a to 11c
A PSG film 12 containing, for example, 4.5% by weight of phosphorus is provided thereon. On the PSG film 12, a wiring 13 made of, for example, a second-layer aluminum film is provided. Further, an insulating film 14 made of, for example, a p-SiN film is provided on the wiring 13 as a final passivation film. According to the present embodiment, the germanium diffusion preventing film 9 is provided as described above, and Ge is formed on the germanium diffusion preventing film 9.
An SG film 10 is provided. That is, the semiconductor substrate 1 and the GeSG film
The structure is such that a germanium diffusion preventing film 9 is provided between the film 10 and the film 10. Therefore, the germanium diffusion preventing film 9 can prevent germanium in the GeSG film 10 from diffusing to the semiconductor substrate 1 side. by this,
Since the germanium in the GeSG film 10 can be prevented from depositing at the interface with the semiconductor substrate 1, a change in the CV characteristics of the MOS due to the deposition of germanium can be prevented. As a result, the instability of the MOS characteristics such as the Vth of the MOSFET changing to the + side can be eliminated. That is, by providing the germanium diffusion preventing film 9 between the GeSG film 10 and the semiconductor substrate 1, the problem that hindered the use of the GeSG film 10 was solved. GeSG like this
Since the use of the film 10 becomes possible, the GeSG film 10 can be reflowed at a low temperature of about 750 to 850 ° C. and its surface can be flattened, thereby enabling a low-temperature process for the MOSLSI manufacturing process. It is. The GeSG film 10 is formed using, for example, the following formula (1) or
It can be formed by the reaction represented by the formula (2). As the CVD method, any method such as an LPCVD method, a normal pressure CVD method, and a plasma CVD method can be used. GeH 4 + SiH 4 + O 2 → GeO 2 + SiO 2 + H 2 O (1) Gecl 4 + SiH 4 + O 2 → GeO 2 + SiO 2 + HCl + H 2 O
(2) As the reaction temperature represented by the formulas (1) and (2), for example, 350 to 450 ° C. can be used. Equation (1) and (2)
As can be seen from the equation, since the GeSG film 10 can be formed using only germanium as a dopant, the BPSG
The control of the reaction gas is easier than in the case where two kinds of dopants of phosphorus and boron are used like a film. Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible. For example, for example in the form of P 2 O 5 with phosphorus GeSG film 10 2-6
Sodium ion (Na + )
And the like can have an effect of gettering alkali metal ions. Further, the thickness of the germanium diffusion preventing film 9 and the germanium concentration in the film can be appropriately selected as needed. Further, in the above-described embodiment, the case where the present invention is applied to the MOS LSI has been described. However, the present invention is applied to, for example, a bipolar LSI or a bipolar-CMOS
The present invention can also be applied to semiconductor devices other than MOS LSI such as SI. For example, when the present invention is applied to a bipolar LSI, it is possible to prevent deterioration of carrier lifetime due to germanium. [Effects of the Invention] According to the present invention, a germanium diffusion prevention film made of a silicon nitride-based film is provided between a semiconductor substrate and a germanium silicate glass film, so that germanium in the germanium silicate glass film is directed toward the semiconductor substrate. Diffusion can be prevented, so that the inconvenience caused by the deposition of germanium at the interface with the semiconductor substrate can be eliminated.

【図面の簡単な説明】 第1図は本発明の一実施例によるMOSLSIを示す断面図で
ある。 図面における主要な符号の説明 1:半導体基板、 4:ゲート電極、 6:ソース領域、 7:
ドレイン領域、 9:ゲルマニウム拡散防止膜、 10:GeS
G膜、 11a〜11c、13:配線、 12:PSG膜。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing a MOS LSI according to one embodiment of the present invention. Explanation of main reference numerals in the drawings 1: semiconductor substrate, 4: gate electrode, 6: source region, 7:
Drain region, 9: germanium diffusion barrier, 10: GeS
G film, 11a to 11c, 13: wiring, 12: PSG film.

Claims (1)

(57)【特許請求の範囲】 1.半導体基板上にゲルマニウムシリケートガラス膜を
有する半導体装置において、 上記半導体基板と上記ゲルマニウムシリケートガラス膜
との間に窒化シリコン系の膜からなるゲルマニウム拡散
防止膜を有することを特徴とする半導体装置。
(57) [Claims] A semiconductor device having a germanium silicate glass film on a semiconductor substrate, comprising a germanium diffusion prevention film made of a silicon nitride-based film between the semiconductor substrate and the germanium silicate glass film.
JP62306938A 1987-12-04 1987-12-04 Semiconductor device Expired - Lifetime JP2735553B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62306938A JP2735553B2 (en) 1987-12-04 1987-12-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62306938A JP2735553B2 (en) 1987-12-04 1987-12-04 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH01147835A JPH01147835A (en) 1989-06-09
JP2735553B2 true JP2735553B2 (en) 1998-04-02

Family

ID=17963086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62306938A Expired - Lifetime JP2735553B2 (en) 1987-12-04 1987-12-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2735553B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716234A (en) * 1980-07-01 1982-01-27 Yoshiyuki Morita Device and method for controlling internal combustion engine to optimum
JPS59159544A (en) * 1983-03-03 1984-09-10 Nec Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPH01147835A (en) 1989-06-09

Similar Documents

Publication Publication Date Title
US4954867A (en) Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure
US6165826A (en) Transistor with low resistance tip and method of fabrication in a CMOS process
JP2809018B2 (en) Semiconductor device and manufacturing method thereof
US5512502A (en) Manufacturing method for semiconductor integrated circuit device
US6458641B2 (en) Method for fabricating MOS transistors
US20020119648A1 (en) Method for fabricating semiconductor device
US5936300A (en) Semiconductor device with film covering
KR100192017B1 (en) Fabrication process of semiconductor device
US20060261422A1 (en) Semiconductor device and method for manufacturing the same
JPH0716000B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2735553B2 (en) Semiconductor device
KR900005564A (en) Semiconductor device and manufacturing method
US6861319B2 (en) Gate electrode and method of fabricating the same
JP2000082803A (en) Manufacture of semiconductor device
KR20040002301A (en) Method for manufacturing a semiconductor device
KR100342825B1 (en) Method for forming tungsten silicide layer of semiconductor device
JP3469738B2 (en) Semiconductor device
JPH0794446A (en) Manufacture of semiconductor device
JP3437111B2 (en) Method for manufacturing semiconductor device
JPH0630355B2 (en) Semiconductor device
KR100814257B1 (en) Fabrication method of semiconductor device
JPH0513697A (en) Manufacture of semiconductor device
JPH0737878A (en) Method of manufacturing semiconductor device
KR19980054450A (en) Method for forming gate electrode of semiconductor device
JPH08316476A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term