JP2734564B2 - Logarithmic conversion circuit - Google Patents
Logarithmic conversion circuitInfo
- Publication number
- JP2734564B2 JP2734564B2 JP63273550A JP27355088A JP2734564B2 JP 2734564 B2 JP2734564 B2 JP 2734564B2 JP 63273550 A JP63273550 A JP 63273550A JP 27355088 A JP27355088 A JP 27355088A JP 2734564 B2 JP2734564 B2 JP 2734564B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- conversion circuit
- base
- logarithmic conversion
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビ、VTR、オーディオ機器、衛星放送受
信機等の電子通信機器の電気回路に使用することのでき
る対数変換回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logarithmic conversion circuit that can be used in an electric circuit of an electronic communication device such as a television, a VTR, an audio device, and a satellite broadcast receiver.
従来の技術 従来より、トランジスタを用いた対数変換回路として
トランジスタのベース・エミッタ間電圧VBEとエミッタ
電流IEとの間の関係式、 K:ボルツマン定数、T:絶対温度 q:電子電荷 IS:飽和電流 を用いた回路が使われており、その実用回路としてはオ
ペアンプを用いた回路がよく使用されている。従来例を
第２図に示す。第２図はオペアンプを用いた代表的な対
数変換回路の実用例を表わす。21,22はオペアンプ、23,
24は対数特性を得るためのトランジスタで、特性のそろ
った物が使用される。25,26,27,28は出力電圧の特性を
決定する抵抗、29は入力端子、30は出力端子、31は出力
電圧を決定するための基準電圧源、32,33は発振防止の
ためのコンデンサである。2. Description of the Related Art Conventionally, as a logarithmic conversion circuit using a transistor, a relational expression between a base-emitter voltage V BE and an emitter current IE of the transistor, A circuit using K: Boltzmann's constant, T: absolute temperature, q: electron charge, I S : saturation current is used, and as a practical circuit, a circuit using an operational amplifier is often used. FIG. 2 shows a conventional example. FIG. 2 shows a practical example of a typical logarithmic conversion circuit using an operational amplifier. 21, 22 are operational amplifiers, 23,
Reference numeral 24 denotes a transistor for obtaining logarithmic characteristics, which has a uniform characteristic. 25, 26, 27, 28 are resistors that determine output voltage characteristics, 29 is an input terminal, 30 is an output terminal, 31 is a reference voltage source for determining output voltage, and 32 and 33 are capacitors for preventing oscillation. It is.
発明が解決しようとする課題 従来例では出力電圧Voutは次式で表わされる。Problems to be Solved by the Invention In the conventional example, the output voltage Vout is expressed by the following equation.
ここでR1,R2,R5,R6は各々抵抗25,26,27,28の抵抗値、
Vinは入力電圧、Vrefは基準電圧である。 Here, R 1 , R 2 , R 5 , and R 6 are resistance values of the resistors 25, 26, 27, and 28, respectively.
V in the input voltage, V ref is the reference voltage.
この場合、第２図のトランジスタ23,24の特性の揃っ
た物を使う必要がある。従来例の回路をIC化する場合、
（１）.2つのオペアンプの働きをする差動入力のハイゲ
イン（数＋dB）アンプを２つ内蔵するため素子が多くな
る。（２）．負帰還回路のため発振防止のための配慮が
必要である。（３），（２）のため発振防止用のコンデ
ンサが必要であり、内蔵する場合は面積が大きくなりコ
ストアップになり、外付けにする場合はコンデンサを付
けるため４本のピンが必要である等の問題がある。In this case, it is necessary to use transistors having the same characteristics as the transistors 23 and 24 in FIG. When the conventional circuit is integrated into an IC,
(1) Since two differential-input high-gain (several + dB) amplifiers functioning as two operational amplifiers are incorporated, the number of elements increases. (2). Care must be taken to prevent oscillation because of the negative feedback circuit. (3) Because of (2), a capacitor for preventing oscillation is required, and if it is built-in, the area increases and the cost increases. If it is externally mounted, four pins are required to attach a capacitor. There are problems such as.
本発明は前記問題点に鑑み、対数変換回路をICに内蔵
する場合に、少ない素子数で少ないピン数で、動作の安
定な回路を実現する手段を提供するものである。The present invention has been made in view of the above problems, and provides a means for realizing a stable operation circuit with a small number of elements and a small number of pins when a logarithmic conversion circuit is incorporated in an IC.
課題を解決するための手段 前記の課題を解決するため本発明の対数変換回路は、
第1,第２のトランジスタの各々のベースに等しい電圧を
加え、第1,第２のトランジスタの各々のエミッタに第1,
第２のダイオードの各々のアノードを接続し、第1,第２
のダイオードの各々のカソードに第3,第４のトランジス
タのコレクタを接続し、第3,第４のトランジスタの各々
のベースに異なる電圧を与える事により生じる第1,第２
のトランジスタの各々のベース・エミッタ間の電位差お
よび第1,第２のダイオードのアノード・カソード間の電
位差を加えたものの差が、第3,第４のトランジスタの各
々のベースに加えた電圧の差に対して対数的に変化する
ことを利用する構成にしている。Means for Solving the Problems To solve the above problems, the logarithmic conversion circuit of the present invention is:
An equal voltage is applied to the base of each of the first and second transistors, and the first and second transistors are applied to the emitter of each of the first and second transistors.
Connecting the anodes of each of the second diodes,
The collectors of the third and fourth transistors are connected to the respective cathodes of the first and second diodes, and the first and second transistors generated by applying different voltages to the bases of the third and fourth transistors, respectively.
The difference between the sum of the potential difference between the base and emitter of each transistor and the difference between the anode and cathode of the first and second diodes is the difference between the voltages applied to the bases of the third and fourth transistors. The logarithmic change is used.
作用 本発明は上記の構成により、（１） 少ない素子で構
成し占有面積を小さくできる。（２） 負帰還回路を用
いないので安定性が良く、発振防止のためのコンデンサ
が必要でない。等のメリットがあり、特にIC化する場合
に有効である。Operation According to the present invention having the above-described configuration, (1) it is possible to reduce the occupied area by using a small number of elements. (2) Since a negative feedback circuit is not used, the stability is good, and a capacitor for preventing oscillation is not required. There are advantages such as the above, and it is particularly effective when IC is used.
実 施 例 以下本発明の一実施例の対数変換回路について図面を
参照しながら説明する。Embodiment A logarithmic conversion circuit according to one embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の実施例に於ける対数変換回路の回路
図を示す。第１図に於いて1,2はトランジスタ3,4はダイ
オード5,6はトランジスタ、7,8はダイオード、9R1,10
R2,11R3,12R4,13R5,14R6,15R7は抵抗、16は基準電圧
源、17は入力電圧端子VIN、18はトランジスタ1,2のベー
スの電圧源、19,20は出力電圧端子V1,V2を表わす。FIG. 1 is a circuit diagram of a logarithmic conversion circuit according to an embodiment of the present invention. In FIG. 1, 1 and 2 are transistors 3, 4 are diodes 5, 6 are transistors, 7, 8 are diodes, 9R 1 , 10
R 2 , 11R 3 , 12R 4 , 13R 5 , 14R 6 , 15R 7 are resistors, 16 is a reference voltage source, 17 is an input voltage terminal V IN , 18 is a base voltage source of transistors 1 and 2, 19 and 20 are Represents output voltage terminals V 1 and V 2 .
トランジスタ1,2のベースには電圧源18より電圧VBが
供給される。トランジスタ1,2のエミッタは各々ダイオ
ード3,4を通してトランジスタ5,6の各々のコレクタに繋
がる。トランジスタ５のベースは抵抗９を通して基準電
圧源16（電位Vref）に繋がり、トランジスタ６のベース
は抵抗10を通して基準電圧源16（電位Vref）に繋がって
いる。トランジスタ５のベースはダイオード７のアノー
ドに接続され、トランジスタ５のエミッタに抵抗12,ダ
イオード７のカソードに抵抗11が接続されている。トラ
ンジスタ６、ダイオード８、抵抗13、抵抗14も同形態で
接続されている。トランジスタ６のベースは抵抗15を通
して入力電圧端子17に繋がる。トランジスタ5,6および
ダイオード7,8は同一の特性とし、R1＝R2,R3＝R4,R5＝R
6とする。The base of the transistor 1, the voltage V B is supplied from the voltage source 18. The emitters of transistors 1 and 2 are connected to the respective collectors of transistors 5 and 6 through diodes 3 and 4, respectively. The base of transistor 5 is connected through resistor 9 to a reference voltage source 16 (potential V ref ), and the base of transistor 6 is connected through resistor 10 to reference voltage source 16 (potential V ref ). The base of the transistor 5 is connected to the anode of the diode 7, the resistor 12 is connected to the emitter of the transistor 5, and the resistor 11 is connected to the cathode of the diode 7. The transistor 6, the diode 8, the resistor 13, and the resistor 14 are connected in the same manner. The base of transistor 6 is connected to input voltage terminal 17 through resistor 15. Transistors 5, 6 and diodes 7, 8 have the same characteristics, and R 1 = R 2 , R 3 = R 4 , R 5 = R
6 is assumed.
この時、トランジスタ5,6の直流電流増幅率が充分に
大きいとすると、 （VD1＝ダイオード３の両端電圧,VBE3＝トランジスタ５
のベース・エミッタ間電圧） （VD2＝ダイオード４の両端電圧,VBE4＝トランジスタ６
のベース・エミッタ間電圧） IE3＝I1,IE4＝I2,R1＋R3＝R2＋R4,VD1＝VD2であるから 一方トランジスタ1,2の特性を同一とし、同時にダイ
オード3,4の特性を同一とすると次の様になる。At this time, if the DC current gain of the transistors 5 and 6 is sufficiently large, (V D1 = voltage across diode 3, V BE3 = transistor 5
Base-emitter voltage) (V D2 = voltage across diode 4, V BE4 = transistor 6
I E3 = I 1 , I E4 = I 2 , R 1 + R 3 = R 2 + R 4 , V D1 = V D2 On the other hand, assuming that the characteristics of the transistors 1 and 2 are the same and the characteristics of the diodes 3 and 4 are the same, the following is obtained.
IS1:トランジスタ1,2の飽和電流 IS2:ダイオード3,4の飽和電流 またトランジスタ1,2,5,6、ダイオード3,4に関して IE1＝IC3≒IE3 IE2＝IC4≒IE4 であるから（２）より 即ち無信号時には出力電圧端子19,20の電位V1,V2は等
しい。 I S1 : Saturation current of transistors 1 and 2 I S2 : Saturation current of diodes 3 and 4 I E1 = I C3 ≒ I E3 I E2 = I C4 ≒ I for transistors 1,2,5,6 and diodes 3 and 4 Because it is E4 , from (2) That is, when there is no signal, the potentials V 1 and V 2 of the output voltage terminals 19 and 20 are equal.
次に、この回路の入力電圧端子17に電圧Vinを印加し
た時を考える。この時のIE4をＩＥ′４とすると この時のIE2をＩＥ′２,VBE2をＶBE′２,VD2をＶ
Ｄ′２,V2をＶＶ′とすると 従ってこの時の出力電圧端子19,20の電位差Ｖ２′−V
1は次のとおり 即ちこの回路により入力電圧Vinを印加した事による
変化量が対数に変換されて出力電圧端子Vout1,Vout2間
に現われる。即ち対数変換回路を構成できる。Next, consider the time of applying the voltage V in to the input voltage terminal 17 of this circuit. When the I E4 at this time and I E'4 At this time, I E2 is IE′2 , V BE2 is V BE′2 , V D2 is V
The D'2, V 2 When V V ' Therefore, at this time, the potential difference V 2 ′ −V between the output voltage terminals 19 and 20 is obtained.
1 is as follows That appears between the output voltage terminal Vout1, Vout2 amount change due to the application of input voltage V in is converted to a logarithmic this circuit. That is, a logarithmic conversion circuit can be configured.
発明の効果 本発明は上記の構成により、少ない素子で構成し占
有面積を小さくできる。負帰還回路を用いないので安
定性が良く、発振防止のためのコンデンサが必要ない。
等の効果が得られ、特にIC化する場合に有効である。According to the present invention, the above configuration can reduce the occupied area with a small number of elements. Since a negative feedback circuit is not used, the stability is good and a capacitor for preventing oscillation is not required.
And the like are obtained, and this is particularly effective in the case of IC.
第１図は本発明の一実施例における対数変換回路の回路
図、第２図は従来例における対数変換回路の回路図であ
る。 1,2,5,6……トランジスタ、3,4,7,8……ダイオード、9,
10,11,12,13,14,15……抵抗、16,18……定電圧電源、17
……入力電圧端子、19,20……出力電圧端子。FIG. 1 is a circuit diagram of a logarithmic conversion circuit in one embodiment of the present invention, and FIG. 2 is a circuit diagram of a logarithmic conversion circuit in a conventional example. 1,2,5,6 …… Transistor, 3,4,7,8 …… Diode, 9,
10,11,12,13,14,15 …… Resistance, 16,18 …… Constant voltage power supply, 17
…… Input voltage terminals, 19,20 …… Output voltage terminals.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 横井 与次郎著，リニアＩＣ実用マニ ュアル，昭和51年６月15日発行，ラジオ 技術社発行，Ｐ153−Ｐ156 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References Yojiro Yokoi, Linear IC Practical Manual, published on June 15, 1976, published by Radio Engineering, P153-P156
Claims (1)
に等しい電圧を加え、前記第１、第２のトランジスタの
各々のエミッタに第１、第２のダイオードの各々のアノ
ードを接続し、前記第１、第２のダイオードの各々のカ
ソードに第３、第４のトランジスタの各々のコレクタを
接続し、前記第３、第４のトランジスタの各々のベース
に異なる電圧を与えることにより生じる前記第１、第２
のトランジスタの各々のベース・エミッタ間の電位差お
よび前記第１、第２のダイオードのアノード・カソード
間の電位差を加えたものの電圧の差が前記第３、第４の
トランジスタの各々のベースに加えた電圧の差に対して
対数的に変化するようにしたことを特徴とする対数変換
回路。1. An equal voltage is applied to a base of each of the first and second transistors, and an anode of each of the first and second diodes is connected to an emitter of each of the first and second transistors; The collector of each of the third and fourth transistors is connected to the cathode of each of the first and second diodes, and the different voltage generated by applying a different voltage to the base of each of the third and fourth transistors. 1st, 2nd
The potential difference between the base and emitter of each transistor and the potential difference between the anode and cathode of the first and second diodes is applied to the base of each of the third and fourth transistors. A logarithmic conversion circuit characterized by changing logarithmically with respect to a voltage difference.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273550A JP2734564B2 (en) | 1988-10-28 | 1988-10-28 | Logarithmic conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273550A JP2734564B2 (en) | 1988-10-28 | 1988-10-28 | Logarithmic conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02118893A JPH02118893A (en) | 1990-05-07 |
| JP2734564B2 true JP2734564B2 (en) | 1998-03-30 |
Family
ID=17529381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273550A Expired - Fee Related JP2734564B2 (en) | 1988-10-28 | 1988-10-28 | Logarithmic conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734564B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109157A (en) * | 2004-10-06 | 2006-04-20 | Asahi Kasei Microsystems Kk | Logarithmic amplifier |
-
1988
- 1988-10-28 JP JP63273550A patent/JP2734564B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 横井 与次郎著，リニアＩＣ実用マニュアル，昭和５１年６月１５日発行，ラジオ技術社発行，Ｐ１５３−Ｐ１５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02118893A (en) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452645B2 (en) | ||
| US5256984A (en) | Amplifier for controlling linear gain of wide band using external bias | |
| EP0879483A1 (en) | Temperature compensated logarithmic detector | |
| JPH0671186B2 (en) | Logarithmic amplifier circuit | |
| US5184086A (en) | Differential amplifier | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JP2734564B2 (en) | Logarithmic conversion circuit | |
| JP2897515B2 (en) | Voltage-current converter | |
| US4356455A (en) | Amplifier | |
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| JPS641785Y2 (en) | ||
| JPH0529856A (en) | Variable gain amplifier | |
| JPS5827537Y2 (en) | Complementary push-pull amplifier | |
| JP2621573B2 (en) | Signal suppression circuit | |
| JPS5819880Y2 (en) | Gamma correction circuit | |
| JPH0535613Y2 (en) | ||
| JPS6121857Y2 (en) | ||
| JPH0449701Y2 (en) | ||
| JPS6323573B2 (en) | ||
| JPH0264879A (en) | Logarithmic conversion circuit | |
| JPS6037484B2 (en) | current stabilization circuit | |
| JPH0716138B2 (en) | Amplifier circuit device | |
| JPS6115619Y2 (en) | ||
| JPS6221059Y2 (en) | ||
| JPH021945Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |