JP2732524B2 - 光電変換デバイス - Google Patents
光電変換デバイスInfo
- Publication number
- JP2732524B2 JP2732524B2 JP62168645A JP16864587A JP2732524B2 JP 2732524 B2 JP2732524 B2 JP 2732524B2 JP 62168645 A JP62168645 A JP 62168645A JP 16864587 A JP16864587 A JP 16864587A JP 2732524 B2 JP2732524 B2 JP 2732524B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- finger
- photoelectric conversion
- conversion device
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体を用いた光電変換デバイスに係り、特
に光電変換効率の高い構造を有する光電変換デバイスに
関する。 〔従来の技術〕 pn接合を有する光電変換デバイスの変換効率を上げる
ための手段として、デバイスの面積に対して、pn接合部
の面積を小さくすることが有効である。このため従来
は、pn接合を形成する半導体のうち一方の半導体の形状
を点状にして、その面積を、他方の半導体の面積より小
さくすることにより、デバイス面積に対するpn接合部の
面積を小さくしていた。そのようなものは、アイ・イー
・イー・イー，フオトヴオルテツク スペシアリスツ
コンフアレンス（1985年）第424頁から第429頁（IEEE,P
hotovoltaic Specialists Conference（1985）pp424−4
29）において論じられている。 〔発明が解決しようとする問題点〕 pn接合を有する光電変換デバイスにおいて、光の吸収
により発生した少数キヤリヤが、pn接合部へ効率よく到
達することが、光電変換効率を向上させるために必要で
ある。 ところが、上記従来技術では、第２図に示す様に、エ
ミツタ２の形状を点状にすることにより、pn接合の面積
を小さくしているため、ベース層で光生成されたキヤリ
ヤを効率よくpn接合部へ到達させるためには、エミツタ
２の間隔を、少数キヤリヤの拡散長より十分に小さくす
る必要がある。しかし、エミツタ層の上には、エミツタ
からの電流を集めるために、電極を形成しなければなら
ず、エミツタ間隔を小さくした場合に、電極間隔及び電
極幅が小さくなる。このため電極の形成が困難となる。 本発明の目的は、この様な従来技術の有する問題点を
解決し、高い変換効率を有する、光電変換デバイスを提
供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明の光電変換デバイ
スは、第１の導電型を有するエミッタを第２の導電型を
有するベース上に形成してなる接合領域並びにエミッタ
から電流を取り出すために、このエミッタに接続し、か
つ、所望の方向に伸びた複数本のフィンガー及びこの複
数本のフィンガーを接続するバスバーからなる電極を有
し、エミッタの面積をベースの面積より小さくすること
により接合面積を小さくし、さらにエミッタを、フィン
ガーの長手方向に対し平行な方向及び垂直な方向に複数
個に分割し、この分割されたエミッタは、フィンガーの
長手方向に対し垂直な方向に長く、フィンガーの長手方
向に対し平行な方向に短い形状とし、この分割されたエ
ミッタで挟まれた上記ベース中の任意の点からエミッタ
までの最短距離を、ベースの少数キヤリヤの拡散長の長
さ以下とし、複数本のフィンガーを、それぞれ複数個の
上記分割されたエミッタと接続するようにしたものであ
る。 また、上記目的を達成するために、本発明の光電変換
デバイスは、第１の導電型を有するエミッタを第２の導
電型を有するベース上に形成してなる接合領域並びにエ
ミッタから電流を取り出すために、このエミッタに接続
し、かつ、所望の方向に伸びた複数本のフィンガー及び
この複数本のフィンガーを接続するバスバーからなる電
極を有し、エミッタの面積をベースの面積より小さくす
ることにより接合面積を小さくし、さらにエミッタを、
フィンガーの長手方向に対し平行な方向に複数個に分割
し、この分割されたエミッタは、フィンガーの長手方向
に対し垂直な方向に長く、フィンガーの長手方向に対し
平行な方向に短い形状とし、複数本のフィンガーを、そ
れぞれ複数個の上記分割されたエミッタと接続するよう
にしたものである。 フィンガーは、例えば第１図に示すように、ベース層
１上に設けられた複数のエミッタ２からの電流を集める
ために、図の縦方向に伸びた形状の電極（図で３′で表
わす）をいい、バスバーは、フィンガーからの電流を集
めるために、同図の上部に横方向に伸びた形状の電極
（図で３″で表わす）をいう。 第１図に示した構造では、分割されたエミッタは長方
形又は線状に形成され、その上をフィンガーが横切るよ
うに配置されている。また、２本の相対する分割された
エミッタの端面の間隔をベース層内の少数キヤリヤの拡
散長の２倍と同等かそれ以下になるようにすれば、出力
電流を高くすることができる。少数キヤリヤの拡散長と
は、少数キヤリヤのほとんど再結合せずに走ることので
きる長さである。２本の相対するエミッタの端面の中間
にある少数キヤリヤがPN接合から最も遠い位置にある。
それ故、この少数キヤリヤがPN接合に到達するまでに最
も長い距離を走るが、少数キヤリヤの拡散長以下の位置
にPN接合があれば、そのほとんどがPN接合に到達する。
よって出力電流が高くなる。 このように２本の相対する分割されたエミッタの端面
の間隔をベース層内の少数キヤリヤの拡散長の２倍以下
にした場合でも、分割されたエミッタはフィンガーの長
手方向に対し垂直方向の方が長いので、エミッタを横切
る２本の隣合うフィンガーの間隔は小さくする必要がな
い。第２図に示すような従来例では、エミッタの間隔を
小さくするとフィンガーの間隔も小さくする必要があ
る。 バスバーとフィンガーからなる電極は、通常金属配線
により形成される。光電変換デバイスにこの電極側から
光が照射されたとき、バスバーとフィンガー上に入射す
る光は反射される。よって、光電変換に寄与する光は、
光電変換デバイスに入射した光のうちバスバーとフィン
ガー以外の受光部に入射した光のみである。受光部にこ
れらの電極があるとき、その面積割合に相当する入射光
で発生したであろう電力分だけ出力電流が低下する。こ
の損失をシャドーイングロスという。 それ故、第１図の構造では、フィンガーの本数を減ら
し、シャドーイングロスを低減できる。 分割されたエミッタの形状は、上述のように長方形又
は線状である必要はなく、第４図に示すような三角形、
楕円、その他の形状や曲線でもよく、フィンガーと垂直
な方向の長さが、平行な方向の長さより長くなっていれ
ばよい。上述の例は、フィンガーと垂直な方向の長さが
並行な方向より長いものであるが、必ずしもフィンガー
と垂直である必要はなく、フィンガーに斜めになってい
てもよい。しかし、垂直な方向に長くした場合に比べ
て、キャリヤがエミッタを流れる距離が長くなるため、
パワーロス及び曲線因子の低下を招くであろう。 隣合う２本の分割されたエミッタは、必ずしも並行で
ある必要はなく、第５図に示すように、フィンガーの一
部を多角形とし、その一部に分割されたエミッタを形成
してもよく、また、第６図に示すように、エミッタが多
角形の組み合わせや、格子状になっていてもよい。さら
には同心円状になっていてもよい。 また、第３図に示した構造は、第１図に示した構造の
左右方向に分割されているエミッタ２の間隔がなくな
り、図の横方向につながった例である。エミッタ２の左
右方向の間隔は少数キヤリヤの拡散長の２倍以下である
から、間隔がゼロであってもよい。この場合もフィンガ
ーの本数を減らし、シャドーイングロスを低減できる。 上記においては、デバイスを上面から見た場合のエミ
ツタの形状について述べたが、デバイス表面に溝構造を
持つ場合は、この溝の凸部にのみエミツタを形成するこ
とにより、上記の平面形状を持つエミツタを形成するこ
とができる。この例を第７図に示す。これにより表面反
射防止のための溝構造を持つデバイスにおいても、上記
の様なエミツタ構造を形成することができる。 〔作用〕 第１図に示すように、本構造においては、エミツタを
例えば線状又は長方形に形成している。このため、フィ
ンガー間隔の大小にかかわらず、エミツタ間隔を小さく
することが出来る。それゆえ加工精度による最少電極間
隔の制限を受けずに、エミツタ間隔を自由に設計するこ
とが出来る。 〔実施例〕 以下、本発明の実施例を説明する。 実施例１ 第８図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用いた。p+層７は、ア
ルミニウムを真空蒸着した後、電気炉でアニールを行な
つて形成した。エミツタ２は、酸化膜をマスクに用い通
常の熱拡散技術により燐を拡散し形成した。エミツタ幅
は４μｍ、２本のエミツタの間隔は40μｍである。酸化
膜５は、上記マスク用の酸化膜を除去した後、通常の熱
酸化技術により15nm厚に形成した。コンタクト６は、エ
ミツタ２の上部の酸化膜５を、ホトレジストをマスクに
エツチングにより除去して形成した。コンタクトのサイ
ズは、直径２μｍである。電極３は、コンタクト６の上
部に、通常の真空蒸着技術を用いて、チタンを0.1μ
ｍ、その上に銀を２μｍの厚さに蒸着し、リフトオフ技
術により形成した。電極（フィンガーの部分）の幅は20
μｍ、２本の電極の間隔は800μｍである。電極４は、
真空蒸着技術により、チタンを0.1μｍ、その上に銀を
２μｍの厚さに蒸着し形成した。 実施例２ 第９図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用い、p+層7,電極3,電
極４は、実施例１と同様に形成した。エミツタ２は、第
８図に示すエミツタと同様の方法により形成したが、そ
の形状は異なつており、第８図に示す形状に加え、電極
３の下部全面にエミツタを形成した。 実施例３ 第10図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用い、p+層7,電極3,電
極４は、実施例１と同様に形成した。エミツタ２は、酸
化膜をマスクにシリコンの異方性エツチを用いて形成し
た溝構造の上部に、酸化膜をマスクに燐拡散により形成
した。酸化膜５は上記のマスク用の酸化膜を除去した
後、熱酸化により形成し、コンタクト６は、実施例１と
同様の方法で形成した。 第10図の実施例の如く溝構造を有するデバイスを形成
するのに特に有効な方法を次に示す。 従来は、入射光の反射防止のための溝構造をデバイス
表面に形成するばあいには、上述の如く初めに第２の半
導体からなるベースを溝構造に加工した後で、第１の半
導体からなるエミツタをベース上に形成したていた。こ
のため、エミツタを第11図（ｂ）の様に溝構造の上部に
形成するには、酸化膜等をマスクにして拡散を行なうな
どの工程が必要で、工程数の増加や、フオトリソグラフ
技術の困難度の増大を招いた。これに対し、第11図
（ａ）に示す様に初のデバイス全面にエミツタ２を形成
し、次にエミツタ２及びベース１をエツチング等により
部分的に除去すれば、溝構造の上部に容易にエミツタを
形成することが出来（第11図（ｂ））、且つ従来の様
に、エミツタ形状と溝構造上部の形状との位置合せ等を
行なう必要が無くなる。 第12図（ａ），（ｂ）に上記構造を形成する方法を示
す。まず（ａ）において、エミツタ２上にレジストによ
るパターンを形成する。レジストパタンは、ホトリソグ
ラフイ技術、印刷技術等によつて形成するることが出来
る。次にエミツタ及びベースをエツチングすることによ
り、（ｂ）に示す構造を得ることが出来る。エツチング
の方法としては、エツチング速度の結晶特有の異方性を
用いる方法（Si結晶の場合は（100）面を表面にして、K
OHやヒドラジン等でエツチングを行なう）や、その他の
ウエツトエツチ，ドライエツチ等を用いる方法がある。
また、第12図においては、溝の断面がＶ字型である場合
について説明したが、これはｕ字型やその他の形状であ
つても同様である。但し、溝構造が入射光の表面反射の
防止を主たる目的とする場合は、Ｖ字型が主も有効であ
ろう。 第13図に機械的に該溝構造を形成する方法を示す。カ
ツター８によりエミツタ２、及びベース１を切削するこ
とにより溝を形成することができる。カツター８の種類
としては、水平移動によつて切削するカツターや回転に
よつて切削する円盤状のカツタ等、該溝構造を形成出来
るものであればよい。 第14図に熱的に該溝構造を形成する方法を示す。光束
９により、エミツタ２及びベース１を部分的に溶解する
ことにより溝を形成することが出来る。光束にはレーザ
ー光が最も適しているが、その他の高輝度の光源を用い
てもよい。 上記においては、該溝構造が直線状に形成されている
場合について説明したが、該溝構造は、曲線状，長方
形，円形等の種々の形状をしていても同様である。ま
た、溝の断面の形状は、Ｖ字形,u字形，矩形、その他の
形状であつても同様である。 以下、この形成方法により形成した本発明の実施例を
第15図により説明する。 ベース１にはｐ型のシリコンを用いた。エミツタ２
は、初めベース１上部全面に通常の燐拡散技術を用いて
形成し、次にマスク用の酸化膜を形成し、通常のホトレ
ジスト技術及びエツチング技術を用いてエミツタ２の上
部にのみ酸化膜を残し、この酸化膜をマスクにして異方
性エツチを行ないＶ字形の溝を形成し、同時に線状のエ
ミツタを形成した。p+層７は、アルミニウムを真空蒸着
方によりシリコン面に蒸着し、電気炉により加熱し形成
した。電極４はチタン及び銀の真空蒸着により形成し
た。電極３は、チタン及び銀の真空蒸着を行ない、リフ
トオフを行なつて形成した。エミツタ２の幅は４μm,エ
ミツタ間隔は40μm,電極３の幅は20μm,電極の間隔は80
0μｍである。 〔発明の効果〕 本発明によれば、電極間隔が1mm程度であつても，エ
ミツタ間隔を数十〜数μｍと小さくすることができる。
これにより、曲線因子の低下を招くことなしに、出力開
放電圧を数十mV上昇させる効果がある、かつ電極による
シヤドーイングロスを小さく保つことが出来る。
に光電変換効率の高い構造を有する光電変換デバイスに
関する。 〔従来の技術〕 pn接合を有する光電変換デバイスの変換効率を上げる
ための手段として、デバイスの面積に対して、pn接合部
の面積を小さくすることが有効である。このため従来
は、pn接合を形成する半導体のうち一方の半導体の形状
を点状にして、その面積を、他方の半導体の面積より小
さくすることにより、デバイス面積に対するpn接合部の
面積を小さくしていた。そのようなものは、アイ・イー
・イー・イー，フオトヴオルテツク スペシアリスツ
コンフアレンス（1985年）第424頁から第429頁（IEEE,P
hotovoltaic Specialists Conference（1985）pp424−4
29）において論じられている。 〔発明が解決しようとする問題点〕 pn接合を有する光電変換デバイスにおいて、光の吸収
により発生した少数キヤリヤが、pn接合部へ効率よく到
達することが、光電変換効率を向上させるために必要で
ある。 ところが、上記従来技術では、第２図に示す様に、エ
ミツタ２の形状を点状にすることにより、pn接合の面積
を小さくしているため、ベース層で光生成されたキヤリ
ヤを効率よくpn接合部へ到達させるためには、エミツタ
２の間隔を、少数キヤリヤの拡散長より十分に小さくす
る必要がある。しかし、エミツタ層の上には、エミツタ
からの電流を集めるために、電極を形成しなければなら
ず、エミツタ間隔を小さくした場合に、電極間隔及び電
極幅が小さくなる。このため電極の形成が困難となる。 本発明の目的は、この様な従来技術の有する問題点を
解決し、高い変換効率を有する、光電変換デバイスを提
供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明の光電変換デバイ
スは、第１の導電型を有するエミッタを第２の導電型を
有するベース上に形成してなる接合領域並びにエミッタ
から電流を取り出すために、このエミッタに接続し、か
つ、所望の方向に伸びた複数本のフィンガー及びこの複
数本のフィンガーを接続するバスバーからなる電極を有
し、エミッタの面積をベースの面積より小さくすること
により接合面積を小さくし、さらにエミッタを、フィン
ガーの長手方向に対し平行な方向及び垂直な方向に複数
個に分割し、この分割されたエミッタは、フィンガーの
長手方向に対し垂直な方向に長く、フィンガーの長手方
向に対し平行な方向に短い形状とし、この分割されたエ
ミッタで挟まれた上記ベース中の任意の点からエミッタ
までの最短距離を、ベースの少数キヤリヤの拡散長の長
さ以下とし、複数本のフィンガーを、それぞれ複数個の
上記分割されたエミッタと接続するようにしたものであ
る。 また、上記目的を達成するために、本発明の光電変換
デバイスは、第１の導電型を有するエミッタを第２の導
電型を有するベース上に形成してなる接合領域並びにエ
ミッタから電流を取り出すために、このエミッタに接続
し、かつ、所望の方向に伸びた複数本のフィンガー及び
この複数本のフィンガーを接続するバスバーからなる電
極を有し、エミッタの面積をベースの面積より小さくす
ることにより接合面積を小さくし、さらにエミッタを、
フィンガーの長手方向に対し平行な方向に複数個に分割
し、この分割されたエミッタは、フィンガーの長手方向
に対し垂直な方向に長く、フィンガーの長手方向に対し
平行な方向に短い形状とし、複数本のフィンガーを、そ
れぞれ複数個の上記分割されたエミッタと接続するよう
にしたものである。 フィンガーは、例えば第１図に示すように、ベース層
１上に設けられた複数のエミッタ２からの電流を集める
ために、図の縦方向に伸びた形状の電極（図で３′で表
わす）をいい、バスバーは、フィンガーからの電流を集
めるために、同図の上部に横方向に伸びた形状の電極
（図で３″で表わす）をいう。 第１図に示した構造では、分割されたエミッタは長方
形又は線状に形成され、その上をフィンガーが横切るよ
うに配置されている。また、２本の相対する分割された
エミッタの端面の間隔をベース層内の少数キヤリヤの拡
散長の２倍と同等かそれ以下になるようにすれば、出力
電流を高くすることができる。少数キヤリヤの拡散長と
は、少数キヤリヤのほとんど再結合せずに走ることので
きる長さである。２本の相対するエミッタの端面の中間
にある少数キヤリヤがPN接合から最も遠い位置にある。
それ故、この少数キヤリヤがPN接合に到達するまでに最
も長い距離を走るが、少数キヤリヤの拡散長以下の位置
にPN接合があれば、そのほとんどがPN接合に到達する。
よって出力電流が高くなる。 このように２本の相対する分割されたエミッタの端面
の間隔をベース層内の少数キヤリヤの拡散長の２倍以下
にした場合でも、分割されたエミッタはフィンガーの長
手方向に対し垂直方向の方が長いので、エミッタを横切
る２本の隣合うフィンガーの間隔は小さくする必要がな
い。第２図に示すような従来例では、エミッタの間隔を
小さくするとフィンガーの間隔も小さくする必要があ
る。 バスバーとフィンガーからなる電極は、通常金属配線
により形成される。光電変換デバイスにこの電極側から
光が照射されたとき、バスバーとフィンガー上に入射す
る光は反射される。よって、光電変換に寄与する光は、
光電変換デバイスに入射した光のうちバスバーとフィン
ガー以外の受光部に入射した光のみである。受光部にこ
れらの電極があるとき、その面積割合に相当する入射光
で発生したであろう電力分だけ出力電流が低下する。こ
の損失をシャドーイングロスという。 それ故、第１図の構造では、フィンガーの本数を減ら
し、シャドーイングロスを低減できる。 分割されたエミッタの形状は、上述のように長方形又
は線状である必要はなく、第４図に示すような三角形、
楕円、その他の形状や曲線でもよく、フィンガーと垂直
な方向の長さが、平行な方向の長さより長くなっていれ
ばよい。上述の例は、フィンガーと垂直な方向の長さが
並行な方向より長いものであるが、必ずしもフィンガー
と垂直である必要はなく、フィンガーに斜めになってい
てもよい。しかし、垂直な方向に長くした場合に比べ
て、キャリヤがエミッタを流れる距離が長くなるため、
パワーロス及び曲線因子の低下を招くであろう。 隣合う２本の分割されたエミッタは、必ずしも並行で
ある必要はなく、第５図に示すように、フィンガーの一
部を多角形とし、その一部に分割されたエミッタを形成
してもよく、また、第６図に示すように、エミッタが多
角形の組み合わせや、格子状になっていてもよい。さら
には同心円状になっていてもよい。 また、第３図に示した構造は、第１図に示した構造の
左右方向に分割されているエミッタ２の間隔がなくな
り、図の横方向につながった例である。エミッタ２の左
右方向の間隔は少数キヤリヤの拡散長の２倍以下である
から、間隔がゼロであってもよい。この場合もフィンガ
ーの本数を減らし、シャドーイングロスを低減できる。 上記においては、デバイスを上面から見た場合のエミ
ツタの形状について述べたが、デバイス表面に溝構造を
持つ場合は、この溝の凸部にのみエミツタを形成するこ
とにより、上記の平面形状を持つエミツタを形成するこ
とができる。この例を第７図に示す。これにより表面反
射防止のための溝構造を持つデバイスにおいても、上記
の様なエミツタ構造を形成することができる。 〔作用〕 第１図に示すように、本構造においては、エミツタを
例えば線状又は長方形に形成している。このため、フィ
ンガー間隔の大小にかかわらず、エミツタ間隔を小さく
することが出来る。それゆえ加工精度による最少電極間
隔の制限を受けずに、エミツタ間隔を自由に設計するこ
とが出来る。 〔実施例〕 以下、本発明の実施例を説明する。 実施例１ 第８図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用いた。p+層７は、ア
ルミニウムを真空蒸着した後、電気炉でアニールを行な
つて形成した。エミツタ２は、酸化膜をマスクに用い通
常の熱拡散技術により燐を拡散し形成した。エミツタ幅
は４μｍ、２本のエミツタの間隔は40μｍである。酸化
膜５は、上記マスク用の酸化膜を除去した後、通常の熱
酸化技術により15nm厚に形成した。コンタクト６は、エ
ミツタ２の上部の酸化膜５を、ホトレジストをマスクに
エツチングにより除去して形成した。コンタクトのサイ
ズは、直径２μｍである。電極３は、コンタクト６の上
部に、通常の真空蒸着技術を用いて、チタンを0.1μ
ｍ、その上に銀を２μｍの厚さに蒸着し、リフトオフ技
術により形成した。電極（フィンガーの部分）の幅は20
μｍ、２本の電極の間隔は800μｍである。電極４は、
真空蒸着技術により、チタンを0.1μｍ、その上に銀を
２μｍの厚さに蒸着し形成した。 実施例２ 第９図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用い、p+層7,電極3,電
極４は、実施例１と同様に形成した。エミツタ２は、第
８図に示すエミツタと同様の方法により形成したが、そ
の形状は異なつており、第８図に示す形状に加え、電極
３の下部全面にエミツタを形成した。 実施例３ 第10図を用い、本発明の一実施例を説明する。 ベース１には、ｐ型シリコンを用い、p+層7,電極3,電
極４は、実施例１と同様に形成した。エミツタ２は、酸
化膜をマスクにシリコンの異方性エツチを用いて形成し
た溝構造の上部に、酸化膜をマスクに燐拡散により形成
した。酸化膜５は上記のマスク用の酸化膜を除去した
後、熱酸化により形成し、コンタクト６は、実施例１と
同様の方法で形成した。 第10図の実施例の如く溝構造を有するデバイスを形成
するのに特に有効な方法を次に示す。 従来は、入射光の反射防止のための溝構造をデバイス
表面に形成するばあいには、上述の如く初めに第２の半
導体からなるベースを溝構造に加工した後で、第１の半
導体からなるエミツタをベース上に形成したていた。こ
のため、エミツタを第11図（ｂ）の様に溝構造の上部に
形成するには、酸化膜等をマスクにして拡散を行なうな
どの工程が必要で、工程数の増加や、フオトリソグラフ
技術の困難度の増大を招いた。これに対し、第11図
（ａ）に示す様に初のデバイス全面にエミツタ２を形成
し、次にエミツタ２及びベース１をエツチング等により
部分的に除去すれば、溝構造の上部に容易にエミツタを
形成することが出来（第11図（ｂ））、且つ従来の様
に、エミツタ形状と溝構造上部の形状との位置合せ等を
行なう必要が無くなる。 第12図（ａ），（ｂ）に上記構造を形成する方法を示
す。まず（ａ）において、エミツタ２上にレジストによ
るパターンを形成する。レジストパタンは、ホトリソグ
ラフイ技術、印刷技術等によつて形成するることが出来
る。次にエミツタ及びベースをエツチングすることによ
り、（ｂ）に示す構造を得ることが出来る。エツチング
の方法としては、エツチング速度の結晶特有の異方性を
用いる方法（Si結晶の場合は（100）面を表面にして、K
OHやヒドラジン等でエツチングを行なう）や、その他の
ウエツトエツチ，ドライエツチ等を用いる方法がある。
また、第12図においては、溝の断面がＶ字型である場合
について説明したが、これはｕ字型やその他の形状であ
つても同様である。但し、溝構造が入射光の表面反射の
防止を主たる目的とする場合は、Ｖ字型が主も有効であ
ろう。 第13図に機械的に該溝構造を形成する方法を示す。カ
ツター８によりエミツタ２、及びベース１を切削するこ
とにより溝を形成することができる。カツター８の種類
としては、水平移動によつて切削するカツターや回転に
よつて切削する円盤状のカツタ等、該溝構造を形成出来
るものであればよい。 第14図に熱的に該溝構造を形成する方法を示す。光束
９により、エミツタ２及びベース１を部分的に溶解する
ことにより溝を形成することが出来る。光束にはレーザ
ー光が最も適しているが、その他の高輝度の光源を用い
てもよい。 上記においては、該溝構造が直線状に形成されている
場合について説明したが、該溝構造は、曲線状，長方
形，円形等の種々の形状をしていても同様である。ま
た、溝の断面の形状は、Ｖ字形,u字形，矩形、その他の
形状であつても同様である。 以下、この形成方法により形成した本発明の実施例を
第15図により説明する。 ベース１にはｐ型のシリコンを用いた。エミツタ２
は、初めベース１上部全面に通常の燐拡散技術を用いて
形成し、次にマスク用の酸化膜を形成し、通常のホトレ
ジスト技術及びエツチング技術を用いてエミツタ２の上
部にのみ酸化膜を残し、この酸化膜をマスクにして異方
性エツチを行ないＶ字形の溝を形成し、同時に線状のエ
ミツタを形成した。p+層７は、アルミニウムを真空蒸着
方によりシリコン面に蒸着し、電気炉により加熱し形成
した。電極４はチタン及び銀の真空蒸着により形成し
た。電極３は、チタン及び銀の真空蒸着を行ない、リフ
トオフを行なつて形成した。エミツタ２の幅は４μm,エ
ミツタ間隔は40μm,電極３の幅は20μm,電極の間隔は80
0μｍである。 〔発明の効果〕 本発明によれば、電極間隔が1mm程度であつても，エ
ミツタ間隔を数十〜数μｍと小さくすることができる。
これにより、曲線因子の低下を招くことなしに、出力開
放電圧を数十mV上昇させる効果がある、かつ電極による
シヤドーイングロスを小さく保つことが出来る。
【図面の簡単な説明】
第１図，第３図，第４図，第５図，第６図，第７図は、
本発明の実施例を説明するための図、第２図は、従来技
術を説明するための図、第８図，第９図，第10図は、本
発明の実施例を説明する図、第11図，第12図，第13図，
第14図は、本発明の実施例に係る光電変換デバイスを形
成するに適する方法を説明するための図、第15図は本発
明に係る実施例を示す図である。 １……ベース層、２……エミツタ、３……電極、４……
電極、５……酸化膜、６……電極コンタクト、７……p+
層。
本発明の実施例を説明するための図、第２図は、従来技
術を説明するための図、第８図，第９図，第10図は、本
発明の実施例を説明する図、第11図，第12図，第13図，
第14図は、本発明の実施例に係る光電変換デバイスを形
成するに適する方法を説明するための図、第15図は本発
明に係る実施例を示す図である。 １……ベース層、２……エミツタ、３……電極、４……
電極、５……酸化膜、６……電極コンタクト、７……p+
層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 木田 康博
茨城県日立市幸町３丁目１番１号 株式
会社日立製作所日立工場内
(56)参考文献 特開 昭54−158891（ＪＰ，Ａ)
特開 昭61−241984（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．第１の導電型を有するエミッタを第２の導電型を有
するベース上に形成してなる接合領域並びに 上記エミッタから電流を取り出すために、上記エミッタ
に接続し、かつ、所望の方向に伸びた複数本のフィンガ
ー及び該複数本のフィンガーを接続するバスバーからな
る電極を有し、 上記エミッタの面積を上記ベースの面積より小さくする
ことにより上記接合面積を小さくした光電変換デバイス
において、 上記エミッタは、上記フィンガーの長手方向に対し平行
な方向及び垂直な方向に複数個に分割されており、該分
割されたエミッタは、上記フィンガーの長手方向に対し
垂直な方向に長く、上記フィンガーの長手方向に対し平
行な方向に短い形状を有し、 該分割されたエミッタで挟まれた上記ベース中の任意の
点から上記エミッタまでの最短距離が、上記ベースの少
数キヤリヤの拡散長の長さ以下であり、上記複数本のフ
ィンガーは、それぞれ複数個の上記分割されたエミッタ
と接続していることを特徴とする光電変換デバイス。 ２．上記分割されたエミッタの１つは、上記フィンガー
の１つにのみ接続することを特徴とする特許請求の範囲
第１項記載の光電変換デバイス。 ３．上記分割されたエミッタは、隣合う２本の上記フィ
ンガーの中間付近で、上記フィンガーと平行な方向の長
さが上記フィンガー付近より短くなっていることを特徴
とする特許請求の範囲第１項又は第２項記載の光電変換
デバイス。 ４．上記分割されたエミッタは、上記ベース表面の溝構
造の凸部に形成されていることを特徴とする特許請求の
範囲第１項から第３項のいずれか一に記載の光電変換デ
バイス。 ５．第１の導電型を有するエミッタを第２の導電型を有
するベース上に形成してなる接合領域並びに 上記エミッタから電流を取り出すために、上記エミッタ
に接続し、かつ、所望の方向に伸びた複数本のフィンガ
ー及び該複数本のフィンガーを接続するバスバーからな
る電極を有しており、 上記エミッタの面積を上記ベースの面積より小さくする
ことにより上記接合面積を小さくした光電変換デバイス
において、 上記エミッタは、上記フィンガーの長手方向に対し平行
な方向に複数個に分割されており、 該分割されたエミッタは、上記フィンガーの長手方向に
対し垂直な方向に長く、上記フィンガーの長手方向に対
し平行な方向に短い形状を有しており、 上記複数本のフィンガーは、それぞれ複数個の上記分割
されたエミッタと接続していることを特徴とする光電変
換デバイス。 ６．上記フィンガーの下部に、複数個の上記分割された
エミッタと接続するように、さらに上記エミッタと同一
導電型のエミッタが配置されていることを特徴とする特
許請求の範囲第５項記載の光電変換デバイス。 ７．上記分割されたエミッタは、上記ベース表面の溝構
造の凸部に形成されていることを特徴とする特許請求の
範囲第５項又は第６項記載の光電変換デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168645A JP2732524B2 (ja) | 1987-07-08 | 1987-07-08 | 光電変換デバイス |
| US07/216,537 US4916503A (en) | 1987-07-08 | 1988-07-08 | Photo-electric converting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168645A JP2732524B2 (ja) | 1987-07-08 | 1987-07-08 | 光電変換デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413774A JPS6413774A (en) | 1989-01-18 |
| JP2732524B2 true JP2732524B2 (ja) | 1998-03-30 |
Family
ID=15871875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168645A Expired - Fee Related JP2732524B2 (ja) | 1987-07-08 | 1987-07-08 | 光電変換デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4916503A (ja) |
| JP (1) | JP2732524B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9009753D0 (en) * | 1990-05-01 | 1990-06-20 | Bt & D Technologies Ltd | Photo detectors |
| JPH0531957A (ja) * | 1991-05-23 | 1993-02-09 | Canon Inc | 発光装置、これを用いた光書き込みプリンターヘツド並びに該光書き込みプリンターヘツドによる光プリンター装置 |
| JP2711038B2 (ja) * | 1991-11-20 | 1998-02-10 | 富士通株式会社 | 光検知装置 |
| US5502002A (en) * | 1992-05-21 | 1996-03-26 | Hughes Aircraft Company | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip |
| EP0676614B1 (en) * | 1994-04-11 | 2001-06-20 | International Business Machines Corporation | Calibration standards for profilometers and methods of producing them |
| DE19522539C2 (de) * | 1995-06-21 | 1997-06-12 | Fraunhofer Ges Forschung | Solarzelle mit einem, eine Oberflächentextur aufweisenden Emitter sowie Verfahren zur Herstellung derselben |
| US6175075B1 (en) * | 1998-04-21 | 2001-01-16 | Canon Kabushiki Kaisha | Solar cell module excelling in reliability |
| US6262359B1 (en) * | 1999-03-17 | 2001-07-17 | Ebara Solar, Inc. | Aluminum alloy back junction solar cell and a process for fabrication thereof |
| US6699728B2 (en) * | 2000-09-06 | 2004-03-02 | Osram Opto Semiconductors Gmbh | Patterning of electrodes in oled devices |
| KR100378016B1 (ko) * | 2001-01-03 | 2003-03-29 | 삼성에스디아이 주식회사 | 태양 전지용 반도체 기판의 텍스처링 방법 |
| US20050126620A1 (en) * | 2002-03-06 | 2005-06-16 | Sharp Kabushiki Kaisha | Photoelectric converting device and its production method |
| KR101410709B1 (ko) * | 2003-07-07 | 2014-06-25 | 다우 코닝 코포레이션 | 태양 전지의 캡슐화 방법 |
| JP4660642B2 (ja) * | 2003-10-17 | 2011-03-30 | 信越化学工業株式会社 | 太陽電池及びその製造方法 |
| JP4429306B2 (ja) * | 2006-12-25 | 2010-03-10 | 三洋電機株式会社 | 太陽電池セル及び太陽電池モジュール |
| DE102007059486A1 (de) * | 2007-12-11 | 2009-06-18 | Institut Für Solarenergieforschung Gmbh | Rückkontaktsolarzelle mit länglichen, ineinander verschachtelten Emitter- und Basisbereichen an der Rückseite und Herstellungsverfahren hierfür |
| KR20100033177A (ko) * | 2008-09-19 | 2010-03-29 | 삼성전자주식회사 | 태양전지 및 그 형성방법 |
| KR20110086098A (ko) * | 2008-10-23 | 2011-07-27 | 알타 디바이씨즈, 인크. | 광전지 장치 |
| US8674214B2 (en) * | 2008-10-23 | 2014-03-18 | Alta Devices, Inc. | Thin absorber layer of a photovoltaic device |
| US8686284B2 (en) * | 2008-10-23 | 2014-04-01 | Alta Devices, Inc. | Photovoltaic device with increased light trapping |
| US20120104460A1 (en) | 2010-11-03 | 2012-05-03 | Alta Devices, Inc. | Optoelectronic devices including heterojunction |
| US9691921B2 (en) | 2009-10-14 | 2017-06-27 | Alta Devices, Inc. | Textured metallic back reflector |
| US11271128B2 (en) | 2009-10-23 | 2022-03-08 | Utica Leaseco, Llc | Multi-junction optoelectronic device |
| US20170141256A1 (en) | 2009-10-23 | 2017-05-18 | Alta Devices, Inc. | Multi-junction optoelectronic device with group iv semiconductor as a bottom junction |
| US9768329B1 (en) | 2009-10-23 | 2017-09-19 | Alta Devices, Inc. | Multi-junction optoelectronic device |
| US20150380576A1 (en) | 2010-10-13 | 2015-12-31 | Alta Devices, Inc. | Optoelectronic device with dielectric layer and method of manufacture |
| US9502594B2 (en) | 2012-01-19 | 2016-11-22 | Alta Devices, Inc. | Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching |
| US8796060B2 (en) * | 2009-11-18 | 2014-08-05 | Solar Wind Technologies, Inc. | Method of manufacturing photovoltaic cells, photovoltaic cells produced thereby and uses thereof |
| US20110114147A1 (en) * | 2009-11-18 | 2011-05-19 | Solar Wind Ltd. | Method of manufacturing photovoltaic cells, photovoltaic cells produced thereby and uses thereof |
| US8586862B2 (en) * | 2009-11-18 | 2013-11-19 | Solar Wind Technologies, Inc. | Method of manufacturing photovoltaic cells, photovoltaic cells produced thereby and uses thereof |
| US20110114152A1 (en) * | 2009-11-18 | 2011-05-19 | Solar Wind Ltd. | Method of manufacturing photovoltaic cells, photovoltaic cells produced thereby and uses thereof |
| JP5408022B2 (ja) * | 2010-04-21 | 2014-02-05 | 信越化学工業株式会社 | 太陽電池セル及びその製造方法 |
| US9991407B1 (en) * | 2010-06-22 | 2018-06-05 | Banpil Photonics Inc. | Process for creating high efficiency photovoltaic cells |
| JP2012009578A (ja) * | 2010-06-24 | 2012-01-12 | Sharp Corp | 太陽電池 |
| US8735213B2 (en) * | 2010-12-23 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Electrode, photoelectric conversion device using the electrode, and manufacturing method thereof |
| CN102593204B (zh) * | 2011-01-10 | 2014-09-24 | Lg电子株式会社 | 太阳能电池和制造该太阳能电池的方法 |
| KR101180813B1 (ko) * | 2011-01-18 | 2012-09-07 | 엘지전자 주식회사 | 태양 전지 |
| WO2012117558A1 (ja) * | 2011-03-03 | 2012-09-07 | 三菱電機株式会社 | 光起電力装置およびその製造方法、光起電力モジュール |
| US11038080B2 (en) | 2012-01-19 | 2021-06-15 | Utica Leaseco, Llc | Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3377215A (en) * | 1961-09-29 | 1968-04-09 | Texas Instruments Inc | Diode array |
| US3812518A (en) * | 1973-01-02 | 1974-05-21 | Gen Electric | Photodiode with patterned structure |
| US4191794A (en) * | 1978-05-11 | 1980-03-04 | Westinghouse Electric Corp. | Integrated solar cell array |
| JPS61241984A (ja) * | 1985-04-18 | 1986-10-28 | Inax Corp | 集積型光電池およびその製法 |
-
1987
- 1987-07-08 JP JP62168645A patent/JP2732524B2/ja not_active Expired - Fee Related
-
1988
- 1988-07-08 US US07/216,537 patent/US4916503A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413774A (en) | 1989-01-18 |
| US4916503A (en) | 1990-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732524B2 (ja) | 光電変換デバイス | |
| JP6837036B2 (ja) | ベース拡散エリアを小さくした太陽電池および該製造方法 | |
| US4131984A (en) | Method of making a high-intensity solid-state solar cell | |
| US5067985A (en) | Back-contact vertical-junction solar cell and method | |
| US3988167A (en) | Solar cell device having improved efficiency | |
| JPH0795602B2 (ja) | 太陽電池及びその製造方法 | |
| EP0297113B1 (en) | Solar cell with improved electrical contacts | |
| US20090263928A1 (en) | Method for making a selective emitter of a solar cell | |
| JPWO2009118861A1 (ja) | 光起電力装置およびその製造方法 | |
| JP2005123447A (ja) | 太陽電池及びその製造方法 | |
| JP5329107B2 (ja) | 太陽電池及びその製造方法 | |
| JP3107287B2 (ja) | 太陽電池 | |
| JPH0797653B2 (ja) | 光電変換素子 | |
| JP2011524088A (ja) | 太陽電池およびその製造方法 | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| CN113169246A (zh) | 用于分离具有pn结的半导体器件的方法和具有pn结的半导体器件 | |
| JP2006303322A (ja) | 太陽電池 | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| WO2015027269A1 (en) | Photovoltaic device with selective emitter structure and method of producing same | |
| JP2005260157A (ja) | 太陽電池セルおよび太陽電池モジュール | |
| KR101757877B1 (ko) | 태양 전지 및 그의 제조 방법 | |
| JPH06209114A (ja) | 光起電力素子 | |
| KR20120082664A (ko) | 태양 전지의 제조 방법 | |
| JPS59220978A (ja) | 光起電力装置の製造方法 | |
| JPH0563030B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |