JP2715738B2 - Semiconductor stress detector - Google Patents

Semiconductor stress detector

Info

Publication number
JP2715738B2
JP2715738B2 JP3251505A JP25150591A JP2715738B2 JP 2715738 B2 JP2715738 B2 JP 2715738B2 JP 3251505 A JP3251505 A JP 3251505A JP 25150591 A JP25150591 A JP 25150591A JP 2715738 B2 JP2715738 B2 JP 2715738B2
Authority
JP
Japan
Prior art keywords
stress
type polycrystalline
piezoresistor
polycrystalline
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3251505A
Other languages
Japanese (ja)
Other versions
JPH0587649A (en
Inventor
茂之 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP3251505A priority Critical patent/JP2715738B2/en
Publication of JPH0587649A publication Critical patent/JPH0587649A/en
Application granted granted Critical
Publication of JP2715738B2 publication Critical patent/JP2715738B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、多結晶Siピエゾ抵
抗を用いた半導体応力検出装置の特性を改善する技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for improving the characteristics of a semiconductor stress detecting device using a polycrystalline Si piezoresistor.

【0002】[0002]

【従来の技術】従来の半導体応力検出装置としては、例
えば「“ Micro-Diaphragm PressureSensor”Proceedin
gs of the 6th Sensor Symposium,1986. pp.23〜27」に
記載されているものがある。図10は上記のごとき半導
体圧力検出装置の一例図であり、(a)は平面図、
(b)は(a)のF−F′断面図である。図10におい
て、21はSi基板26中にエッチングで形成された空
洞、29は空洞21を規定するSi34膜である。また
22は空洞21を覆うように密閉して形成されたダイア
フラムであり、Si34膜27、28、30から成って
いる。ダイアフラム22にはp形多結晶Siのピエゾ抵
抗23と24がSi34膜27と28に挾まれた形で形
成されている。なお、ピエゾ抵抗23はダイアフラムの
周辺部に、ピエゾ抵抗24はダイアフラムの中央部にそ
れぞれ形成されている。また25は空洞21をエッチン
グする際に用いたエッチング孔であり、Si34膜30
で封止されている。
2. Description of the Related Art As a conventional semiconductor stress detecting device, for example, "Micro-Diaphragm Pressure Sensor" Proceedin
gs of the 6th Sensor Symposium, 1986. pp. 23-27 ". FIG. 10 is an example of a semiconductor pressure detecting device as described above, where (a) is a plan view,
(B) is FF 'sectional drawing of (a). In FIG. 10, reference numeral 21 denotes a cavity formed in the Si substrate 26 by etching, and 29 denotes a Si 3 N 4 film defining the cavity 21. Reference numeral 22 denotes a diaphragm which is hermetically formed so as to cover the cavity 21, and is composed of Si 3 N 4 films 27, 28 and 30 . The diaphragm 22 is formed with p-type polycrystalline Si piezoresistors 23 and 24 sandwiched between Si 3 N 4 films 27 and 28. The piezoresistor 23 is formed at the periphery of the diaphragm, and the piezoresistor 24 is formed at the center of the diaphragm. Numeral 25 denotes an etching hole used for etching the cavity 21, and the Si 3 N 4 film 30
It is sealed with.

【0003】次に、製造方法を簡単に説明する。(10
0)面のSi基板にSi34膜をLPCVDによってデポ
ジットし、空洞となる部分の上に窓をあける。次にエッ
チ・チャンネルとなる多結晶Si層(図示せず)で空洞
となる部を覆い、エッチング孔25の部分に達するまで
窓を形成する。この上にダイアフラム22を構成するS
i34膜28、多結晶Si層を順次LPCVDで形成し、
多結晶Si層にボロンをイオン注入した後、パターンニ
ングしてピエゾ抵抗23、24を形成する。次に、Si3
4膜27でピエゾ抵抗を覆った後、エッチング孔25
をあけ、多結晶Siのエッチ・チャンネルとその下のSi
基板をKOH等の異方性エッチング液でエッチングして
空洞21を形成する。次に、コンタクト・エッチング及
び配線電極(図示せず)を形成した後、PECVDによ
ってSi34膜30をデポジットし、空洞を封止する。
Next, a brief description will be given of a manufacturing method. (10
A Si 3 N 4 film is deposited on the Si substrate of the 0) plane by LPCVD, and a window is opened on a portion to be a cavity. Next, a portion to be a cavity is covered with a polycrystalline Si layer (not shown) serving as an etch channel, and a window is formed until the portion reaches the etching hole 25. S constituting the diaphragm 22 thereon
An i 3 N 4 film 28 and a polycrystalline Si layer are sequentially formed by LPCVD,
After boron ions are implanted into the polycrystalline Si layer, patterning is performed to form piezoresistors 23 and 24. Next, Si 3
After covering the piezoresistor with the N 4 film 27, the etching hole 25 is formed.
And the polycrystalline Si etch channel and the Si below it
The substrate is etched with an anisotropic etchant such as KOH to form a cavity 21. Next, after forming a contact etching and a wiring electrode (not shown), a Si 3 N 4 film 30 is deposited by PECVD to seal the cavity.

【0004】上記のようなダイアフラム構造に圧力が印
加されると、ダイアフラムの中心部と端部で逆方向の応
力が発生し、ピエゾ抵抗23と24の抵抗値は逆極性に
変化するので、ピエゾ抵抗23と24とでブリッジ回路
を構成することにより、圧力に対応した電圧を出力する
ことができる。このような表面形圧力センサにおいて
は、裏面からのエッチングを用いないので小形化が可能
であり、また絶縁膜上に形成された多結晶Si膜のピエ
ゾ抵抗を用いているので、リーク電流が少なく、高温雰
囲気中でも動作させることが出来るという利点がある。
When pressure is applied to the diaphragm structure as described above, stresses in opposite directions are generated at the center and the end of the diaphragm, and the resistance values of the piezo resistors 23 and 24 change to opposite polarities. By forming a bridge circuit with the resistors 23 and 24, a voltage corresponding to the pressure can be output. In such a surface type pressure sensor, miniaturization is possible because etching from the back side is not used, and the leak current is small because the piezo resistance of the polycrystalline Si film formed on the insulating film is used. There is an advantage that it can be operated even in a high temperature atmosphere.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体応力検出装置においては、p型多結
晶Siピエゾ抵抗で単にブリッジ回路を構成するように
なっていた。そしてp型多結晶Si抵抗の応力に対する
抵抗値変化(感度)は比較的大きな温度係数を持つた
め、上記のごときブリッジ回路の感度は温度依存性が大
きくなるという問題がある。また、上記の温度依存性を
解消するためには、補償回路を設ける必要があるので、
構成が複雑になってコスト高になるという問題がある。
However, in the conventional semiconductor stress detecting device as described above, a bridge circuit is simply constituted by a p-type polycrystalline Si piezoresistor. Since the change in the resistance value (sensitivity) of the p-type polycrystalline Si resistor with respect to the stress has a relatively large temperature coefficient, there is a problem that the sensitivity of the bridge circuit has a large temperature dependency. Also, in order to eliminate the above temperature dependence, it is necessary to provide a compensation circuit,
There is a problem that the configuration becomes complicated and the cost increases.

【0006】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、感度の温度依存性が
小さく、特別な補償回路を必要としない半導体応力検出
装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and has as its object to provide a semiconductor stress detecting device which has a small temperature dependency of sensitivity and does not require a special compensation circuit. And

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明にお
いては、外部物理量の印加に応じて応力が発生する構造
部上に、第1のp型多結晶Siピエゾ抵抗と第2のp型
多結晶Siピエゾ抵抗とを形成し、上記第1のp型多結
晶Siピエゾ抵抗は該抵抗に流れる電流の方向が印加さ
れる応力に平行方向となるように配設され、上記第2の
p型多結晶Siピエゾ抵抗は該抵抗に流れる電流の方向
が印加される応力に垂直方向となるように配設され、上
記第1と第2のp型多結晶Siピエゾ抵抗を直列に接続
した抵抗領域を2個用い、それぞれの抵抗領域を一対の
対辺としてブリッジ回路を構成したしたものである。こ
の構成は、例えば後記図1に示す実施例に相当する。な
お、上記の外部物理量とは、例えば加速度や圧力であ
る。また、上記の構造部とは、例えば片持ち梁構造や両
持ち梁構造であり、半導体や絶縁物で形成される。ま
た、上記ピエゾ抵抗は一般に長方形の長手方向に電流が
流れるように形成されるが、長方形に限らず正方形等の
他の形でもよい。要するに電流の流れる方向が応力と平
行または垂直になればよい。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as described in the claims. In other words, according to the first aspect of the present invention, the first p-type polycrystalline Si piezoresistor and the second p-type
Forming a polycrystalline Si piezoresistor;
The crystal Si piezoresistor is applied with the direction of the current flowing through the resistor.
The second direction is arranged so as to be parallel to the applied stress.
The direction of the current flowing through the p-type polycrystalline Si piezoresistor is
Are arranged in a direction perpendicular to the applied stress, and two resistance regions in which the first and second p-type polycrystalline Si piezoresistors are connected in series are used. As a bridge circuit. This configuration corresponds to, for example, an embodiment shown in FIG. 1 described later. The external physical quantity is, for example, acceleration or pressure. In addition, the above-mentioned structural portion has, for example, a cantilever structure or a double-supported beam structure, and is formed of a semiconductor or an insulator. The piezoresistor is generally formed so that a current flows in the longitudinal direction of a rectangle, but is not limited to a rectangle and may be another shape such as a square. In short, it is only necessary that the direction of current flow is parallel or perpendicular to the stress.

【0008】また、請求項2に記載の発明においては、
応力に平行方向となるように配設された第1のp型多結
晶Siピエゾ抵抗と、応力に垂直方向となるように配設
された第2のp型多結晶Siピエゾ抵抗とを直列に接続
した抵抗領域を、構造部上の応力が反対方向に印加され
る個所にそれぞれ一対づつ設け、応力が同じ方向に印加
される抵抗領域同志をそれぞれ一対の対辺としてブリッ
ジ回路を構成したものである。この構成は、例えば後記
図4に示す実施例に相当する。
Further, in the invention according to claim 2,
A first p-type polycrystalline Si piezoresistor arranged in a direction parallel to the stress and a second p-type polycrystalline Si piezoresistor arranged in a direction perpendicular to the stress are connected in series. A pair of connected resistance regions is provided at each location on the structure where stress is applied in the opposite direction, and a bridge circuit is formed with each pair of resistance regions applied with stress in the same direction. . This configuration corresponds to, for example, an embodiment shown in FIG.

【0009】また、請求項3に記載の発明においては、
応力に平行方向となるように配設された第1のn型多結
晶Siピエゾ抵抗を複数個と、応力に垂直方向となるよ
うに配設された第2のn型多結晶Siピエゾ抵抗を複数
個形成し、上記第1のn型多結晶Siピエゾ抵抗同志を
一対の対辺とし、上記第2のn型多結晶Siピエゾ抵抗
同志を他の一対の対辺としてブリッジ回路を構成したも
のである。この構成は、例えば後記図7の実施例に相当
する。
Further, in the invention according to claim 3,
A plurality of first n-type polycrystalline Si piezoresistors arranged in a direction parallel to the stress and a second n-type polycrystalline Si piezoresistor arranged in a direction perpendicular to the stress are formed. A bridge circuit is formed by forming a plurality of the first n-type polycrystalline Si piezoresistors as a pair of opposite sides and using the second n-type polycrystalline Si piezoresistors as another pair of opposite sides. . This configuration corresponds to, for example, an embodiment of FIG. 7 described later.

【0010】[0010]

【作用】本発明者等の実験によれば、p型多結晶Si抵
抗およびn型多結晶Si抵抗において、印加される応力
と平行方向に形成された抵抗と応力に垂直方向に形成さ
れた抵抗とでは、応力に対する抵抗変化率特性に大きな
差異のあることが判明した。 図3は、上記の抵抗変化
率特性の一例を示す図であり、(a)はp型多結晶Si抵
抗の特性、(b)はn型多結晶Si抵抗の特性を示す。
図3(a)から判るように、p型多結晶Si抵抗におい
ては、応力に平行な抵抗と垂直な抵抗とでは、応力に対
する抵抗変化率は大幅に異なっており、かつ温度の変化
に対する抵抗変化率の変化方向が逆になっている。すな
わち、感度の温度依存性は逆符号で同極性の特性(抵抗
変化率における0からの差は、温度が低下するに従っ
て、平行の場合は負の方向で、垂直の場合は正の方向
で、共に大きくなる)を示している。また、n型多結晶
Si抵抗においては、応力に平行な抵抗と垂直な抵抗と
では応力に対する抵抗変化率は大幅に異なっており、か
つ感度の温度依存性は逆符号で逆極性の特性(抵抗変化
率における0からの差は、温度が低下するに従って、平
行の場合は正の方向で大きくなり、垂直の場合は負の方
向で小さくなる)を示している。
According to the experiments of the present inventors, the resistance formed in the direction parallel to the applied stress and the resistance formed in the direction perpendicular to the stress in the p-type polycrystalline Si resistance and the n-type polycrystalline Si resistance. It was found that there was a large difference in the resistance change rate characteristics with respect to stress. FIGS. 3A and 3B are diagrams showing an example of the above-described resistance change rate characteristics. FIG. 3A shows the characteristics of a p-type polycrystalline Si resistor, and FIG. 3B shows the characteristics of an n-type polycrystalline Si resistor.
As can be seen from FIG. 3A, in the p-type polycrystalline Si resistor, the resistance change rate with respect to the stress is significantly different between the resistance parallel to the stress and the resistance perpendicular to the stress, and the resistance change with respect to the temperature change. The rate of change of the rate is reversed. That is, the temperature dependence of the sensitivity is the opposite sign and the characteristic of the same polarity (the difference from 0 in the rate of change in resistance is, as the temperature decreases, in the negative direction when parallel, in the positive direction when vertical, Both increase). Also, in the n-type polycrystalline Si resistor, the resistance change rate with respect to the stress is significantly different between the resistance parallel to the stress and the resistance perpendicular to the stress, and the temperature dependence of the sensitivity has the opposite sign and the opposite polarity characteristic (resistance The difference from 0 in the rate of change indicates that as the temperature decreases, the rate of change increases in the positive direction for parallel and decreases in the negative direction for vertical).

【0011】本発明は、上記のごとき本発明者等の新規
な知見に基づいてなされたものであり、応力に平行な抵
抗と垂直な抵抗とを適宜組み合わせてブリッジ回路を構
成することにより、温度依存性を自動的に補償するよう
にしたものである。すなわち、請求項1に記載の発明に
おいては、応力に平行方向のp型多結晶Siピエゾ抵抗
と、応力に垂直方向のp型多結晶Siピエゾ抵抗とにお
ける温度依存性の逆符号で同極性の特性を利用したもの
であり、両抵抗を直列に接続することによって両抵抗の
感度の温度依存性が相殺されて小さくなるようにし、か
つ、上記の直列接続された抵抗領域を2個用い、それぞ
れの抵抗領域を一対の対辺としてハーフブリッジ回路を
構成したものである。なお、応力に平行な抵抗と垂直な
抵抗とでは応力に対する抵抗変化率は大幅に異なってい
るので、両抵抗を直列に接続しても十分な感度が得られ
る。
The present invention has been made based on the above-described novel findings of the present inventors. By appropriately combining a resistance parallel to stress and a resistance perpendicular to stress, a bridge circuit is provided. The dependency is automatically compensated. That is, according to the first aspect of the present invention, the opposite polarity of the temperature dependency between the p-type polycrystalline Si piezoresistor in the direction parallel to the stress and the p-type polycrystalline Si piezoresistor in the direction perpendicular to the stress has the same polarity. The characteristic is utilized. By connecting the two resistors in series, the temperature dependence of the sensitivity of the two resistors is offset and reduced, and two resistor regions connected in series are used. Are formed as a half-bridge circuit with the pair of resistance regions as a pair of opposite sides. Since the resistance change rate with respect to the stress is significantly different between the resistance parallel to the stress and the resistance perpendicular to the stress, a sufficient sensitivity can be obtained even if both resistances are connected in series.

【0012】また、請求項2に記載の発明においては、
上記請求項1と同様に直列に接続することによって感度
の温度依存性を小さくした抵抗領域を、構造部上の応力
が反対方向に印加される個所(例えば両持ち梁の支持部
近傍と重り部近傍)にそれぞれ一対づつ設け、応力が同
じ方向に印加される抵抗領域同志をそれぞれ一対の対辺
としてフルブリッジ回路を構成したものである。例え
ば、支持部近傍に設けられた抵抗領域同志を一対の対辺
とし、重り部近傍に設けられた抵抗領域同志を他の一対
の対辺とする。この場合には、上記のハーフブリッジ回
路に比べて感度を2倍にすることが出来る。
Further, in the invention according to claim 2,
The resistance region in which the temperature dependence of the sensitivity is reduced by connecting in series in the same manner as in the above-mentioned claim 1 is connected to a portion where the stress on the structural portion is applied in the opposite direction (for example, the vicinity of the support portion of the cantilever and the weight portion). (In the vicinity)), and a full bridge circuit is formed by using a pair of opposite sides as resistance regions to which stress is applied in the same direction. For example, a pair of resistance regions provided near the support portion is a pair of opposite sides, and a pair of resistance regions provided near the weight portion is another pair of opposite sides. In this case, the sensitivity can be doubled as compared with the above half bridge circuit.

【0013】また、請求項3に記載の発明においては、
応力に平行方向のn型多結晶Siピエゾ抵抗と、応力に
垂直方向のn型多結晶Siピエゾ抵抗とを、平行方向の
抵抗同志を一対の対辺とし、垂直方向の抵抗同志を他の
一対の対辺としてフルブリッジ回路を構成したものであ
る。上記のように接続すると、後記図8の等価回路図に
も示すように、VccとGND間には、平行方向の抵抗
(例、151)と垂直方向の抵抗(例、161)との直
列回路が接続されることになるが、両抵抗の感度の温度
依存性は逆符号で逆極性なので、ブリッジ回路の出力の
温度依存性は相殺されて小さくなる。なお、応力に平行
な抵抗と垂直な抵抗とでは応力に対する抵抗変化率は大
幅に異なっているので、上記のように接続しても十分な
感度が得られる。
Further, in the invention according to claim 3,
The n-type polycrystalline Si piezoresistor in the direction parallel to the stress and the n-type polycrystalline Si piezoresistor in the direction perpendicular to the stress are referred to as a pair of resistances in the parallel direction and another pair of resistances in the vertical direction. A full bridge circuit is configured as the opposite side. When connected as described above, as shown in the equivalent circuit diagram of FIG. 8 described later, a series resistor of a parallel direction (eg, 151) and a resistor of a vertical direction (eg, 161) are connected between Vcc and GND. Although the circuits are connected, the temperature dependence of the sensitivity of the two resistors is opposite in sign and opposite in polarity, so that the temperature dependence of the output of the bridge circuit is offset and reduced. Since the resistance change rate with respect to the stress is significantly different between the resistance parallel to the stress and the resistance perpendicular to the stress, sufficient sensitivity can be obtained even if the connection is made as described above.

【0014】[0014]

【実施例】図1は、本発明の第1の実施例図であり、
(a)は平面図、(b)は(a)のA−A′断面図であ
る。図1において、重り部1、肉厚の薄い梁部2、空隙
部3および支持部9は片持ち梁型加速度センサを構成し
ている。梁部2の絶縁膜(例えばSiO2膜)7上にはp
型多結晶Siピエゾ抵抗41、42、51、52を形成
する。このときp型多結晶Siピエゾ抵抗41、42
は、加速度によって生じる応力方向と平行に、またp型
多結晶Siピエゾ抵抗51、52は応力方向と垂直に形
成し、かつ41と51、42と52をそれぞれ直列に接
続する。矢印100は加速度によって生じる応力の方向
を示す。図1ではp型多結晶Siピエゾ抵抗41と5
1、42と52をそれぞれ直列に合成した形として、L
字形に形成した例を示している。なお、上記の平行方
向、垂直方向というのは、抵抗に流れる電流の方向を意
味する。ピエゾ抵抗は一般に長方形の長手方向に電流が
流れるように形成されるが、長方形に限らず正方形等の
他の形でもよい。要するに電流の流れる方向が応力と平
行または垂直になればよい。さらに、応力が生じない支
持部9に多結晶Si抵抗61、62を集積する。この多
結晶Si抵抗61、62はp型多結晶Siピエゾ抵抗4
1、42、51、52と同一の形状、同一のプロセスに
よるものが望ましい。上記のp型多結晶Siピエゾ抵抗
41、42、51、52と多結晶Si抵抗61、62を
図1に示すようにAlのリード線8で接続する。リード
線8は拡散層を用いてもよい。
FIG. 1 is a diagram showing a first embodiment of the present invention.
(A) is a plan view, and (b) is an AA ′ cross-sectional view of (a). In FIG. 1, a weight portion 1, a thin beam portion 2, a gap portion 3 and a support portion 9 constitute a cantilever acceleration sensor. On the insulating film (for example, SiO 2 film) 7 of the beam 2, p
Form polycrystalline Si piezoresistors 41, 42, 51, 52 are formed. At this time, the p-type polycrystalline Si piezoresistors 41, 42
Are formed parallel to the direction of stress caused by acceleration, the p-type polycrystalline Si piezoresistors 51 and 52 are formed perpendicular to the direction of stress, and 41 and 51 and 42 and 52 are connected in series, respectively. Arrow 100 indicates the direction of the stress generated by the acceleration. In FIG. 1, p-type polycrystalline Si piezoresistors 41 and 5 are shown.
1, 42 and 52 are combined in series, respectively.
The example formed in the character shape is shown. The parallel direction and the vertical direction mean the direction of the current flowing through the resistor. The piezoresistor is generally formed so that a current flows in the longitudinal direction of a rectangle, but the shape is not limited to a rectangle and may be another shape such as a square. In short, it is only necessary that the direction of current flow is parallel or perpendicular to the stress. Further, the polycrystalline Si resistors 61 and 62 are integrated on the supporting portion 9 where no stress is generated. These polycrystalline Si resistors 61 and 62 are p-type polycrystalline Si piezoresistors 4.
It is desirable to use the same shape and the same process as 1, 42, 51 and 52. The p-type polycrystalline Si piezoresistors 41, 42, 51, 52 and the polycrystalline Si resistors 61, 62 are connected by Al lead wires 8 as shown in FIG. The lead 8 may use a diffusion layer.

【0015】図2は、上記の構成の等価回路図である。
図2に示す回路は、p型多結晶Siピエゾ抵抗41と5
1を直列に接続した抵抗領域と、p型多結晶Siピエゾ
抵抗42と52を直列に接続した抵抗領域とを一対の対
辺とし、固定抵抗の多結晶Si抵抗61と62とを他の
一対の対辺としたハーフブリッジ回路を示す。図2にお
いて、Vccは電源電圧、GNDは接地、VAおよびVB
出力端子電圧、Voutは出力電圧を示している。
FIG. 2 is an equivalent circuit diagram of the above configuration.
The circuit shown in FIG. 2 includes p-type polycrystalline Si piezoresistors 41 and 5.
1 and a resistance region in which the p-type polycrystalline Si piezoresistors 42 and 52 are connected in series as a pair of opposite sides, and the fixed resistance polycrystalline Si resistors 61 and 62 are connected to another pair of sides. 2 shows a half-bridge circuit on the opposite side. In FIG. 2, V cc is the power supply voltage, GND denotes a ground, V A and V B are the output terminal voltage, the V out represents the output voltage.

【0016】次に作用を説明する。図2に示すブリッジ
回路においては、下記(数1)式が成り立つ。
Next, the operation will be described. In the bridge circuit shown in FIG. 2, the following equation (1) holds.

【0017】[0017]

【数1】 (Equation 1)

【0018】 RL:応力方向と平行なp型多結晶Siピエゾ抵抗41、
42の抵抗値 RT:応力方向と垂直なp型多結晶Siピエゾ抵抗51、
52の抵抗値 r:応力の生じない部分の多結晶Si抵抗61、62の
抵抗値 ここで、図2の矢印で示す加速度方向に加速度が加わ
り、p型多結晶Siピエゾ抵抗41、42、51、52
に歪εが生じたとすると、上記(数1)式は、下記(数
2)式のようになる。
R L : p-type polycrystalline Si piezoresistor 41 parallel to the stress direction
A resistance value R T of 42: a p-type polycrystalline Si piezoresistor 51 perpendicular to the stress direction;
The resistance value of 52 is the resistance value of the polycrystalline Si resistors 61 and 62 where no stress is generated. Here, an acceleration is applied in the acceleration direction indicated by the arrow in FIG. 2 and the p-type polycrystalline Si piezoresistors 41, 42 and 51 are applied. , 52
(Equation 1) becomes the following (Equation 2).

【0019】[0019]

【数2】 (Equation 2)

【0020】 GL:応力方向と平行なp型多結晶Siピエゾ抵抗41、
42のゲージファクタ GT:応力方向と垂直なp型多結晶Siピエゾ抵抗51、
52のゲージファクタ このとき r=RL+RT、RL=RTと設定すれば、下記
(数3)式のように表すことが出来る。
G L : p-type polycrystalline Si piezoresistor 41 parallel to the stress direction
42 gauge factor G T: stress direction perpendicular p-type polycrystalline Si piezoresistive 51,
At this time 52 gage factor of r = R L + R T, is set as R L = R T, it can be expressed as follows (Equation 3).

【0021】[0021]

【数3】 (Equation 3)

【0022】このピエゾブリッジ回路の感度Sは、(数
3)式をεで微分することによって下記(数4)式よう
に求められる。
The sensitivity S of this piezo bridge circuit is obtained by differentiating the equation (3) with ε as shown in the following equation (4).

【0023】[0023]

【数4】 (Equation 4)

【0024】この感度の温度特性は、下記(数5)式に
示すようになる。
The temperature characteristic of the sensitivity is as shown in the following equation (5).

【0025】[0025]

【数5】 (Equation 5)

【0026】T:温度 ここで、応力に平行なp型多結晶Si抵抗41、42の
ゲージファクタGLと、応力に垂直なp型多結晶Si抵抗
51、52のゲージファクタGTとには、下記(数6)
式、(数7)式に示すような関係がある。 |GL(正)|>|GT(負)| …(数6)
[0026] T: temperature where the gauge factor G L in the p-type polycrystalline Si resistor 41 and parallel to the stress, the and the gauge factor G T perpendicular p-type polycrystalline Si resistors 51 and 52 to stress , Below (Equation 6)
There is a relationship as shown in the equation (7). | G L (positive) |> | G T (negative) | ... (number 6)

【0027】[0027]

【数7】 (Equation 7)

【0028】上記(数6)式と(数7)式の関係を前記
(数4)式、(数5)式に代入すると、感度を十分保ち
つつ、感度の温度依存性を相殺することが可能であるこ
とがわかる。例えば、ボロンを3×1019cm~3ドープさ
れたp型多結晶Si抵抗は、下記(数8式)、(数9)
式に示す値を持つ。 GL=29 GT=−5 …(数8)
By substituting the relationship between the above formulas (6) and (7) into the above formulas (4) and (5), it is possible to offset the temperature dependency of the sensitivity while maintaining sufficient sensitivity. It turns out that it is possible. For example, a p-type polycrystalline Si resistor doped with boron at 3 × 10 19 cm 3 is represented by the following (Equation 8), (Equation 9)
Has the value shown in the formula. G L = 29 G T = -5 ... ( 8)

【0029】[0029]

【数9】 (Equation 9)

【0030】上記(数8)式と(数9)式の値を前記
(数4)式、(数5)式に代入すると、下記(数10)
式、(数11)式に示すようになる。 S=12 …(数10)
By substituting the values of the above equations (8) and (9) into the above equations (4) and (5), the following (10) is obtained.
Equation (11) is obtained. S = 12 (Equation 10)

【0031】[0031]

【数11】 [Equation 11]

【0032】上記のように、温度係数を1桁程度小さく
することが出来る。さらに、p型多結晶Si抵抗41、
42の抵抗値RLと51、52の抵抗値RTとの比RL
Tを下記(数12)式に示すように設定すれば、温度
係数を完全にゼロに合わせ込むことも可能である。な
お、(数12)式の右辺において、dGT/dTとdGL
/dTとは正負の符号が反対なので、−符号を付してい
る。
As described above, the temperature coefficient can be reduced by about one digit. Further, a p-type polycrystalline Si resistor 41,
The ratio R L / R of the resistance value R L of 42 to the resistance value R T of 51 and 52.
If RT is set as shown in the following equation (12), the temperature coefficient can be completely adjusted to zero. Note that, on the right side of the expression (12), dG T / dT and dG L
Since the sign of the sign is opposite to that of / dT, the sign is added.

【0033】[0033]

【数12】 (Equation 12)

【0034】また、応力の生じない部分に設ける多結晶
Si抵抗61、62をp型多結晶Siピエゾ抵抗41、4
2、51、52と同一プロセス、同一形状とすれば、多
結晶Si抵抗のもつ抵抗値温度係数による出力誤差を完
全にキャンセルすることができる。従来はピエゾ係数の
温度特性も補償するためには、ブリッジ駆動電圧を温度
に応じて変化させたり、出力を温度に応じて補正したり
する必要があったが、以上述べてきたような構成にすれ
ばそのような必要がなくなる。したがって温度補償用の
回路が不要になり、感度を温度補償した加速度検出装置
の構成を大幅に簡略化することが出来る。また、上記実
施例においては、片持ち梁型の加速度センサの例を示し
たが、両持ち梁型等、複数の梁をもつ加速度センサにこ
の構成を適用しても同様の効果を得ることができる。
The polycrystalline Si resistors 61 and 62 provided in portions where no stress is generated are replaced with p-type polycrystalline Si piezo resistors 41 and 4.
With the same process and the same shape as 2, 51 and 52, the output error due to the temperature coefficient of resistance of the polycrystalline Si resistor can be completely canceled. In the past, in order to compensate for the temperature characteristics of the piezo coefficient, it was necessary to change the bridge drive voltage according to the temperature and to correct the output according to the temperature. That would eliminate that need. Therefore, a temperature compensating circuit is not required, and the configuration of the acceleration detecting device whose sensitivity is temperature-compensated can be greatly simplified. Further, in the above embodiment, the example of the cantilever type acceleration sensor has been described. However, the same effect can be obtained by applying this configuration to an acceleration sensor having a plurality of beams, such as a doubly supported type. it can.

【0035】次に、図4は、本発明の第2の実施例図で
あり、(a)は平面図、(b)は(a)のB−B′断面
図を示している。この実施例は、本発明を両持ち梁型加
速度センサに適用した例を示す。図4において、p型多
結晶Siピエゾ抵抗41、42、51、52を梁2の重
り1側の端部に形成し、またp型多結晶Siピエゾ抵抗
41′、42′、51′、52′を梁2の支持部9側の
端部に形成し、応力に平行な抵抗と垂直な抵抗とを、前
記図1と同様に直列に接続し、図5に示すように、フル
ブリッジ回路を構成する。すなわち、応力に平行な抵抗
と垂直な抵抗とを直列に接続したものを一つの抵抗領域
とし、応力が同じ方向に印加される抵抗領域同志(41
+51と42+52)を一対の対辺とし、応力が上記と
反対方向になる抵抗領域同志(41′+51′と42′
+52′)を他方の一対の対辺としてブリッジ回路を形
成する。 上記のように構成した場合、梁2の重り側端
部と支持部側端部とでは、応力の方向が反対方向になる
ので、フルブリッジ構成が可能となり、図2に示すよう
なハーフブリッジ構成とした場合に比べて感度を2倍に
することができる。この回路においても感度の温度特性
の補償については、前記図1の片持ち梁型の例で示した
のと全く同様な効果が得られ、感度を温度補償した両持
ち梁型加速度検出装置の構成を大幅に簡略化することが
出来る。
Next, FIGS. 4A and 4B are views of a second embodiment of the present invention, wherein FIG. 4A is a plan view and FIG. 4B is a sectional view taken along line BB 'of FIG. This embodiment shows an example in which the present invention is applied to a double-ended beam acceleration sensor. In FIG. 4, p-type polycrystalline Si piezoresistors 41, 42, 51 and 52 are formed at the end of the beam 2 on the weight 1 side, and p-type polycrystalline Si piezoresistors 41 ', 42', 51 'and 52 are formed. ′ Is formed at the end of the beam 2 on the support portion 9 side, and a resistance parallel to the stress and a resistance perpendicular to the stress are connected in series in the same manner as in FIG. 1, and a full bridge circuit is formed as shown in FIG. Configure. That is, one in which a resistance parallel to the stress and a resistance perpendicular to the stress are connected in series is defined as one resistance region, and the resistance regions to which the stress is applied in the same direction (41).
+51 and 42 + 52) as a pair of opposite sides, and the resistive regions (41 '+ 51' and 42 ') in which the stress is in the opposite direction to the above.
+52 ') is used as the other pair of opposite sides to form a bridge circuit. In the case of the above configuration, the direction of the stress is opposite to the direction of the stress between the weight side end of the beam 2 and the support side end, so that a full bridge configuration is possible, and a half bridge configuration as shown in FIG. The sensitivity can be doubled as compared with the case where. In this circuit, the same effect as that shown in the cantilever type example of FIG. 1 can be obtained for the compensation of the temperature characteristic of the sensitivity. Can be greatly simplified.

【0036】次に、図6は、本発明の第3の実施例図で
あり、(a)は平面図、(b)は(a)のC−C′断面
図を示す。この実施例は、本発明を圧力センサに適用し
た例である。図6において、図1と同符号は同様な部分
を示している。ダイヤフラム10の支持部9側の端部
に、p型多結晶Siピエゾ抵抗41、42を応力方向と
平行に、51、52を応力方向と垂直にそれぞれ形成す
る。また、応力の生じない支持部9に、p型多結晶Si
抵抗ピエゾ41、42、51、52と同一形状で同一プ
ロセスの多結晶Si抵抗61、62を形成し、図6
(a)のように配線すれば、前記図2に示したようなハ
ーフブリッジ回路となる。測定管11に被測定圧力を接
続すれば、ダイヤフラム10に応力が発生し、ブリッジ
回路には、前記第1の実施例に示したのと同様な作用が
生じる。以下、第1実施例と同様な効果が得られ、感度
を温度補償した圧力センサの構成を大幅に簡略化するこ
とが出来る。
FIGS. 6A and 6B show a third embodiment of the present invention. FIG. 6A is a plan view, and FIG. 6B is a sectional view taken along the line CC 'of FIG. This embodiment is an example in which the present invention is applied to a pressure sensor. 6, the same reference numerals as those in FIG. 1 denote the same parts. At the end of the diaphragm 10 on the support portion 9 side, p-type polycrystalline Si piezoresistors 41 and 42 are formed parallel to the stress direction, and 51 and 52 are formed perpendicular to the stress direction. Further, the support portion 9 where no stress is generated is provided with a p-type polycrystalline Si.
The polycrystalline Si resistors 61 and 62 having the same shape and the same process as the resistance piezos 41, 42, 51 and 52 are formed.
By wiring as shown in FIG. 2A, a half bridge circuit as shown in FIG. 2 is obtained. When a pressure to be measured is connected to the measuring pipe 11, a stress is generated in the diaphragm 10, and the same effect as described in the first embodiment occurs in the bridge circuit. Hereinafter, the same effects as those of the first embodiment can be obtained, and the configuration of the pressure sensor whose sensitivity is temperature-compensated can be greatly simplified.

【0037】次に、図7は、本発明の第4の実施例図で
あり、(a)は平面図、(b)は(a)のD−D′断面
図を示す。この実施例はn型多結晶Siピエゾ抵抗を用
いた半導体加速度センサの例である。図7において、1
01はシリコン基板であり、溝部102、重り部10
3、梁部104はそれぞれシリコン基板101をSiエ
ッチングで形成したものである。また、n型多結晶Si
ピエゾ抵抗151、152は印加される応力方向に平行
に、n型多結晶Siピエゾ抵抗161、162は印加さ
れる応力方向に垂直に形成されている。これらのn型多
結晶Siピエゾ抵抗は、シリコン熱酸化膜108、10
9の間に形成されている。上記のn型多結晶Siピエゾ
抵抗151、152、161、162を、金属配線11
0を用いて結線し、図8に示すようなフルブリッジ回路
を構成する。すなわち応力に平行な抵抗同志(151と
152)を一対の対辺とし、応力に垂直な抵抗同志(1
61と162)を他の一対の対辺としてフルブリッジ回
路を形成する。なお、107はセンサの台座であり、凹
部114はセンサと同様にSiのエッチングで形成す
る。また、簡単のため、ブリッジ出力の信号処理部等の
周辺回路は図示を省略している。
FIGS. 7A and 7B show a fourth embodiment of the present invention. FIG. 7A is a plan view, and FIG. 7B is a sectional view taken along the line DD 'of FIG. This embodiment is an example of a semiconductor acceleration sensor using an n-type polycrystalline Si piezoresistor. In FIG. 7, 1
Reference numeral 01 denotes a silicon substrate, and the groove 102, the weight 10
3. The beam portions 104 are formed by forming the silicon substrate 101 by Si etching. Also, n-type polycrystalline Si
The piezo resistors 151 and 152 are formed parallel to the applied stress direction, and the n-type polycrystalline Si piezo resistors 161 and 162 are formed perpendicular to the applied stress direction. These n-type polycrystalline Si piezoresistors are formed by silicon thermal oxide films 108,
9 are formed. The n-type polycrystalline Si piezoresistors 151, 152, 161, and 162 are connected to the metal wiring 11
0 to form a full bridge circuit as shown in FIG. That is, the resistances parallel to the stress (151 and 152) are paired as opposite sides, and the resistances perpendicular to the stress (1
61 and 162) as another pair of opposite sides to form a full bridge circuit. Reference numeral 107 denotes a pedestal of the sensor, and the recess 114 is formed by etching Si similarly to the sensor. For simplicity, peripheral circuits such as a bridge output signal processing unit are not shown.

【0038】次に作用を説明する。加速度が加わると、
梁部104に応力が生じ、n型多結晶Siピエゾ抵抗1
51、152の抵抗値RLおよびn型多結晶Siピエゾ抵
抗161、162の抵抗値RTはそれぞれRL(1+GL
ε)、RT(1+GTε)と変化する。なお、GL、GT
それぞれRL、RTのピエゾ抵抗のゲージファクタ、εは
応力による歪である。このときブリッジ回路の出力V
OUTは、下記(数13)式で示される。
Next, the operation will be described. When acceleration is applied,
Stress occurs in the beam portion 104, and the n-type polycrystalline Si piezoresistor 1
Resistance of 51,152 R L and the n-type polycrystalline Si resistance value of the piezoresistive 161 and 162 R T each R L (1 + G L
ε) and R T (1 + G T ε). G L and G T are the piezoresistive gauge factors of R L and R T , respectively, and ε is the strain due to stress. At this time, the output V of the bridge circuit
OUT is represented by the following equation (13).

【0039】[0039]

【数13】 (Equation 13)

【0040】ここで、歪εが充分小さいとすると、ブリ
ッジ回路出力VOUTの歪εに対する感度は、S=RLL
−RTTに比例する。例えば基板温度560℃で360
0Åの厚さに多結晶を成膜し、リンを100keVで5×
1015cm~2のドーズ量でイオン注入した後、酸化を行っ
て多結晶シリコン上で600Åの酸化膜を成長させ、さ
らに900℃のN2雰囲気中で30分間アニールを行っ
て形成したn型多結晶Siによるピエゾ抵抗では、GT
変化率の温度係数TCGT=90000ppm/K、GL
のそれはTCGL=−6000ppm/Kであった。例
えば、30℃において、GT=1.11、GL=−18.0
とすると、下記(数14)に示すようになる。
Here, assuming that the distortion ε is sufficiently small, the sensitivity of the bridge circuit output V OUT to the distortion ε is S = R L G L
Proportional to the -R T G T. For example, when the substrate temperature is 560 ° C., 360
A polycrystalline film is formed to a thickness of 0 °, and phosphorus is applied at 100 keV for 5 ×.
10 15 After the ion implanted at a dose of cm ~ 2, grown oxide film of 600Å by performing oxidation on the polycrystal silicon, n-type which is formed by performing a 30 min annealing further in an N 2 atmosphere at 900 ° C. the piezoresistive by polycrystalline Si, the temperature coefficient of the rate of change of G T TCG T = 90000ppm / K , G L
It was a TCG L = -6000ppm / K of. For example, at 30 ℃, G T = 1.11, G L = -18.0
Then, the following (Equation 14) is obtained.

【0041】[0041]

【数14】 [Equation 14]

【0042】RT、RLの温度変化は2000〜3000
ppm/Kであり、上記TCGT、TCGLに比して大幅
に小さいので、無視すると、ブリッジ回路出力VOUT
感度の温度変化は下記(数15)式で示される。
The temperature change of R T and R L is from 2000 to 3000
ppm / K, which is much smaller than the above TCG T and TCG L , and if neglected, the temperature change of the sensitivity of the bridge circuit output V OUT is expressed by the following equation (Equation 15).

【0043】[0043]

【数15】 (Equation 15)

【0044】上記(数15)式において、RL/RT=1
とすることにより、ブリッジ回路出力VOUTの感度を保
持したまま、出力感度の温度変化を抑えることができ
る。仮に(dGT/dT)≠(dGL/dT)であった場
合でも、RL/RTを適当に選ぶことによって出力感度の
温度補償は可能である。
In the above equation (15), R L / R T = 1
By doing so, it is possible to suppress a temperature change in output sensitivity while maintaining the sensitivity of the bridge circuit output V OUT . If (dG T / dT) ≠ ( dG L / dT) and which was even, the temperature compensation of the output sensitivity by choosing R L / R T suitably is possible.

【0045】次に、図9は、本発明の第5の実施例図で
あり、(a)は平面図、(b)は(a)のE−E′断面
図である。この実施例は、本発明を圧力センサに適用し
たものである。図9において、ダイアフラム部112は
半導体基板101をエッチングすることによって形成さ
れる。圧力は台座111に形成された開口部113から
ダイアフラム部112に伝達される。このとき生ずる応
力による歪は、ダイアフラム部112上に形成されたn
型多結晶Siピエゾ抵抗151、152、161、16
2によるフルブリッジ回路によって検出される。なお、
n型多結晶Siピエゾ抵抗151、152、161、1
62の方向性や接続回路および作用については、前記図
7の実施例と同様である。また、ブリッジ回路出力の信
号処理等の周辺回路は図示を省略している。
Next, FIGS. 9A and 9B are diagrams showing a fifth embodiment of the present invention, wherein FIG. 9A is a plan view and FIG. 9B is a sectional view taken along line EE 'of FIG. In this embodiment, the present invention is applied to a pressure sensor. In FIG. 9, the diaphragm section 112 is formed by etching the semiconductor substrate 101. The pressure is transmitted from the opening 113 formed in the pedestal 111 to the diaphragm 112. The distortion caused by the stress generated at this time is caused by the n formed on the diaphragm 112.
-Type polycrystalline Si piezoresistors 151, 152, 161, 16
2 by a full bridge circuit. In addition,
n-type polycrystalline Si piezoresistors 151, 152, 161, 1
The direction, connection circuit and operation of 62 are the same as in the embodiment of FIG. In addition, peripheral circuits such as signal processing of a bridge circuit output are not shown.

【0046】なお、これまで説明した実施例において
は、薄肉構造部をもつ応力検出装置の例を示したが、本
発明は、薄肉構造部をもたない応力検出装置に応用して
も全く同様な効果が得られる。また、これまでの実施例
においては、多結晶Siピエゾ抵抗を半導体基板上に形
成した例を示したが、半導体基板に限らず、絶縁体の基
板上に多結晶Siピエゾ抵抗を形成しても同様の効果が
得られる。
In the above-described embodiments, an example of a stress detecting device having a thin-walled structure has been described. However, the present invention can be applied to a stress detecting device having no thin-walled structure. Effects can be obtained. Further, in the embodiments described above, the example in which the polycrystalline Si piezoresistor is formed on the semiconductor substrate is shown. However, the present invention is not limited to the semiconductor substrate, and the polycrystalline Si piezoresistor may be formed on an insulating substrate. Similar effects can be obtained.

【0047】[0047]

【発明の効果】以上説明したように、本発明において
は、印加される応力方向に垂直な多結晶Siピエゾ抵抗
と応力方向に平行な多結晶Siピエゾ抵抗とを適宜組み
合わせてブリッジ回路を構成したことにより、多結晶S
iピエゾ抵抗がもつゲージファクタの温度依存性を相殺
し、ブリッジ回路の感度の温度依存性をなくすことが出
来る。そのため温度補償回路を不要にし、半導体応力検
出装置の構成を大幅に簡略化することが出来るので、高
性能の半導体応力検出装置を低コストで実現することが
出来る、という効果が得られる。
As described above, in the present invention, a bridge circuit is formed by appropriately combining a polycrystalline Si piezoresistor perpendicular to the applied stress direction and a polycrystalline Si piezoresistor parallel to the stress direction. As a result, the polycrystalline S
The temperature dependence of the gauge factor of the piezoresistor can be canceled, and the temperature dependence of the sensitivity of the bridge circuit can be eliminated. This eliminates the need for a temperature compensating circuit and greatly simplifies the configuration of the semiconductor stress detection device, so that a high-performance semiconductor stress detection device can be realized at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の平面図および断面図。FIG. 1 is a plan view and a sectional view of a first embodiment of the present invention.

【図2】図1の実施例の等価回路図。FIG. 2 is an equivalent circuit diagram of the embodiment of FIG.

【図3】ピエゾ抵抗の形成方向による印加応力と抵抗変
化率との関係を示す特性図。
FIG. 3 is a characteristic diagram showing a relationship between an applied stress and a resistance change rate depending on a direction in which a piezoresistor is formed.

【図4】本発明の第2の実施例の平面図および断面図。FIG. 4 is a plan view and a cross-sectional view of a second embodiment of the present invention.

【図5】図4の実施例の等価回路図。FIG. 5 is an equivalent circuit diagram of the embodiment of FIG.

【図6】本発明の第3の実施例の平面図および断面図。FIG. 6 is a plan view and a sectional view of a third embodiment of the present invention.

【図7】本発明の第4の実施例の平面図および断面図。FIG. 7 is a plan view and a sectional view of a fourth embodiment of the present invention.

【図8】図7の実施例の等価回路図。FIG. 8 is an equivalent circuit diagram of the embodiment of FIG. 7;

【図9】本発明の第5の実施例の平面図および断面図。FIG. 9 is a plan view and a sectional view of a fifth embodiment of the present invention.

【図10】従来の半導体応力検出装置の一例の平面図お
よび断面図。
FIG. 10 is a plan view and a cross-sectional view of an example of a conventional semiconductor stress detection device.

【符号の説明】[Explanation of symbols]

1…重り部 2…梁部 3…空隙部 41、42、41′、42′…印加応力方向に平行に形
成されたp型多結晶Siピエゾ抵抗 51、52、51′、52′…印加応力方向に垂直に形
成されたp型多結晶Siピエゾ抵抗 61、62…p型多結晶Si抵抗 7…絶縁膜 8…リード線 9…支持部 10…ダイアフラム 11…測定管 21…空洞 22…ダイアフラム 23、24…p形多結晶Siピエゾ抵抗 25…エッチング孔 26…Si基板 27、28、29、30…Si34膜 100…印加応力の方向を示す矢印 101…シリコン基板 102…溝部 103…重り部 104…梁部 107…台座 108、109…シリコン熱酸化膜 110…金属配線 112…ダイアフラム部 113…開口部 114…凹部 151、152…印加応力方向に平行に形成されたn型
多結晶Siピエゾ抵抗 161、162…印加応力方向に垂直に形成されたn型
多結晶Siピエゾ抵抗
DESCRIPTION OF SYMBOLS 1 ... Weight part 2 ... Beam part 3 ... Void part 41, 42, 41 ', 42' ... p-type polycrystalline Si piezoresistor 51, 52, 51 ', 52' ... applied stress formed in parallel with the applied stress direction P-type polycrystalline Si piezoresistors 61, 62 formed in a direction perpendicular to the direction 61, p-type polycrystalline Si resistors 7, insulating film 8, lead wire 9, supporting part 10, diaphragm 11, measuring tube 21, cavity 22, diaphragm 23 , 24 ... p-type polycrystalline Si piezoresistive 25 ... etching holes 26 ... Si substrate 27, 28, 29, 30 ... Si 3 N 4 film 100 ... arrows 101 indicating the direction of the applied stress ... silicon substrate 102 ... groove 103 ... weight Part 104: Beam part 107: Pedestal 108, 109: Silicon thermal oxide film 110: Metal wiring 112: Diaphragm part 113: Opening part 114: Depression part 151, 152: Formed in parallel with the applied stress direction N-type polycrystalline Si piezoresistive 161 and 162 ... n type was formed perpendicular to the applied stress direction polycrystalline Si piezoresistive

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】外部物理量の印加に応じて応力が発生する
構造部上に、第1のp型多結晶Siピエゾ抵抗と第2の
p型多結晶Siピエゾ抵抗とを形成し、上記第1のp型
多結晶Siピエゾ抵抗は該抵抗に流れる電流の方向が印
加される応力に平行方向となるように配設され、上記第
2のp型多結晶Siピエゾ抵抗は該抵抗に流れる電流の
方向が印加される応力に垂直方向となるように配設さ
、上記第1と第2のp型多結晶Siピエゾ抵抗を直列
に接続した抵抗領域を2個用い、それぞれの抵抗領域を
一対の対辺としてブリッジ回路を構成したことを特徴と
する半導体応力検出装置。
1. A first p-type polycrystalline Si piezoresistor and a second p-type polycrystalline Si piezoresistor are provided on a structure in which stress is generated in response to the application of an external physical quantity .
forming a p-type polycrystalline Si piezoresistor;
The direction of the current flowing through the polycrystalline Si piezoresistor is marked.
It is arranged so as to be in a direction parallel to the applied stress.
2 p-type polycrystalline Si piezoresistor
Direction is perpendicular to the applied stress.
Is, the first and with two resistance region connecting the second p-type polycrystalline Si piezo resistor in series, the semiconductor stress detection, characterized in that to constitute a bridge circuit each resistive region as a pair of opposite sides apparatus.
【請求項2】外部物理量の印加に応じて応力が発生する
構造部上に、第1のp型多結晶Siピエゾ抵抗と第2の
p型多結晶Siピエゾ抵抗とを形成し、上記第1のp型
多結晶Siピエゾ抵抗は該抵抗に流れる電流の方向が印
加される応力に平行方向となるように配設され、上記第
2のp型多結晶Siピエゾ抵抗は該抵抗に流れる電流の
方向が印加される応力に垂直方向となるように配設さ
、かつ上記第1と第2のp型多結晶Siピエゾ抵抗を
直列に接続した抵抗領域を上記構造部上の応力が反対方
向に印加される個所にそれぞれ一対づつ設け、応力が同
じ方向に印加される抵抗領域同志をそれぞれ一対の対辺
としてブリッジ回路を構成したことを特徴とする半導体
応力検出装置。
2. A first p-type polycrystalline Si piezoresistor and a second p-type polycrystalline Si piezoresistor are formed on a structural part in which stress is generated in response to application of an external physical quantity .
forming a p-type polycrystalline Si piezoresistor;
The direction of the current flowing through the polycrystalline Si piezoresistor is marked.
It is arranged so as to be in a direction parallel to the applied stress.
2 p-type polycrystalline Si piezoresistor
Direction is perpendicular to the applied stress.
And a pair of resistance regions in which the first and second p-type polycrystalline Si piezoresistors are connected in series are provided at locations where the stress is applied in the opposite direction on the structural portion, and the stress is applied in the same direction. A semiconductor stress detection device, wherein a bridge circuit is formed by using each of the applied resistance regions as a pair of opposite sides.
【請求項3】外部物理量の印加に応じて応力が発生する
構造部上に、複数個の第1のp型多結晶Siピエゾ抵抗
と複数個の第2のp型多結晶Siピエゾ抵抗とを形成
し、上記第1のp型多結晶Siピエゾ抵抗は該抵抗に流
れる電流の方向が印加される応力に平行方向となるよう
に配設され、上記第2のp型多結晶Siピエゾ抵抗は該
抵抗に流れる電流の方向が印加される応力に垂直方向と
なるように配設され、上記第1のn型多結晶Siピエゾ
抵抗同志を一対の対辺とし、上記第2のn型多結晶Si
ピエゾ抵抗同志を他の一対の対辺としてブリッジ回路を
構成したことを特徴とする半導体応力検出装置。
3. A plurality of first p-type polycrystalline Si piezoresistors on a structure where stress is generated in response to application of an external physical quantity.
And a plurality of second p-type polycrystalline Si piezoresistors
The first p-type polycrystalline Si piezoresistor flows through the resistor.
Current direction is parallel to the applied stress
And the second p-type polycrystalline Si piezoresistor is
The direction of the current flowing through the resistor is perpendicular to the applied stress.
Is arranged such that, the first n-type polycrystalline Si piezoresistive comrades a pair of opposing sides, the second n-type polycrystalline Si
A semiconductor stress detection device, wherein a bridge circuit is formed by using piezo resistors together as another pair of opposite sides.
JP3251505A 1991-09-30 1991-09-30 Semiconductor stress detector Expired - Lifetime JP2715738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3251505A JP2715738B2 (en) 1991-09-30 1991-09-30 Semiconductor stress detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3251505A JP2715738B2 (en) 1991-09-30 1991-09-30 Semiconductor stress detector

Publications (2)

Publication Number Publication Date
JPH0587649A JPH0587649A (en) 1993-04-06
JP2715738B2 true JP2715738B2 (en) 1998-02-18

Family

ID=17223811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3251505A Expired - Lifetime JP2715738B2 (en) 1991-09-30 1991-09-30 Semiconductor stress detector

Country Status (1)

Country Link
JP (1) JP2715738B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325104A (en) * 1994-06-01 1995-12-12 Zexel Corp Acceleration sensor
JP4466344B2 (en) * 2004-11-25 2010-05-26 パナソニック電工株式会社 Acceleration sensor
US7845229B2 (en) 2006-08-11 2010-12-07 Rohm Co., Ltd. Acceleration sensor
JP5112659B2 (en) * 2006-08-11 2013-01-09 ローム株式会社 Acceleration sensor, sensor chip and manufacturing method thereof
JP6981901B2 (en) * 2018-03-13 2021-12-17 アズビル株式会社 Piezo resistance type sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245377A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Silicon mechanical-electrical converter
JPS5362581A (en) * 1976-11-17 1978-06-05 Hitachi Ltd Pressure detecting element
JPH0617837B2 (en) * 1986-05-22 1994-03-09 富士電機株式会社 Distributed pressure sensor
JPH0648421Y2 (en) * 1987-07-08 1994-12-12 日産自動車株式会社 Semiconductor acceleration sensor
JPS6467975A (en) * 1987-09-08 1989-03-14 Nippon Denso Co Semiconductor device and manufacture thereof
JPH0769239B2 (en) * 1989-10-23 1995-07-26 三菱電機株式会社 Semiconductor pressure sensor
JPH03162641A (en) * 1989-11-20 1991-07-12 Wako:Kk Force detecting device
JPH03248577A (en) * 1990-02-27 1991-11-06 Nippon Seiki Co Ltd Pressure sensor

Also Published As

Publication number Publication date
JPH0587649A (en) 1993-04-06

Similar Documents

Publication Publication Date Title
KR840002283B1 (en) Silicon pressure sensor
KR930003148B1 (en) Pressure sensor
KR100741520B1 (en) Semiconductor pressure sensor having diaphragm
US4320664A (en) Thermally compensated silicon pressure sensor
JPH0567073B2 (en)
JP3344138B2 (en) Semiconductor composite sensor
US6634113B1 (en) Tilt sensor and method of forming such device
JPH07103837A (en) Sensor for detecting physical amount
JPH06213743A (en) Semiconductor pressure sensor
JP2715738B2 (en) Semiconductor stress detector
EP0407587A1 (en) Pressure sensor
JPH0972805A (en) Semiconductor sensor
JPH07115209A (en) Semiconductor pressure sensor, its manufacture thereof and tactile sensation sensor
JP2871064B2 (en) Semiconductor pressure sensor
JP2737479B2 (en) Semiconductor stress detector
JP2669216B2 (en) Semiconductor stress detector
JPH06296032A (en) Force conversion element
JP5248439B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JPH10160610A (en) Strain detection sensor
JP3140033B2 (en) Semiconductor device
JPH06213751A (en) Semiconductor differential pressure sensor and differential pressure transmitter
JPH10142086A (en) Semiconductor pressure sensor, its manufacturing method, and differential pressure transmitter using the same
JP2894478B2 (en) Capacitive pressure sensor and method of manufacturing the same
JPH06244438A (en) Manufacture of silicon semiconductor pressure gage
JPH11174079A (en) Acceleration detector