JP2714650B2 - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2714650B2
JP2714650B2 JP33553789A JP33553789A JP2714650B2 JP 2714650 B2 JP2714650 B2 JP 2714650B2 JP 33553789 A JP33553789 A JP 33553789A JP 33553789 A JP33553789 A JP 33553789A JP 2714650 B2 JP2714650 B2 JP 2714650B2
Authority
JP
Japan
Prior art keywords
electrode
gate
pixel electrode
electrodes
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33553789A
Other languages
Japanese (ja)
Other versions
JPH03194516A (en
Inventor
育弘 鵜飼
富久 砂田
勝 安居
禎三 湯川
Original Assignee
ホシデン・フィリップス・ディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホシデン・フィリップス・ディスプレイ株式会社 filed Critical ホシデン・フィリップス・ディスプレイ株式会社
Priority to JP33553789A priority Critical patent/JP2714650B2/en
Priority to KR1019900015632A priority patent/KR940005124B1/en
Priority to US07/592,272 priority patent/US5042916A/en
Priority to EP90118978A priority patent/EP0421386B1/en
Priority to EP94111000A priority patent/EP0621503A3/en
Priority to DE69020288T priority patent/DE69020288T2/en
Publication of JPH03194516A publication Critical patent/JPH03194516A/en
Application granted granted Critical
Publication of JP2714650B2 publication Critical patent/JP2714650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は液晶表示素子に関し、特にその画素電極と
接続される付加容量部の構成に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a configuration of an additional capacitance unit connected to a pixel electrode.

「従来の技術」 従来の液晶表示素子を第4図を参照して説明する。ガ
ラスのような透明基板11及び12が近接対向して設けら
れ、その周縁部にはスペーサ13が介在され、これら透明
基板11,12間に液晶14が封入されている。一方の透明基
板11の内面に画素電極15が複数形成され、これら各画素
電極15に接してそれぞれスイッチング素子としてTFT
(薄膜トランジスタ)16が形成され、そのTFT16のドレ
インは画素電極15に接続されている。これら複数の画素
電極15と対向して他方の透明基板12の内面に透明な共通
電極17が形成されている。
[Prior Art] A conventional liquid crystal display device will be described with reference to FIG. Transparent substrates 11 and 12 such as glass are provided so as to face each other, and a spacer 13 is interposed at the periphery thereof, and a liquid crystal 14 is sealed between the transparent substrates 11 and 12. A plurality of pixel electrodes 15 are formed on the inner surface of one of the transparent substrates 11, and a TFT is provided as a switching element in contact with each of the pixel electrodes 15.
A (thin film transistor) 16 is formed, and the drain of the TFT 16 is connected to the pixel electrode 15. A transparent common electrode 17 is formed on the inner surface of the other transparent substrate 12 so as to face the plurality of pixel electrodes 15.

画素電極15は第5図に示すように、透明基板11上にほ
ぼ正方形の画素電極15が行及び列に近接配列されてお
り、画素電極15の各行配列と近接し、かつこれに沿って
それぞれゲートバス18が形成され、また画素電極15の各
列配列と近接してそれに沿ってソースバス19がそれぞれ
形成されている。これら各ゲートバス18及びソースバス
19の交差点においてTFT16が設けられ、各TFT16のゲート
は両バスの交差点位置においてゲートバス18に接続さ
れ、各ソースはソースバス19にそれぞれ接続され、更に
各ドレインは画素電極15に接続されている。
As shown in FIG. 5, the pixel electrodes 15 are arranged such that substantially square pixel electrodes 15 are arranged in rows and columns on the transparent substrate 11. A gate bus 18 is formed, and a source bus 19 is formed adjacent to and along each column array of the pixel electrodes 15. Each of these gate bus 18 and source bus
A TFT 16 is provided at the intersection of 19, the gate of each TFT 16 is connected to the gate bus 18 at the intersection of both buses, each source is connected to the source bus 19, and each drain is connected to the pixel electrode 15. .

これらゲートバス18とソースバス19との各一つを選択
してそれら間に電圧を印加し、その電圧が印加されたTF
T16のみが導通し、その導通したTFT16のドレインに接続
された画素電極15に電荷を蓄積して画素電極15と共通電
極17との間の液晶14の部分においてのみ電圧を印加し、
これによって画素電極15の部分のみを光透明或は光遮断
とすることによって選択的な表示を行う。この画素電極
15に蓄積した電荷を放電させることによって表示を消去
させることができる。
One of each of the gate bus 18 and the source bus 19 is selected, a voltage is applied between them, and the TF to which the voltage is applied is applied.
Only T16 conducts, accumulates electric charge in the pixel electrode 15 connected to the drain of the TFT 16 that conducts, and applies a voltage only to the portion of the liquid crystal 14 between the pixel electrode 15 and the common electrode 17,
Thus, selective display is performed by making only the pixel electrode 15 light transparent or light shielded. This pixel electrode
The display can be erased by discharging the electric charge accumulated in 15.

第6図乃至第8図は既に提案されている液晶表示素子
である。透明基板11上に画素電極15とソースバス19とが
ITOのような透明導電膜によって形成され、画素電極15
及びソースバス19の互に平行近接した部分間にまたがっ
てアモルファスシリコンのような半導体層21が形成さ
れ、更にその上に窒化シリコンなどのゲート絶縁膜22が
形成される。このゲート絶縁膜22上において半導体層21
を介して画素電極15及びソースバス19とそれぞそれ一部
重なってゲート電極23が形成される。ゲート電極23の一
端はゲートバス18に接続される。このようにしてゲート
電極23とそれぞれ対向した画素電極15、ソースバス19は
それぞれドレイン電極15a、ソース電極19aを構成し、こ
れら電極15a、19a、半導体層21、ゲート絶縁膜22、ゲー
ト電極23によってTFT16が構成される。ゲート電極23及
びゲートバス18は同時に形成され、例えばアルミニウム
によって構成される。液晶に対する保護のためにゲート
電極23上に全体を覆って保護層29が形成されている。
6 to 8 show a liquid crystal display element that has already been proposed. The pixel electrode 15 and the source bus 19 are formed on the transparent substrate 11.
The pixel electrode 15 is formed of a transparent conductive film such as ITO.
A semiconductor layer 21 such as amorphous silicon is formed so as to extend between portions of the source bus 19 that are parallel and adjacent to each other, and a gate insulating film 22 such as silicon nitride is formed thereon. On this gate insulating film 22, the semiconductor layer 21
, A gate electrode 23 is formed so as to partially overlap the pixel electrode 15 and the source bus 19 respectively. One end of the gate electrode 23 is connected to the gate bus 18. In this way, the pixel electrode 15 and the source bus 19 respectively facing the gate electrode 23 constitute a drain electrode 15a and a source electrode 19a, respectively, and these electrodes 15a and 19a, the semiconductor layer 21, the gate insulating film 22, and the gate electrode 23 The TFT 16 is configured. The gate electrode 23 and the gate bus 18 are formed simultaneously and are made of, for example, aluminum. A protective layer 29 is formed on gate electrode 23 so as to cover the entire surface for protection against liquid crystal.

第8図に示すように、画素電極15の一端部は、隣接す
るゲートバス18の下側において、ゲートバス18のほぼ中
間位置まで延長されてそのゲートバス18との間に付加容
量部30が形成される。この付加容量は画素電極部の静電
容量を補ってTFT16のチャンネル部の抵抗値とで作る時
定数を大きくするために必要とされる。
As shown in FIG. 8, one end of the pixel electrode 15 is extended below the adjacent gate bus 18 to a substantially intermediate position of the gate bus 18, and an additional capacitance portion 30 is provided between the pixel bus 15 and the gate bus 18. It is formed. This additional capacitance is required to compensate for the capacitance of the pixel electrode portion and increase the time constant formed by the resistance value of the TFT 16 channel portion.

付加容量部は複数分割される。画素電極の延長部15b
は、ゲートバスの幅方向の中間位置に重ねられて島状に
形成され、橋絡片32により画素電極15に連結されて成る
櫛の歯状電極15b1,15b2,15b3で構成される。これらの櫛
の歯状電極とゲートバス18との間に形成される静電容量
が第5図に示すコンデンサC1,C2,C3である。この分割さ
れたいずれかの付加容量部30において、ゲートバス18と
櫛の歯状電極との間のゲート絶縁膜22にピンホールが発
生したり、製造プロセスの途中で塵埃が混入すると、両
電極間に絶縁低下や短絡が発生することがある。このよ
うな付加容量部の不良によって、表示素子内のいくつか
の画素は表示すべき映像信号とは無関係に、常にオン
(点灯)の状態となり、表示品位を低下させる。そこで
この不良となった付加容量部(分割部)を削除すること
が行われる。即ち、第4図の透明基板12側からレーザー
光線を照射し、不良付加容量部30における橋絡片32の画
素電極の近傍に2〜10μmの焦点を結ばせ、カッティン
グして画素電極15から切り離す。
The additional capacity unit is divided into a plurality. Pixel electrode extension 15b
Are formed in an island shape by being superimposed at an intermediate position in the width direction of the gate bus, and are configured by comb tooth-shaped electrodes 15b1, 15b2, and 15b3 connected to the pixel electrodes 15 by bridging pieces 32. Capacitances formed between the comb-shaped electrodes of these combs and the gate bus 18 are the capacitors C 1 , C 2 and C 3 shown in FIG. If a pinhole occurs in the gate insulating film 22 between the gate bus 18 and the interdigital electrode of the comb or dust enters during the manufacturing process in any of the divided additional capacitance units 30, During this time, a decrease in insulation or a short circuit may occur. Due to such a defect of the additional capacitance portion, some pixels in the display element are always turned on (lit) regardless of a video signal to be displayed, and display quality is degraded. Therefore, the defective additional capacity portion (divided portion) is deleted. That is, a laser beam is irradiated from the side of the transparent substrate 12 in FIG. 4 so that a focal point of 2 to 10 μm is formed near the pixel electrode of the bridging piece 32 in the defective additional capacitance section 30, and cut off from the pixel electrode 15.

「発明が解決しようとする課題」 従来提案している液晶表示素子では、不良となった付
加容量部30の1つの分割部をレーザカットすると、付加
容量部の容量値が設定値の2/3に減少してしまう。この
ため画素電極の共通電極に対する電位が設定値よりずれ
ることになり、画素の輝度が変化を受ける。単純な白黒
表示を行う場合にはあまり問題にならないが、高品位な
多階調表示を行う場合には、画素の階調がずれてしま
い、表示品位を劣化させる。
[Problem to be Solved by the Invention] In the conventionally proposed liquid crystal display element, when one divided portion of the defective additional capacitance portion 30 is laser-cut, the capacitance value of the additional capacitance portion becomes 2/3 of the set value. Will decrease. Therefore, the potential of the pixel electrode with respect to the common electrode deviates from the set value, and the luminance of the pixel changes. When performing simple monochrome display, there is not much problem. However, when performing high-quality multi-gradation display, the gradation of pixels is shifted, and display quality is deteriorated.

この発明の目的は、付加容量部が絶縁不良となった場
合に、画素の輝度に変化を与えない方法で不良画素を救
済できるようにしようとするものである。
An object of the present invention is to enable a defective pixel to be relieved by a method that does not change the luminance of the pixel when the insulation of the additional capacitance section becomes defective.

「課題を解決するための手段」 透明基板上に複数のソースバスと複数のゲートバスと
が互いに直交する方向に、それぞれ等間隔に形成され、
それら各交叉位置と対応してその交叉するソースバス及
びゲートバスに接続された薄膜トランジスタが上記ソー
スバスとゲートバスとで囲まれた網目内の一角に形成さ
れ、そのトランジスタのドレイン電極と接続される画素
電極が上記網目内に広く形成され、その画素電極の端部
が隣接する薄膜トランジスタの接続されるゲートバスの
下側に重なるように延長され、上記ゲートバスの下面と
接して、上記画素電極及びその延長部を覆うようにゲー
ト絶縁膜が一様に形成され、上記延長部とその延長部と
対向する上記ゲートバスとの間に付加容量部が形成され
ている液晶表示素子において、この発明では、 上記画素電極の延長部が複数の櫛の歯状電極で構成さ
れ、 それらの櫛の歯状電極のいずれか一つにおいて、上記
画素電極と接する電極の一部が欠如されて、ギャップ部
が形成され、 そのギャップ部を挟んで対向する上記櫛の歯状電極及
び画素電極のギャップ部側の上面にレーザウェルド用の
第1,第2電極がそれぞれ形成され、 それら第1,第2電極を覆うと共に上記ギャップ部を埋
めるように上記ゲート絶縁膜が形成され、 そのゲート絶縁膜上に、上記第1,第2電極及び上記ギ
ャップ部の一部と重なって、レーザウェルド用の第3電
極が形成される。
"Means for Solving the Problems" A plurality of source buses and a plurality of gate buses are formed at equal intervals on a transparent substrate in directions orthogonal to each other,
A thin film transistor connected to the intersecting source bus and gate bus corresponding to each of the intersecting positions is formed at one corner of a mesh surrounded by the source bus and the gate bus, and is connected to a drain electrode of the transistor. A pixel electrode is formed widely in the mesh, an end of the pixel electrode is extended so as to overlap a lower side of a gate bus to which an adjacent thin film transistor is connected, and is in contact with a lower surface of the gate bus. In the liquid crystal display device according to the present invention, in a liquid crystal display device in which a gate insulating film is uniformly formed so as to cover the extension and an additional capacitance portion is formed between the extension and the gate bus opposed to the extension. The extended portion of the pixel electrode is formed of a plurality of comb-shaped electrodes, and in any one of the comb-shaped electrodes, an electrode in contact with the pixel electrode is provided. The first portion and the second portion for laser welding are respectively formed on the upper surface of the comb-shaped electrode and the pixel electrode facing each other across the gap portion. The gate insulating film is formed so as to cover the first and second electrodes and fill the gap, and overlaps the first and second electrodes and a part of the gap on the gate insulating film. Then, a third electrode for laser welding is formed.

「実施例」 この発明の実施例を第1図乃至第3図を参照して接滅
する。これらの図には第4図乃至第8図と対応する部分
には同じ符号を付し、重複説明を省略する。この実施例
では櫛の歯状電極15b1において、橋絡片32の画素電極15
と接する電極の一部が欠如されて、ギャップ部40が形成
される。このギャップ部40が形成された橋絡片32と画素
電極15とのギャップ部40を挟んで対向する側の各上面
に、レーザウェルド用の高融点金属(例えばクロム、モ
リブデン等)より成る第1,第2電極41,42がそれぞれ形
成される。この高融点金属は、よく知られているところ
の、ソースバスの抵抗値を下げるためにその上に積層さ
れる高融点材料と同じものでよく、それと同じ工程でパ
ターニングされる。それら第1,第2電極41,42を覆うと
共にギャップ部40を埋めるようにゲート絶縁膜22が堆積
される。そのゲート絶縁膜22上に、第1,第2電極41,42
及びギャップ部40の一部と重なって、レーザウェルド用
の第3電極43が形成される。この第3電極43はゲートバ
ス18と同じ材料(例えばアルミ)を用いて、ゲートバス
18と同時にパターニングされる。
Embodiment An embodiment of the present invention will be described with reference to FIG. 1 to FIG. In these drawings, parts corresponding to those in FIGS. 4 to 8 are denoted by the same reference numerals, and redundant description will be omitted. In this embodiment, in the comb tooth-shaped electrode 15b1, the pixel electrode 15
The gap portion 40 is formed by lacking a part of the electrode in contact with. On each upper surface of the bridging piece 32 in which the gap portion 40 is formed and the pixel electrode 15 opposite to each other with the gap portion 40 interposed therebetween, a first melting point metal (for example, chromium, molybdenum, or the like) for laser welding is used. , Second electrodes 41 and 42 are formed, respectively. This refractory metal may be the same as the well-known refractory material laminated thereon to reduce the resistance value of the source bus, and is patterned in the same step. A gate insulating film 22 is deposited so as to cover the first and second electrodes 41 and 42 and fill the gap 40. On the gate insulating film 22, first and second electrodes 41 and 42 are provided.
The third electrode 43 for laser welding is formed so as to overlap with a part of the gap portion 40. The third electrode 43 is formed of the same material (for example, aluminum) as the gate bus 18 using the gate bus.
Patterned simultaneously with 18.

櫛の歯状電極15b1とゲートバス18との間にはコンデン
サC1aが形成される。また、第1,第2電極41,42と第3電
極43との間にそれぞれコンデンサC1b及びC1cが形成され
る。これら3コンデンサのコンデンサは第2図に示すよ
うに、直列に接続される。各コンデンサの容量値を表わ
すのにコンデンサの符号をそのまま流用すれば 簡単化のため C1bC1c (2) とすれば、 櫛の歯状電極15b2,15b3とゲートバス18との間には従
来と同様に、コンデンサC2,C3がそれぞれ形成される。
第2図Aには1つの画素とその周囲の等価回路を示して
ある。
Capacitor C 1a is formed between the toothed electrode 15b1 and the gate bus 18 of the comb. Further, capacitors C 1b and C 1c are formed between the first and second electrodes 41 and 42 and the third electrode 43, respectively. These three capacitors are connected in series as shown in FIG. By using the sign of the capacitor as it is to represent the capacitance value of each capacitor, For simplicity, let C 1b C 1c (2) Capacitors C 2 and C 3 are respectively formed between the comb tooth-shaped electrodes 15b2 and 15b3 and the gate bus 18 as in the related art.
FIG. 2A shows one pixel and an equivalent circuit around the pixel.

コンデンサC2及びC3についても簡単化のため静電容量
値を共にCに設定する。
Both set to C the capacitance value for easy of the capacitors C 2 and C 3.

C2=C3=C (4) 付加容量値をCTで表わせば、 CT=C1+2C (5) となる。C 2 = C 3 = C (4) If the additional capacitance value is represented by C T , then C T = C 1 + 2C (5).

コンデンサC3がショートした場合には、櫛の歯状電極
15b3の橋絡片32の画素電極15の近傍を、第3図Aに切断
部44で示すようにレーザカットする。また、第3図の透
明基板12又は11側から、第3電極43及びそれと対向する
第1電極41及び第2電極42の各中央部(第1図Aに×印
で示す位置)にレーザウェルダ(レーザビームを利用し
た溶接機)によってレーザビームを照射することによ
り、第3図Bに示すように対向する両電極間を溶融した
金属45又は46によって電気的に接続する。この結果コン
デンサC1b及びC1cはショートされ、合成容量C1=C1a
なり、付加容量はCT′=C+C1aとなる。この修理後の
付加容量CT′=C+C1aを正常時の(5)式の付加容量
値CT=C1+2Cにほぼ等しく設定する必要がある。従って (CT′=)C+C1a=C1+2C(=CT) (6) 一方、コンデンサC1aがショートした場合にも、その時
の付加容量値CT″=C1b/2+2Cが正常時の付加容量値CT
にほぼ等しくなるように設定する必要がある。従って (CT″=)C1b/2+2C=C1+2C(=CT) (7) (7)式より、 C1=C1b/2 (8) (8)式と(3)式とから C1a=∞ (9) となる。実用的には C1a≫C1b/2 (9′) であればよい。(6)式より、 C1a=C1+C (6′) (6′)式に(8)式を代入すれば、 C1a=C1b/2+C (10) となる。
When the capacitor C 3 is short-circuited, the toothed electrode comb
The vicinity of the pixel electrode 15 of the bridging piece 32 of 15b3 is laser-cut as shown by a cutting portion 44 in FIG. 3A. Also, from the side of the transparent substrate 12 or 11 shown in FIG. 3, a laser welder is provided at the central portion of each of the third electrode 43 and the first electrode 41 and the second electrode 42 facing the third electrode 43 (positions indicated by crosses in FIG. 1A). By irradiating a laser beam with a (welding machine using a laser beam), the two electrodes facing each other are electrically connected by a molten metal 45 or 46 as shown in FIG. 3B. As a result, the capacitors C 1b and C 1c are short-circuited, the combined capacitance is C 1 = C 1a , and the additional capacitance is C T ′ = C + C 1a . It is necessary to set the additional capacitance C T '= C + C 1a after the repair substantially equal to the additional capacitance value C T = C 1 + 2C of the normal expression (5). Therefore, (C T '=) C + C 1a = C 1 + 2C (= C T ) (6) On the other hand, even if the capacitor C 1a is short-circuited, the additional capacitance value C T ″ = C 1b / 2C at the time is normal. Additional capacitance value C T
Must be set to be approximately equal to Therefore, (C T ″ =) C 1b / 2 + 2C = C 1 + 2C (= C T ) (7) From equation (7), C 1 = C 1b / 2 (8) From equation (8) and equation (3), C 1a = ∞ (9) Practically, it is sufficient if C 1a ≫C 1b / 2 (9 ′), and from equation (6), C 1a = C 1 + C (6 ′) (6 ′) By substituting equation (8) into the equation, C 1a = C 1b / 2 + C (10)

分り易いように数値例をあげて説明しよう。いま、C
1b=0.5pFとすれば、(9′)式よりC1a≫0.25pFでなけ
ればならない。そこで(10)式を考慮して、C=1.0pF
とすれば、C1a=0.25+1.0=1.25pF1.2pFとなり、
(9′)式を粗い近似で満足できる。よって、C1b=0.
5、C=1.0、C1a=1.2pFに設定する。合成容量C1
(8)式よりC1=C1b/2=0.25pFとなるが、上記各コン
デンサの容量値は近似的なものであるので、C1は(3)
式より正確に求た方がよく、 となる。またCT,CT′,CT″をそれぞれ(5),(6)及
び(7)式より求めれば CT=C1+2C=0.21+2×1=2.21pF (12) CT′=C+C1a=1+1.20=2.20pF (13) CT″=C1b/2+2C=0.25+2=2.25pF (14) となり、修理後の付加容量CT′及びC1aショート後の付
加容量CT″共正常な付加容量CTにほぼ等しいことが分
る。
Let's explain by giving numerical examples for easy understanding. Now, C
If 1b = 0.5 pF, then C 1a ≫0.25 pF from equation (9 ′). Therefore, considering equation (10), C = 1.0 pF
Then, C 1a = 0.25 + 1.0 = 1.25pF1.2pF,
Equation (9 ') can be satisfied with a rough approximation. Therefore, C 1b = 0.
5. Set C = 1.0 and C 1a = 1.2 pF. From the equation (8), the combined capacitance C 1 is C 1 = C 1b /2=0.25 pF. However, since the capacitance value of each of the above capacitors is approximate, C 1 is (3)
It is better to find it more accurately than the formula, Becomes If C T , C T ′, C T ″ are obtained from the equations (5), (6), and (7), respectively, C T = C 1 + 2C = 0.21 + 2 × 1 = 2.21 pF (12) C T ′ = C + C 1a = 1 + 1.20 = 2.20 pF (13) C T ″ = C 1b / 2 + 2 C = 0.25 + 2 = 2.25 pF (14), and the additional capacitance C T ′ after repair and the additional capacitance C T ″ after C 1a short-circuit It can be seen that it is almost equal to the normal additional capacity C T.

これ迄の説明では、付加容量部30の櫛の歯状電極15b
1,15b2,15b3にはそれぞれ画素電極15側に幅の狭い橋絡
片32を持ち、くびれた形状であるとしたが、この発明は
この形状に限るものではなく、任意の形状でよい。例え
ば、最も簡単な形状としてくびれのない矩形状の櫛の歯
状電極としてもよい。上述と同様に第1乃至第3電極の
形状も任意でよい。また櫛の歯状電極も3個に限らず、
複数個であればよい。
In the above description, the comb tooth-shaped electrode 15b of the additional capacitance portion 30 has been described.
Each of 1, 15b2 and 15b3 has a narrow bridging piece 32 on the pixel electrode 15 side and has a constricted shape. However, the present invention is not limited to this shape, and may have any shape. For example, the simplest shape may be a rectangular comb-shaped electrode having no constriction. As described above, the shapes of the first to third electrodes may be arbitrary. Also, the number of comb-shaped electrodes is not limited to three,
Any number may be used.

「発明の効果」 この発明によれば、分割された付加容量の1つC2又は
C3のいずれかが絶縁不良になったとしても、その不良コ
ンデンサの橋絡部32をレーザカットして切断し、その代
りに、第1電極と第3電極間及び第2電極と第3電極間
をレーザウェルダにより導通させ、櫛の歯状電極15b1と
ゲートバス18との間で作られる付加容量C1aを加えるこ
とによって修理後の付加容量値を正常時の値にほぼ等し
くすることができる。
According to "Effect of the Invention" The present invention, one of the divided additional capacitance C 2 or
Even one of C 3 becomes defective insulation, the bridge 32 of the defective capacitor cut by laser cutting, instead, between the first electrode and the third electrode and the second electrode and the third electrode during into conduction by Rezaweruda a may be approximately equal to the value of the normal additional capacitance values after the repair by adding an additional capacitance C 1a made between the comb tooth-shaped electrode 15b1 and the gate bus 18 .

また、付加容量C1aがショートしたとしても、全付加
容量値は特別の修理を行うことなく正常時の値にほぼ等
しくできる。
Further, even if the additional capacitance C1a is short-circuited, the total additional capacitance value can be made substantially equal to the normal value without special repair.

従って上記いずれの場合にも、対応する画素の輝度は
正常な画素とほとんど変化はなく、優れた多段調表示が
可能である。
Therefore, in any of the above cases, the luminance of the corresponding pixel hardly changes from that of a normal pixel, and excellent multi-stage display is possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図A及びBはそれぞれこの発明の実施例の要部を示
す平面図及びB−B断面図、第2図は第1図の画素電極
15を囲む要部の電気的等価回路図、第3図Aは第1図の
櫛の歯状電極15b3とゲートバス18との間に絶縁不良があ
った場合に、櫛の歯状電極15b3をレーザカットにより画
素電極15より分離させた状態を示す平面図、第3図B
は、レーザウェルダにより第3図Aの第1電極41と第3
電極43との間及び第2電極42と第3電極43との間を電気
的に接続した状態を示すための第3図AのB−B断面
図、第4図は液晶表示素子の一部の断面図、第5図は液
晶表示素子の等価回路図、第6図は既に提案されている
液晶表示素子の要部の平面図、第7図は第6図のA−A
断面図、第8図は第6図のB−B断面図である。
1A and 1B are a plan view and a BB cross-sectional view, respectively, showing a main part of an embodiment of the present invention, and FIG. 2 is a pixel electrode of FIG.
FIG. 3A shows an electrical equivalent circuit diagram of a main part surrounding the comb 15 and FIG. 3 shows a case where there is an insulation failure between the comb tooth-shaped electrode 15b3 and the gate bus 18 in FIG. FIG. 3B is a plan view showing a state where the pixel electrode 15 is separated from the pixel electrode 15 by laser cutting.
Are connected to the first electrode 41 of FIG.
FIG. 3A is a cross-sectional view taken along the line BB of FIG. 3A showing a state where the electrodes 43 and the second electrode 42 and the third electrode 43 are electrically connected, and FIG. 5, FIG. 5 is an equivalent circuit diagram of the liquid crystal display element, FIG. 6 is a plan view of a main part of the already proposed liquid crystal display element, and FIG. 7 is AA of FIG.
FIG. 8 is a sectional view taken along the line BB of FIG.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯川 禎三 兵庫県神戸市西区高塚台4―3―1 星 電器製造株式会社開発技術研究所内 (56)参考文献 特開 平2−284120(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Teizo Yukawa 4-3-1 Takatsukadai, Nishi-ku, Kobe-shi, Hyogo )

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】透明基板上に複数のソースバスと複数のゲ
ートバスとが互いに直交する方向に、それぞれ等間隔に
形成され、それら各交叉点位置と対応してその交叉する
ソースバス及びゲートバスに接続された薄膜トランジス
タが上記ソースバスとゲートバスとで囲まれた網目内の
一角に形成され、そのトランジスタのドレイン電極と接
続さえる画素電極が上記網目内に広く形成され、その画
素電極の端部が隣接する薄膜トランジスタの接続される
ゲートバスの下側に重なるように延長され、上記ゲート
バスの下面と接して、上記画素電極及びその延長部を覆
うようにゲート絶縁膜が一様に形成され、上記延長部と
その延長部と対向する上記ゲートバスとの間に付加容量
部が形成されている液晶表示素子において、 上記画素電極の延長部が複数の櫛の歯状電極で構成さ
れ、 それらの櫛の歯状電極のいずれか一つにおいて、上記画
素電極と接する電極の一部が欠如されて、ギャップ部が
形成され、 そのギャップ部を挟んで対向する上記櫛の歯状電極及び
画素電極のギャップ部側の上面にレーザウェルド用の第
1,第2電極がそれぞれ形成され、 それら第1,第2電極を覆うと共に上記ギャップ部を埋め
るように上記ゲート絶縁膜が形成され、 そのゲート絶縁膜上に、上記第1,第2電極及び上記ギャ
ップ部の一部と重なって、レーザウェルド用の第3電極
が形成されていることを特徴とする、 液晶表示素子。
1. A plurality of source buses and a plurality of gate buses are formed on a transparent substrate at equal intervals in a direction orthogonal to each other, and the source buses and the gate buses intersecting each other corresponding to the positions of the intersections. A thin film transistor connected to the source bus and the gate bus is formed at a corner in a mesh surrounded by the source bus and the gate bus, and a pixel electrode connected to a drain electrode of the transistor is formed widely in the mesh, and an end of the pixel electrode is formed. Is extended so as to overlap the lower side of the gate bus connected to the adjacent thin film transistor, is in contact with the lower surface of the gate bus, and a gate insulating film is uniformly formed so as to cover the pixel electrode and its extension. In a liquid crystal display device in which an additional capacitance portion is formed between the extension portion and the gate bus opposed to the extension portion, a plurality of extension portions of the pixel electrode are provided. In any one of the comb tooth-shaped electrodes, a part of the electrode in contact with the pixel electrode is missing to form a gap, and the gap is formed. On the upper surface on the gap side of the opposing comb tooth-shaped electrode and pixel electrode, a laser weld
The first and second electrodes are respectively formed, and the gate insulating film is formed so as to cover the first and second electrodes and fill the gap, and the first and second electrodes and the gate electrode are formed on the gate insulating film. A liquid crystal display element, wherein a third electrode for laser welding is formed so as to overlap with a part of the gap.
JP33553789A 1989-10-04 1989-12-25 Liquid crystal display device Expired - Fee Related JP2714650B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP33553789A JP2714650B2 (en) 1989-12-25 1989-12-25 Liquid crystal display device
KR1019900015632A KR940005124B1 (en) 1989-10-04 1990-09-29 Liquid crytal display device
US07/592,272 US5042916A (en) 1989-10-04 1990-10-03 Active matrix display device having divided additional capacitors
EP90118978A EP0421386B1 (en) 1989-10-04 1990-10-04 Liquid crystal display element
EP94111000A EP0621503A3 (en) 1989-10-04 1990-10-04 Liquid crystal display element.
DE69020288T DE69020288T2 (en) 1989-10-04 1990-10-04 Liquid crystal display element.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33553789A JP2714650B2 (en) 1989-12-25 1989-12-25 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH03194516A JPH03194516A (en) 1991-08-26
JP2714650B2 true JP2714650B2 (en) 1998-02-16

Family

ID=18289684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33553789A Expired - Fee Related JP2714650B2 (en) 1989-10-04 1989-12-25 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2714650B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915529B2 (en) * 1993-01-20 2007-05-16 株式会社日立製作所 Active matrix liquid crystal display device
JP3296913B2 (en) * 1993-01-20 2002-07-02 株式会社日立製作所 Active matrix type liquid crystal display
US6313889B1 (en) 1993-03-04 2001-11-06 Samsung Electronics Co., Ltd. Matrix-type display device capable of being repaired in pixel unit
JP2001305586A (en) * 2000-02-15 2001-10-31 Matsushita Electric Ind Co Ltd Liquid crystal display device, pixel correction method thereof and driving method thereof
JP4088619B2 (en) 2004-01-28 2008-05-21 シャープ株式会社 Active matrix substrate and display device
JP5720025B2 (en) * 2011-06-27 2015-05-20 株式会社Joled Display device and manufacturing method thereof
CN102959605B (en) * 2011-06-27 2015-11-25 株式会社日本有机雷特显示器 Display device and manufacture method thereof

Also Published As

Publication number Publication date
JPH03194516A (en) 1991-08-26

Similar Documents

Publication Publication Date Title
KR940005124B1 (en) Liquid crytal display device
JPH0421823A (en) Method for making spot defect of liquid crystal display element into block defect and liquid crystal display element
KR100241487B1 (en) Active matrix type liquid crystal display device and method of correcting for defective pixel
US5086347A (en) Liquid crystal display device having metallic bus repair layer
KR100978370B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
US6226057B1 (en) Liquid crystal display having overlapped pixel electrodes and method for fabricating the same
KR101255782B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
JPH0584490B2 (en)
KR100360753B1 (en) Liquid crystal display and manufacturing method thereof
KR100324457B1 (en) Active matrix liquid crystal display device
US4787712A (en) Active matrix liquid crystal display device having capacitive electrodes opposite the source buses
JP2714650B2 (en) Liquid crystal display device
JP3310615B2 (en) Active matrix type liquid crystal display device and pixel defect repair method
JP3491080B2 (en) Matrix type array substrate for liquid crystal display device and manufacturing method thereof
JPH0358019A (en) Liquid crystal display device
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
KR102085857B1 (en) Liquid Crystal Display Device and METHOD FOR FABRICATING THE SAME
JP2714649B2 (en) Liquid crystal display device
JPH05165055A (en) Picture element split type liquid crystal display element
JP2000098423A (en) Liquid crystal display device and its manufacturing method
JP2968252B2 (en) Liquid crystal display
JP2968269B2 (en) Manufacturing method of liquid crystal display device
KR100507280B1 (en) Fringe field switching mode liquid crystal display
JPS61250696A (en) Active matrix display element
JPH01227128A (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees