JP2713496B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2713496B2
JP2713496B2 JP2189114A JP18911490A JP2713496B2 JP 2713496 B2 JP2713496 B2 JP 2713496B2 JP 2189114 A JP2189114 A JP 2189114A JP 18911490 A JP18911490 A JP 18911490A JP 2713496 B2 JP2713496 B2 JP 2713496B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor substrate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2189114A
Other languages
Japanese (ja)
Other versions
JPH0474474A (en
Inventor
雄司 山西
宏 谷田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP2189114A priority Critical patent/JP2713496B2/en
Publication of JPH0474474A publication Critical patent/JPH0474474A/en
Application granted granted Critical
Publication of JP2713496B2 publication Critical patent/JP2713496B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイグナイタ用のパワー素子として使用する半
導体装置に関する。
Description: TECHNICAL FIELD The present invention relates to a semiconductor device used as a power element for an igniter.

従来の技術 サージ対策用として用いられる半導体装置として代表
的なものにサージ保護用ダイオードがあり、以下従来の
半導体装置についてサージ保護用ダイオードを例として
説明する。
2. Description of the Related Art A surge protection diode is a typical semiconductor device used for surge suppression. A conventional semiconductor device will be described below using a surge protection diode as an example.

MOSFETをスイッチング素子としてイグナイタに使用す
る場合のスイッチ部は第3図に示すようにMOSFET22のド
レイン−ソース間にサージ保護用ダイオード23が必要で
ある。同図において、24は発火点、25はイグニッション
コイルである。従来はこのようなサージ保護ダイオード
を集積回路の外で付加するいわゆる外付けで使用してい
た。
When a MOSFET is used as an igniter as a switching element, the switch section needs a surge protection diode 23 between the drain and source of the MOSFET 22 as shown in FIG. In the figure, reference numeral 24 denotes a firing point, and reference numeral 25 denotes an ignition coil. Conventionally, such a surge protection diode has been used externally, which is added outside the integrated circuit.

発明が解決しようとする課題 まず最初にサージ保護用ダイオードを必要とする理由
について説明する。
First, the reason why the surge protection diode is required will be described.

第4図(a)はイグナイタのMOSFETにサージ保護用ダ
イオードがない場合の動作特性図、同図(b)はイグナ
イタのMOSFETにサージ保護用ダイオードを取り付けた場
合の動作特性図である。第4図(a)に示すように、サ
ージ保護用ダイオードがない場合、MOSFET22が動作状態
26から停止状態27に移る瞬間に正のサージ電圧32が発生
する。この場合サージ保護用ダイオードがないためサー
ジ電圧32がMOSFET22のドレイン−ソース間の降伏電圧28
より高くなり、MOSFET22はドレイン−ソース間で降伏す
る。
FIG. 4 (a) is an operating characteristic diagram when the surge protector diode is not provided in the igniter MOSFET, and FIG. 4 (b) is an operational characteristic diagram when the surge protector diode is attached to the igniter MOSFET. As shown in FIG. 4A, when there is no surge protection diode, the MOSFET 22 is in the operating state.
A positive surge voltage 32 is generated at the moment when the state changes from 26 to the stop state 27. In this case, since there is no surge protection diode, the surge voltage 32 becomes the breakdown voltage 28 between the drain and source of the MOSFET 22.
Higher, MOSFET 22 breaks down between drain and source.

一方第4図(b)に示すように、サージ保護用ダイオ
ード23を取り付けた場合はMOSFET22が動作状態29から停
止状態30に移る瞬間に正のサージ電圧33が発生するが、
そのサージ電圧33はサージ保護用ダイオードの働きでド
レイン−ソース間の降伏電圧31より高くなることはな
い。
On the other hand, as shown in FIG. 4 (b), when the surge protection diode 23 is attached, a positive surge voltage 33 is generated at the moment when the MOSFET 22 shifts from the operation state 29 to the stop state 30,
The surge voltage 33 does not become higher than the breakdown voltage 31 between the drain and the source due to the function of the surge protection diode.

次にサージ保護用ダイオードがないときのMOSFET22の
内部の様子を第5図に沿って説明する。図に示すように
MOSFET22は第1導電形の半導体基板41中に形成された第
2導電形のソース領域42と第2導電形のドレインコンタ
クト領域43との間に前記ドレインコンタクト領域43に接
して第2導電形の延長ドレイン領域44が形成され、この
延長ドレイン領域44とソース領域42との間の前記半導体
基板41の表面をチャネルとし、このチャネル領域の上に
ゲート酸化膜45を介してゲート電極46が形成されたもの
である。なお、47は半導体基板41と接続するための基板
コンタクト領域、48はドレイン電極、49はソース電極で
ある。このようなMOSFET22のドレインコンタクト領域43
からソース領域42に降伏電流が流れたとき、半導体基板
41の抵抗成分50による電位差が発生する。この電位差に
よって寄生バイポーラトランジスタ51が動作し、温度上
昇を引き起こして熱破壊に至ることがある。
Next, the state inside the MOSFET 22 when there is no surge protection diode will be described with reference to FIG. As shown in the figure
The MOSFET 22 is in contact with the drain contact region 43 between a source region 42 of the second conductivity type and a drain contact region 43 of the second conductivity type formed in a semiconductor substrate 41 of the first conductivity type. An extended drain region 44 is formed, a surface of the semiconductor substrate 41 between the extended drain region 44 and the source region 42 is used as a channel, and a gate electrode 46 is formed on the channel region via a gate oxide film 45. It is a thing. 47 is a substrate contact region for connecting to the semiconductor substrate 41, 48 is a drain electrode, and 49 is a source electrode. Such a drain contact region 43 of the MOSFET 22
When a breakdown current flows from the semiconductor region to the source region 42,
A potential difference is generated by the resistance component 50 of 41. This potential difference causes the parasitic bipolar transistor 51 to operate, causing an increase in temperature and thermal destruction.

本発明は上記従来の課題を解決するもので、MOSFETと
同一チップ内に工程を追加することなく内蔵させること
のできる優れたサージ保護用の半導体装置を提供するこ
とを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide an excellent semiconductor device for surge protection which can be built in the same chip as a MOSFET without adding a process.

課題を解決するための手段 この目的を達成するために本発明の半導体装置は、基
本的には第1導電形の半導体基板中に形成された横型MO
SFETであって、半導体基板の下に半導体基板よりも不純
物濃度の高い第1導電形の領域を有し、ソース領域は半
導体基板に接続され、かつ半導体基板の厚さをソース−
ドレイン間に逆電圧が印加されたときに空乏層が容易に
半導体基板下の第1導電形の領域に達する厚さとした構
成を有している。
Means for Solving the Problems In order to achieve this object, a semiconductor device according to the present invention basically includes a lateral MO formed in a semiconductor substrate of a first conductivity type.
An SFET having a first conductivity type region having a higher impurity concentration than the semiconductor substrate below the semiconductor substrate, a source region connected to the semiconductor substrate, and a source
The structure is such that the thickness of the depletion layer easily reaches the first conductivity type region under the semiconductor substrate when a reverse voltage is applied between the drains.

作用 この構成によっては、従来イグナイタ用スイッチング
素子としてのMOSFETのソース−ドレイン間に外付けして
いたサージ保護用の半導体装置をMOSFETのチップ内にチ
ップ面積を増加させることなく内蔵させることができ
る。
Operation According to this configuration, a surge protection semiconductor device that has been externally connected between the source and the drain of the MOSFET serving as the igniter switching element can be incorporated in the MOSFET chip without increasing the chip area.

実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例における半導体装置の断面
図である。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.

本発明の実施例の横型MOSFETは第1導電形の半導体基
板2中に形成された第2導電形のソース領域3と第2導
電形のドレインコンタクト領域4との間に前記ドレイン
コンタクト領域4に接して第2導電形の延長ドレイン領
域5が形成され、この延長ドレイン領域5とソース領域
3との間の半導体基板2の表面をチャネル領域とし、こ
のチャネル領域の上にゲート酸化膜6を介してゲート電
極7が形成され、かつ半導体基板2の下に半導体基板2
よりも不純物濃度の高い第1導電形の領域8を設けたも
のである。なお、9は半導体基板2と接続するための基
板コンタクト領域、10はドレイン電極、11はソース電極
である。
In the lateral MOSFET according to the embodiment of the present invention, the drain contact region 4 is provided between the source region 3 of the second conductivity type and the drain contact region 4 of the second conductivity type formed in the semiconductor substrate 2 of the first conductivity type. An extended drain region 5 of the second conductivity type is formed in contact with the surface of the semiconductor substrate 2 between the extended drain region 5 and the source region 3 as a channel region, and a gate oxide film 6 is interposed on the channel region. A gate electrode 7 is formed, and the semiconductor substrate 2 is
A region 8 of the first conductivity type having a higher impurity concentration than that of the first conductive type is provided. Reference numeral 9 denotes a substrate contact region for connecting to the semiconductor substrate 2, 10 denotes a drain electrode, and 11 denotes a source electrode.

本実施例では、半導体基板2の不純物濃度は3×1014
cm-3、半導体基板2下の第1導電形の領域8の不純物濃
度は1×1019cm-3、延長ドレイン領域5の不純物濃度は
約3×1015cm-3とした。また半導体基板2の厚さは、ド
レイン−半導体基板間の降伏電圧を400Vとするために15
μmとした。
In this embodiment, the impurity concentration of the semiconductor substrate 2 is 3 × 10 14
cm −3 , the impurity concentration of the first conductivity type region 8 under the semiconductor substrate 2 was 1 × 10 19 cm −3 , and the impurity concentration of the extended drain region 5 was approximately 3 × 10 15 cm −3 . Further, the thickness of the semiconductor substrate 2 is set to 15 to make the breakdown voltage between the drain and the semiconductor substrate 400 V.
μm.

このように構成された半導体装置において、ドレイン
−ソース間に逆電圧が印加されたときの空乏層12の広が
りを第2図に示した。ドレイン電極10とソース電極11と
の間に逆電圧が印加されると空乏層12は延長ドレイン領
域5と半導体基板2の間に広がり、ついには半導体基板
2の下の第1導電形の領域8に達する。空乏層12の下方
向への広がりはここで抑えられ、延長ドレイン領域5の
底部の接合での電界が高くなり、ここで降伏が生じる。
このときの降伏電流は第2図の矢印の方向に流れ、寄生
バイポーラトランジスタ動作は起こらない。なお、半導
体基板2の下に第1導電形の領域8がない場合のMOSFET
の降伏電圧は450Vであり、ドレイン−半導体基板間の降
伏電圧を400VとすることでMOSFETの破壊が防止される。
FIG. 2 shows the spread of the depletion layer 12 when a reverse voltage is applied between the drain and the source in the semiconductor device configured as described above. When a reverse voltage is applied between the drain electrode 10 and the source electrode 11, the depletion layer 12 spreads between the extended drain region 5 and the semiconductor substrate 2, and finally the first conductivity type region 8 under the semiconductor substrate 2. Reach The downward spread of the depletion layer 12 is suppressed here, and the electric field at the junction at the bottom of the extended drain region 5 increases, and breakdown occurs here.
At this time, the breakdown current flows in the direction of the arrow in FIG. 2, and the operation of the parasitic bipolar transistor does not occur. In the case where there is no region 8 of the first conductivity type under the semiconductor substrate 2,
Has a breakdown voltage of 450 V, and by setting the breakdown voltage between the drain and the semiconductor substrate to 400 V, the breakdown of the MOSFET is prevented.

発明の効果 以上のように本発明は、横型MOSFETが形成された第1
導電形の半導体基板の下に半導体基板よりも不純物濃度
の高い第1導電形の領域を設け、ソース領域は半導体基
板に接続し、かつ半導体基板の厚さをソース−ドレイン
間に逆電圧が印加されたときに空乏層が容易に半導体基
板下の第1導電形の領域に達する厚さとすることによ
り、MOSFETと同一チップ内に工程を追加することなく内
蔵させることのできる優れたサージ保護用の半導体装置
を実現できるものである。
Effect of the Invention As described above, the present invention provides the first type in which the lateral MOSFET is formed.
A region of the first conductivity type having a higher impurity concentration than the semiconductor substrate is provided below the semiconductor substrate of the conductivity type, the source region is connected to the semiconductor substrate, and a reverse voltage is applied between the source and the drain to the thickness of the semiconductor substrate. The thickness is such that the depletion layer easily reaches the region of the first conductivity type under the semiconductor substrate when it is formed, thereby providing an excellent surge protection that can be built in the same chip as the MOSFET without additional steps. A semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における半導体装置の断面
図、第2図は同半導体装置のドレイン−ソース間に逆電
圧を印加したときの空乏層の広がりを示す図、第3図は
MOSFETをスイッチング素子としてイグナイタに使用した
場合の回路図、第4図(a)はイグナイタにサージ保護
用ダイオードがない場合の動作特性図、第4図(b)は
イグナイタにサージ保護用ダイオードを取り付けた場合
の動作特性図、第5図はサージ保護用ダイオードがない
ときに降伏電流が流れた場合のMOSFETの内部の状態を示
す図である。 2……半導体基板、3……ソース領域、4……ドレイン
コンタクト領域、5……延長ドレイン領域、6……ゲー
ト酸化膜、7……ゲート電極、8……半導体基板の下の
第1導電形の領域、12……空乏層。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a diagram showing the expansion of a depletion layer when a reverse voltage is applied between the drain and source of the semiconductor device, and FIG.
Circuit diagram when MOSFET is used for igniter as switching element, Fig. 4 (a) is operating characteristic diagram when igniter does not have surge protection diode, Fig. 4 (b) is surge mitigation diode mounted on igniter FIG. 5 is a diagram showing an internal state of the MOSFET when a breakdown current flows when there is no surge protection diode. 2 ... semiconductor substrate, 3 ... source region, 4 ... drain contact region, 5 ... extended drain region, 6 ... gate oxide film, 7 ... gate electrode, 8 ... first conductivity under the semiconductor substrate. 12-shaped depletion layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1導電形の半導体基板領域の表面側に形
成された第2導電形の延長ドレイン領域及びソース領域
とを有する横型MOSFETで、前記延長ドレイン領域が前記
ソース領域よりも深く形成され、前記延長ドレイン領域
の表面領域に第2導電形の浅い高濃度ドレインコンタク
ト領域を設け、前記半導体基板領域の裏面側に設けた第
1導電形の高濃度領域と前記延長ドレイン領域とで厚さ
をドレイン−ソース間の逆電圧を印加したときに広がる
空乏層が前記第1導電形の高濃度領域に容易に達するよ
うにした前記前記第1導電形の半導体基板領域を挟んだ
半導体装置。
1. A lateral MOSFET having an extended drain region and a source region of a second conductivity type formed on a surface side of a semiconductor substrate region of a first conductivity type, wherein the extended drain region is formed deeper than the source region. A shallow high-concentration drain contact region of the second conductivity type is provided in a surface region of the extended drain region, and a thickness of the high-concentration region of the first conductivity type provided on the back side of the semiconductor substrate region and the extension drain region are increased. A semiconductor device sandwiching the semiconductor substrate region of the first conductivity type such that a depletion layer that spreads when a reverse voltage between a drain and a source is applied easily reaches a high-concentration region of the first conductivity type.
JP2189114A 1990-07-16 1990-07-16 Semiconductor device Expired - Fee Related JP2713496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2189114A JP2713496B2 (en) 1990-07-16 1990-07-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2189114A JP2713496B2 (en) 1990-07-16 1990-07-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0474474A JPH0474474A (en) 1992-03-09
JP2713496B2 true JP2713496B2 (en) 1998-02-16

Family

ID=16235616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2189114A Expired - Fee Related JP2713496B2 (en) 1990-07-16 1990-07-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2713496B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123726A (en) * 1981-01-23 1982-08-02 Hitachi Ltd Mis semiconductor device
JPS59100570A (en) * 1982-11-30 1984-06-09 Nissan Motor Co Ltd Mos transistor
JPS61116876A (en) * 1985-11-15 1986-06-04 Hitachi Ltd Large power insulated gate field effect semiconductor device
JPH0198262A (en) * 1987-10-12 1989-04-17 Nec Corp Insulated gate field-effect transistor

Also Published As

Publication number Publication date
JPH0474474A (en) 1992-03-09

Similar Documents

Publication Publication Date Title
JP2638462B2 (en) Semiconductor device
US6605844B2 (en) Semiconductor device
JP2689703B2 (en) MOS type semiconductor device
JP2000091344A (en) Insulated gate semiconductor device and its manufacture
JPH051626B2 (en)
JPH0324791B2 (en)
JP3173268B2 (en) Semiconductor device having MIS field-effect transistor
JPH0752771B2 (en) Semiconductor device
JP2862027B2 (en) Insulated gate bipolar transistor
JP2004356622A (en) Junction type electronic component and integrated electric power equipment comprising electronic component
JP3186405B2 (en) Horizontal MOSFET
JPH03180074A (en) Semiconductor device
JPH08148675A (en) Semiconductor device
JP2005347771A (en) Mos semiconductor device
KR940008225B1 (en) Mos transistor for power switch
JP2713496B2 (en) Semiconductor device
JPH05267675A (en) Semiconductor device
JP3412393B2 (en) Semiconductor device
JP2854900B2 (en) Semiconductor device
JP2785271B2 (en) Semiconductor device
JP2907504B2 (en) Semiconductor device
JP3185723B2 (en) Semiconductor device
JP3185558B2 (en) Insulated gate thyristor
JPH0810764B2 (en) Insulated gate type semiconductor device
JP2890725B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees