JP2703434B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2703434B2 JP2703434B2 JP27868291A JP27868291A JP2703434B2 JP 2703434 B2 JP2703434 B2 JP 2703434B2 JP 27868291 A JP27868291 A JP 27868291A JP 27868291 A JP27868291 A JP 27868291A JP 2703434 B2 JP2703434 B2 JP 2703434B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit
- shield case
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデイジタルＴＶ用の混成
集積回路装置に関し、詳細には、その漏洩ノイズを低減
する技術に関する。
集積回路装置に関し、詳細には、その漏洩ノイズを低減
する技術に関する。
【０００２】
【従来の技術】デイジタルＴＶは高画質が達成できる
点、画像の加工が容易である点、無調整で高信頼回路が
得られる点、さらには回路のＩＣ化が容易である点でア
ナログ方式に勝っている。図８および図９を参照してデ
イジタルＴＶおよびデイジタルＴＶ用の混成集積回路装
置を説明する。
点、画像の加工が容易である点、無調整で高信頼回路が
得られる点、さらには回路のＩＣ化が容易である点でア
ナログ方式に勝っている。図８および図９を参照してデ
イジタルＴＶおよびデイジタルＴＶ用の混成集積回路装
置を説明する。
【０００３】図８を参照すると、デイジタルＴＶは５０
ＭＨZ〜１ＧＨZのＴＶ電波を復調して略４．５ＭＨZの
帯域を有する輝度信号Ｙと色差信号Ｒ−Ｙ、Ｂ−Ｙを出
力するチューナ(50)、１３．５ＭＨZの標本化周波数で
動作する６〜１０ビットのＡ／Ｄ変換回路(52)、画像メ
モリ(54)、演算回路(56)、Ｄ／Ａ変換回路(58)、ビデオ
出力回路(60)およびＣＲＴ(62)から構成される。
ＭＨZ〜１ＧＨZのＴＶ電波を復調して略４．５ＭＨZの
帯域を有する輝度信号Ｙと色差信号Ｒ−Ｙ、Ｂ−Ｙを出
力するチューナ(50)、１３．５ＭＨZの標本化周波数で
動作する６〜１０ビットのＡ／Ｄ変換回路(52)、画像メ
モリ(54)、演算回路(56)、Ｄ／Ａ変換回路(58)、ビデオ
出力回路(60)およびＣＲＴ(62)から構成される。
【０００４】図９は本件出願人の提案になるデイジタル
ＴＶ用混成集積回路装置（以下、単に混成集積回路装置
と称する）を示す。この混成集積回路装置(70)は図８の
破線内のＡ／Ｄ変換回路(52)、画像メモリ(54)、演算回
路(56)、Ｄ／Ａ変換回路(58)を混成集積回路化したもの
である。
ＴＶ用混成集積回路装置（以下、単に混成集積回路装置
と称する）を示す。この混成集積回路装置(70)は図８の
破線内のＡ／Ｄ変換回路(52)、画像メモリ(54)、演算回
路(56)、Ｄ／Ａ変換回路(58)を混成集積回路化したもの
である。
【０００５】図９を参照すると、二枚の絶縁金属基板(7
0)(72)には、放熱特性および加工性を考慮して、表面を
陽極酸化処理した略２ｍｍ厚のアルミニウムが使用され
る。そして、この絶縁金属基板の所定位置に捨孔を形成
した後、ポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と略３５μｍ厚の銅箔とのクラッド材をホットプ
レスし、この銅箔をホトエッチングする等して、パッ
ド、導電路等が所定パターンに形成される。なお、前記
熱硬化性絶縁樹脂はホットプレス後略３５μｍ厚の絶縁
層となる。
0)(72)には、放熱特性および加工性を考慮して、表面を
陽極酸化処理した略２ｍｍ厚のアルミニウムが使用され
る。そして、この絶縁金属基板の所定位置に捨孔を形成
した後、ポリイミド樹脂等の接着性を有する熱硬化性絶
縁樹脂と略３５μｍ厚の銅箔とのクラッド材をホットプ
レスし、この銅箔をホトエッチングする等して、パッ
ド、導電路等が所定パターンに形成される。なお、前記
熱硬化性絶縁樹脂はホットプレス後略３５μｍ厚の絶縁
層となる。
【０００６】この後、絶縁金属基板の前記捨孔のブリッ
ジ部を切断して、二枚の絶縁金属基板(70)(72)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板が得られる。
Ａ／Ｄ変換回路(52)、画像メモリ(54)、演算回路(56)、
Ｄ／Ａ変換回路(58)を構成する集積回路素子等の半導体
素子はチップ形状で所定のパッドに銀ペースト等を使用
して固着され、チップ抵抗等の異型部品は半田固着され
る（何れも図９には示されていない）。
ジ部を切断して、二枚の絶縁金属基板(70)(72)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板が得られる。
Ａ／Ｄ変換回路(52)、画像メモリ(54)、演算回路(56)、
Ｄ／Ａ変換回路(58)を構成する集積回路素子等の半導体
素子はチップ形状で所定のパッドに銀ペースト等を使用
して固着され、チップ抵抗等の異型部品は半田固着され
る（何れも図９には示されていない）。
【０００７】そして、この回路素子を実装した絶縁金属
基板(70)(72)を接着性樹脂を使用して金属製のケース(7
4)および蓋(76)で封止し、さらにこれら全体構造が、樹
脂接着部を覆うような枠形状のシールドケース(78)に挿
入される。
基板(70)(72)を接着性樹脂を使用して金属製のケース(7
4)および蓋(76)で封止し、さらにこれら全体構造が、樹
脂接着部を覆うような枠形状のシールドケース(78)に挿
入される。
【０００８】
【発明が解決しようとする課題】従来のデイジタルＴＶ
用混成集積回路装置は小型、安価にデイジタルＴＶを提
供できるものの、アンテナが付属するＴＶセット等、特
殊構造のＴＶセットでは画像の乱れが確認された。そし
て、本件発明者等の基礎的研究により、この原因が混成
集積回路装置内部で発生するノイズの高調波成分が外部
リードおよび絶縁金属基板とシールドケースとの僅かな
接着間隙から漏洩し、アンテナ回路に混入することに原
因することが解明された。即ち、絶縁金属基板と金属製
ケースの接着間隙、絶縁金属基板とシールドケースの間
隙は発生ノイズ、特に問題となるノイズの波長を漏洩さ
せるに充分なスパンを有していることが解明された。
用混成集積回路装置は小型、安価にデイジタルＴＶを提
供できるものの、アンテナが付属するＴＶセット等、特
殊構造のＴＶセットでは画像の乱れが確認された。そし
て、本件発明者等の基礎的研究により、この原因が混成
集積回路装置内部で発生するノイズの高調波成分が外部
リードおよび絶縁金属基板とシールドケースとの僅かな
接着間隙から漏洩し、アンテナ回路に混入することに原
因することが解明された。即ち、絶縁金属基板と金属製
ケースの接着間隙、絶縁金属基板とシールドケースの間
隙は発生ノイズ、特に問題となるノイズの波長を漏洩さ
せるに充分なスパンを有していることが解明された。
【０００９】また、面材料を箱状にプレス加工したシー
ルドケースの重畳部からノイズが漏洩することも知られ
たが、シールドケースの重畳部を連続溶接することはコ
スト上昇の問題があった。そこで、本発明の目的はシー
ルドケースの重畳部の間隙からのノイズ漏洩を防止した
安価な混成集積回路構造を提供することにある。
ルドケースの重畳部からノイズが漏洩することも知られ
たが、シールドケースの重畳部を連続溶接することはコ
スト上昇の問題があった。そこで、本発明の目的はシー
ルドケースの重畳部の間隙からのノイズ漏洩を防止した
安価な混成集積回路構造を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、外部リードが
設けられる面を除く全ての面を覆うシールドケースの重
畳部を所定の間隔でスポット溶接したことを主要な特徴
とする。
設けられる面を除く全ての面を覆うシールドケースの重
畳部を所定の間隔でスポット溶接したことを主要な特徴
とする。
【００１１】
【作用】外部リードが設けられる面を除く全ての面をシ
ールドケースで覆うためシールドケースと混成集積回路
装置との間隙からのノイズ漏洩が防止される。また、シ
ールドケースの重畳部を所定の間隔でスポット溶接した
ため連続溶接に比較して低コストでシールドケースの接
合が行える。さらに、問題となるノイズを漏洩させない
間隔でスポット溶接したため重畳部からのノイズ漏洩を
充分に防止できる。
ールドケースで覆うためシールドケースと混成集積回路
装置との間隙からのノイズ漏洩が防止される。また、シ
ールドケースの重畳部を所定の間隔でスポット溶接した
ため連続溶接に比較して低コストでシールドケースの接
合が行える。さらに、問題となるノイズを漏洩させない
間隔でスポット溶接したため重畳部からのノイズ漏洩を
充分に防止できる。
【００１２】
【実施例】図１乃至図７を参照して本発明のデイジタル
ＴＶ用混成集積回路装置（以下、再び混成集積回路装置
と称する）を説明する。なお、図１は本発明の一実施例
の等価回路図であり、従来例の説明に供した図８の破線
内の回路に相当するものである。また、図２は一方の集
積回路基板の斜視図、図３は一実施例の断面図、図４は
一実施例の斜視図である。
ＴＶ用混成集積回路装置（以下、再び混成集積回路装置
と称する）を説明する。なお、図１は本発明の一実施例
の等価回路図であり、従来例の説明に供した図８の破線
内の回路に相当するものである。また、図２は一方の集
積回路基板の斜視図、図３は一実施例の断面図、図４は
一実施例の斜視図である。
【００１３】図１を参照すると、本実施例ではＡ／Ｄ変
換回路(12)、画像メモリ(14)、演算回路(16)、Ｄ／Ａ変
換回路(18)が混成集積回路装置(10)として二枚の絶縁金
属基板上に分割形成され、その二枚の絶縁金属基板を対
向配置し、混成集積回路化した回路を外部回路から遮断
してノイズ漏洩防止が図られる。また、電源端子を除く
全ての外部リード端子と混成集積回路装置の内部回路間
にはチップ状のフェライトビーズコア(36)、あるいは抵
抗(38)が挿入され、混成集積回路装置の外部リード端子
からのノイズ漏洩防止も図られる。
換回路(12)、画像メモリ(14)、演算回路(16)、Ｄ／Ａ変
換回路(18)が混成集積回路装置(10)として二枚の絶縁金
属基板上に分割形成され、その二枚の絶縁金属基板を対
向配置し、混成集積回路化した回路を外部回路から遮断
してノイズ漏洩防止が図られる。また、電源端子を除く
全ての外部リード端子と混成集積回路装置の内部回路間
にはチップ状のフェライトビーズコア(36)、あるいは抵
抗(38)が挿入され、混成集積回路装置の外部リード端子
からのノイズ漏洩防止も図られる。
【００１４】図２および図３を参照すると、二枚の絶縁
金属基板(20)(22)には、放熱特性および加工性を考慮し
て、表面を陽極酸化処理した（酸化膜を符号24で示す）
略２ｍｍ厚のアルミニウムが使用される。そして、この
絶縁金属基板の所定位置に捨孔を形成した後、ポリイミ
ド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３５μ
ｍ厚の銅箔とのクラッド材をホットプレスし、この銅箔
をホトエッチングする等してパッド(26)、導電路(28)等
が所定パターンに形成される。
金属基板(20)(22)には、放熱特性および加工性を考慮し
て、表面を陽極酸化処理した（酸化膜を符号24で示す）
略２ｍｍ厚のアルミニウムが使用される。そして、この
絶縁金属基板の所定位置に捨孔を形成した後、ポリイミ
ド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３５μ
ｍ厚の銅箔とのクラッド材をホットプレスし、この銅箔
をホトエッチングする等してパッド(26)、導電路(28)等
が所定パターンに形成される。
【００１５】接地用外部リード端子が固着されるパッド
およびその導電路(28)は絶縁金属基板(20)(22)の両サイ
ドに形成され、本実施例の混成集積回路装置を搭載する
マザー基板上に形成された接地パターンにより、混成集
積回路装置の接地回路と後述するシールドケースの接地
ピンが低インピーダンスで接続される。また、導電路(2
8)の線幅は銅箔厚に等しい略３５μｍと微細であるた
め、電荷集中によるノイズ発生を防止するため、滑らか
な曲線模様に形成される。さらに、導電路パターンが鋭
角となる個所はアールが付与される。なお、前記熱硬化
性絶縁樹脂はホットプレス後略３５μｍ厚の絶縁層(24)
となる。
およびその導電路(28)は絶縁金属基板(20)(22)の両サイ
ドに形成され、本実施例の混成集積回路装置を搭載する
マザー基板上に形成された接地パターンにより、混成集
積回路装置の接地回路と後述するシールドケースの接地
ピンが低インピーダンスで接続される。また、導電路(2
8)の線幅は銅箔厚に等しい略３５μｍと微細であるた
め、電荷集中によるノイズ発生を防止するため、滑らか
な曲線模様に形成される。さらに、導電路パターンが鋭
角となる個所はアールが付与される。なお、前記熱硬化
性絶縁樹脂はホットプレス後略３５μｍ厚の絶縁層(24)
となる。
【００１６】この後、絶縁金属基板の前記捨孔のブリッ
ジ部を切断して、二枚の絶縁金属基板(20)(22)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板(20)(22)が得
られる。しかしながら、二枚の絶縁金属基板(20)(22)を
個々に形成し適宜の接続手段によりそれぞれの回路を接
続することも可能である。
ジ部を切断して、二枚の絶縁金属基板(20)(22)に分割す
ることにより、ブリッジ部において相互の回路パターン
が導電路で接続された二枚の絶縁金属基板(20)(22)が得
られる。しかしながら、二枚の絶縁金属基板(20)(22)を
個々に形成し適宜の接続手段によりそれぞれの回路を接
続することも可能である。
【００１７】二枚の絶縁金属基板(20)(22)上に形成され
た所定のパッド(26)に前記したＡ／Ｄ変換回路(12)、画
像メモリ(14)、演算回路(16)、Ｄ／Ａ変換回路(18)を構
成する集積回路素子等の半導体素子、チップ抵抗、チッ
プコンデンサ等の回路素子および端子ノイズを抑制する
フェライトビーズコア(36)あるいは抵抗(38)等の異型部
品が半田等のろう材で固着される。
た所定のパッド(26)に前記したＡ／Ｄ変換回路(12)、画
像メモリ(14)、演算回路(16)、Ｄ／Ａ変換回路(18)を構
成する集積回路素子等の半導体素子、チップ抵抗、チッ
プコンデンサ等の回路素子および端子ノイズを抑制する
フェライトビーズコア(36)あるいは抵抗(38)等の異型部
品が半田等のろう材で固着される。
【００１８】そして、所定の回路をワイアボンディング
接続し、外部リード(30)を半田固着した二枚の絶縁金属
基板(20)(22)を接着性シートを使用して、その実装素子
が対向するように、枠形状の樹脂ケース(32)で固着、一
体化する。二枚の絶縁金属基板(20)(22)の回路接続部
（折曲げ部）は図３に示されるように二枚の絶縁金属基
板(20)(22)の終端部内に配置される構造となる。
接続し、外部リード(30)を半田固着した二枚の絶縁金属
基板(20)(22)を接着性シートを使用して、その実装素子
が対向するように、枠形状の樹脂ケース(32)で固着、一
体化する。二枚の絶縁金属基板(20)(22)の回路接続部
（折曲げ部）は図３に示されるように二枚の絶縁金属基
板(20)(22)の終端部内に配置される構造となる。
【００１９】図５は本発明に特徴的なシールドケースの
一例の展開図である。本発明で使用されるシールドケー
ス(40)は混成集積回路装置の外部リード(30)が設けられ
る面を除く全ての面を覆う構造であるため、プレス加工
の難易を考慮して、二つの面材料を個別に蓋状にプレス
加工し、それらを重ね合わせた後、その重畳部（図４の
スポット溶接部(46)の面）を、発生ノイズの波長、特
に、問題となるノイズの波長の略１／１０以下の間隔で
スポット溶接を行って、接合して箱状にされる。
一例の展開図である。本発明で使用されるシールドケー
ス(40)は混成集積回路装置の外部リード(30)が設けられ
る面を除く全ての面を覆う構造であるため、プレス加工
の難易を考慮して、二つの面材料を個別に蓋状にプレス
加工し、それらを重ね合わせた後、その重畳部（図４の
スポット溶接部(46)の面）を、発生ノイズの波長、特
に、問題となるノイズの波長の略１／１０以下の間隔で
スポット溶接を行って、接合して箱状にされる。
【００２０】厚さが１０ｍｍに満たないシールドケース
(40)の重畳部の連続、完全溶接は接合コストが高く、ま
た作業性が低いのに対し、シールドケース(40)の重畳部
をスポット溶接する本発明によれば、接合コストを低下
させることができ、ノイズ漏洩も充分に防止できる。
(40)の重畳部の連続、完全溶接は接合コストが高く、ま
た作業性が低いのに対し、シールドケース(40)の重畳部
をスポット溶接する本発明によれば、接合コストを低下
させることができ、ノイズ漏洩も充分に防止できる。
【００２１】このシールドケース(40)は、前記したよう
に、混成集積回路装置を搭載するマザー基板上に形成し
た接地パターンにより、混成集積回路の接地回路とこの
シールドケース(40)を低インピーダンスで接続するため
の接地ピン(42)を備えると共に絶縁金属基板(20)(22)か
らの放熱を妨げないように複数の放熱孔(44)が形成され
る。実施例は円形の放熱孔を示すが、長径が、問題とな
るノイズの波長の略１／１０以下であれば任意の形状と
することができる。本実施例では放熱孔(44)がシールド
ケース(40)の側面にマトリクス状に形成されているが、
絶縁金属基板(20)(22)上に搭載される回路素子の位置関
係を考慮して、チドリ配置あるいは放熱が必要な領域に
部分的に形成してもよい。
に、混成集積回路装置を搭載するマザー基板上に形成し
た接地パターンにより、混成集積回路の接地回路とこの
シールドケース(40)を低インピーダンスで接続するため
の接地ピン(42)を備えると共に絶縁金属基板(20)(22)か
らの放熱を妨げないように複数の放熱孔(44)が形成され
る。実施例は円形の放熱孔を示すが、長径が、問題とな
るノイズの波長の略１／１０以下であれば任意の形状と
することができる。本実施例では放熱孔(44)がシールド
ケース(40)の側面にマトリクス状に形成されているが、
絶縁金属基板(20)(22)上に搭載される回路素子の位置関
係を考慮して、チドリ配置あるいは放熱が必要な領域に
部分的に形成してもよい。
【００２２】図６および図７に任意の外部リードで測定
した従来例と実施例の高調波ノイズ特性を示す。同図は
中心周波数５００ＭＨZ、１５０ＫＨZ／ｄｉｖ、１０ｄ
ｂ／ｄｉｖである。同図に示されるように、従来の混成
集積回路装置はノイズレベルが−２０ｄｂに達するに対
して本発明の混成集積回路装置では−４０ｄｂ以下が達
成される。なお、測定条件は１ＫΩの抵抗を測定すべき
端子と接地間に接続し、この抵抗に流れる電流を５ｍＶ
／ｍＡの効率で変換したものである。
した従来例と実施例の高調波ノイズ特性を示す。同図は
中心周波数５００ＭＨZ、１５０ＫＨZ／ｄｉｖ、１０ｄ
ｂ／ｄｉｖである。同図に示されるように、従来の混成
集積回路装置はノイズレベルが−２０ｄｂに達するに対
して本発明の混成集積回路装置では−４０ｄｂ以下が達
成される。なお、測定条件は１ＫΩの抵抗を測定すべき
端子と接地間に接続し、この抵抗に流れる電流を５ｍＶ
／ｍＡの効率で変換したものである。
【００２３】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、外部リードが設けられる面を除く全ての面をシ
ールドケースで覆ったため絶縁金属基板とシールドケー
スとの間隙からのノイズ漏洩が防止されるばかりか、シ
ールドケースに問題となるノイズを通過させないサイズ
の放熱孔を形成したため放熱特性が損なわれない。ま
た、シールドケースの重畳部を問題となるノイズの波長
の略１／１０以下の間隔でスポット溶接したため接合コ
ストを上昇させることなく、漏洩ノイズを充分に抑制す
ることができる。
装置は、外部リードが設けられる面を除く全ての面をシ
ールドケースで覆ったため絶縁金属基板とシールドケー
スとの間隙からのノイズ漏洩が防止されるばかりか、シ
ールドケースに問題となるノイズを通過させないサイズ
の放熱孔を形成したため放熱特性が損なわれない。ま
た、シールドケースの重畳部を問題となるノイズの波長
の略１／１０以下の間隔でスポット溶接したため接合コ
ストを上昇させることなく、漏洩ノイズを充分に抑制す
ることができる。
【００２４】また、電源を除く全ての外部リード端子と
内部回路間にチップ形状のフェライトビースコアあるい
は抵抗を挿入したため外部リードからのノイズ漏洩が防
止される。また、全ての集積回路素子の接地回路をそれ
ぞれの集積回路素子の近傍であって、パターンインピー
ダンスが低い個所で絶縁金属基板に接続したため集積回
路素子の動作電位が安定してノイズ発生が防止される。
内部回路間にチップ形状のフェライトビースコアあるい
は抵抗を挿入したため外部リードからのノイズ漏洩が防
止される。また、全ての集積回路素子の接地回路をそれ
ぞれの集積回路素子の近傍であって、パターンインピー
ダンスが低い個所で絶縁金属基板に接続したため集積回
路素子の動作電位が安定してノイズ発生が防止される。
【００２５】また、二枚の絶縁金属基板の少なくとも両
サイドに接地パターンおよび外部リード端子を形成した
ため混成集積回路装置を搭載するマザー基板上におい
て、シールドケースが低インピータンスでその接地パタ
ーンに接続され、シールドケースの電位が安定してノイ
ズ発生が防止される。さらにまた、回路パターンを滑ら
かに形成したため電荷集中によるノイズ発生が防止され
る。
サイドに接地パターンおよび外部リード端子を形成した
ため混成集積回路装置を搭載するマザー基板上におい
て、シールドケースが低インピータンスでその接地パタ
ーンに接続され、シールドケースの電位が安定してノイ
ズ発生が防止される。さらにまた、回路パターンを滑ら
かに形成したため電荷集中によるノイズ発生が防止され
る。
【００２６】
【図１】本発明の一実施例の等価回路図。
【図２】本発明の集積回路基板の斜視図。
【図３】本発明の一実施例の断面図。
【図４】本発明の一実施例の斜視図。
【図５】本発明のシールドケースの展開図。
【図６】従来例のノイズ特性図。
【図７】本発明のノイズ特性図。
【図８】ディジタルＴＶの等価回路図。
【図９】従来例の斜視図。
１０ 混成集積回路装置 １２ Ａ／Ｄ変換回路 １４ 画像メモリ １６ 演算回路 １８ Ｄ／Ａ変換回路 ２０ 絶縁金属基板 ２２ 絶縁金属基板 ２４ 酸化膜 ２６ パッド ２８ 導電路 ３０ 外部リード ３２ ケース ３６ フェライトビーズコア ３８ 抵抗 ４０ シールドケース ４２ 接地ピン ４４ 放熱孔
Claims (2)
- 【請求項１】 回路パターン上にＡ／Ｄ変換回路、画像
メモリ、演算回路、Ｄ／Ａ変換回路等のディジタルＴＶ
に必要な回路要素の少なくとも１つを集積化した絶縁基
板と、前記絶縁基板上に形成した回路要素を密封封止す
るケース材と、２つの蓋状のものを重ね合わせて構成さ
れるシールドケースとを備え、 問題となるノイズが侵入しない間隔をおいて前記シール
ドケースの重ね合わせ部を溶接したことを特徴とする混
成集積回路装置。 - 【請求項２】 前記シールドケースの溶接は、スポット
溶接により形成され、この間隔は、前記ノイズ波長の１
／１０以下とした請求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868291A JP2703434B2 (ja) | 1991-09-30 | 1991-09-30 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868291A JP2703434B2 (ja) | 1991-09-30 | 1991-09-30 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206673A JPH05206673A (ja) | 1993-08-13 |
| JP2703434B2 true JP2703434B2 (ja) | 1998-01-26 |
Family
ID=17600706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27868291A Expired - Lifetime JP2703434B2 (ja) | 1991-09-30 | 1991-09-30 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703434B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591196U (ja) * | 1978-12-20 | 1980-06-24 | ||
| JPS59149697U (ja) * | 1983-03-24 | 1984-10-06 | シャープ株式会社 | スイツチング回路部品 |
| JPH0547492Y2 (ja) * | 1987-08-21 | 1993-12-14 |
-
1991
- 1991-09-30 JP JP27868291A patent/JP2703434B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206673A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084723B2 (en) | Waveguide coupler | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP3057647B2 (ja) | ボールを介して集積回路を別の支持体（ｓｕｐｐｏｒｔ）に接続する方法および支持体 | |
| JPH08125379A (ja) | シールド装置 | |
| US6054773A (en) | Semiconductor device and method of manufacturing the same | |
| JP2703434B2 (ja) | 混成集積回路装置 | |
| JP2632100B2 (ja) | 混成集積回路装置 | |
| JP2003179181A (ja) | 樹脂製配線基板 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JP2002164658A (ja) | モジュール基板 | |
| JPH05206679A (ja) | 混成集積回路装置 | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2794616B2 (ja) | 半導体混成集積回路 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0821642B2 (ja) | 高周波素子用パツケ−ジ | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JP2596399B2 (ja) | 半導体装置 | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| JPH0513011Y2 (ja) | ||
| JP2005072091A (ja) | 高周波用電子部品および送受信装置 | |
| JPH08236928A (ja) | 混成集積回路装置 | |
| JP2002231874A (ja) | 部品実装用基板、電子部品装置及びその製造方法 |