JP2692594B2 - スキャンフリップフロップ選択方法および順序回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、順序回路の部分スキャ
ンテストに関し、特に、より少数のフリップフロップに
よる部分スキャンテストを実現するための再合成および
リタイミングに関する。

【０００２】

【発明の背景】回路の部分スキャンテストは、費用効率
の高い順序回路自動テストパターン生成（Ａｕｔｏｍａ
ｔｉｃ Ｔｅｓｔ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｉ
ｏｎ：ＡＴＰＧ）方法のための一般的なテスト容易化設
計技術として発展してきた。部分スキャン方法に伴うコ
ストは、スキャンされるフリップフロップ（ＦＦ）の個
数に関係する。部分スキャン手法の最終目的は、順序回
路ＡＴＰＧが高い故障検出率を実現するような最少のス
キャンフリップフロップを選択することである。幾つか
の回路の実験的な分析によれば、順序回路のテスト生成
の複雑度は、回路のＦＦ依存グラフにおけるサイクル長
に対して指数関数的に増加する。回路のＦＦ依存グラフ
は、ＦＦ間の信号依存を表現するものである。グラフ
は、すべてのＦＦに対して頂点を有し、ＦＦｕからＦＦ
ｖへの組合せ経路がある場合は常に、頂点ｕからｖへの
弧が存在する。

【０００３】効率的な部分スキャン手法は、ＦＦ依存グ
ラフの最少フィードバック頂点集合（Ｍｉｎｉｍｕｍ
Ｆｅｅｄｂａｃｋ Ｖｅｒｔｅｘ Ｓｅｔ：ＭＦＶＳ）
におけるＦＦを選択するためのものであり、その結果、
自己ループを除くすべてのループは切断される。従来の
部分スキャン手法においては、ＦＦの位置が固定されて
いるとみなされていたのに対し、最近の手法では、スキ
ャンされるＦＦの選択前のリタイミングによって回路の
ＦＦを再配置することが試みられている。リタイミング
とは、順序回路において、その入出力の振舞いを変化さ
せずにＦＦを再配置する技術のことである。リタイミン
グによってＦＦの幾つかの構成を得ることができる。回
路中のＦＦの個数が最少であるところの二進最少状態構
成（どのゲートの出力においてもただ一つのＦＦが存在
する）が、回路を非巡回とするために必要なスキャンさ
れるＦＦの個数を削減するための望ましいリタイミング
の構成であることが提案された（Ｄ．Ｋａｇａｒｉｓ
ａｎｄ Ｓ．Ｔｒａｇｏｕｄａｓ，“Ｐａｒｔｉａｌ
Ｓｃａｎ ｗｉｔｈ Ｒｅｔｉｍｉｎｇ”，Ｐｒｏｃ．
Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆｅｒ
ｅｎｃｅ，ｐｐ．２４９−２５４，１９９３）。この論
文には、与えられた最初の回路から二進最少状態構成を
得る幾つかの技術が示されている。

【０００４】順序回路における検出困難な故障のほとん
どは、回路中の適度なサイズまたは大きなサイズの強連
結成分において発生することが観測されている。この観
測に基づき、本発明者は、回路中の強連結成分中のＦＦ
の個数を最少にすることにより回路のテスト容易化性を
改善するリタイミング手法を以前に発見した。しかし、
回路中のＦＦの個数、または回路中の強連結成分中のＦ
Ｆの個数の最少化は、すべての可能なリタイミング構成
の中でＭＦＶＳが最小の大きさを有する様な回路を生じ
させることができるとは限らない。

【０００５】リタイミングの有利性を理解するために、
図１に示された順序回路を考える。それに対応するＦＦ
依存グラフが図２に示されている。ＦＦ依存グラフのＭ
ＦＶＳは、２個のＦＦ（ＸとＹ、ＸとＺ、またはＹと
Ｚ）を含んでいる。ＭＦＶＳにおけるＦＦを、自己ルー
プを除くすべてのサイクルが切断される様にスキャンす
ることが可能である。

【０００６】図１に示された回路は、二進最少状態構成
に対応する。これは、どのゲートの出力においても最大
で一個のＦＦしか存在せず、かつ回路中のＦＦの個数は
さらに最少化できないからである。したがって、Ｋａｇ
ａｒｉｓらの論文で提案されたリタイミング技術は、回
路を非巡回とするために必要なスキャンされるＦＦの個
数をさらに減少させることはできない。また、回路中の
強連結成分におけるＦＦの個数をさらに減少させること
もできない。したがって、本発明者によって以前に提案
されたリタイミング手法もまた、ＭＦＶＳのサイズをさ
らに縮小するという点においては有効ではない。

【０００７】回路グラフは回路中のすべてのゲートに対
しそれぞれ頂点を有し、もしゲートａがゲートｂを駆動
するならば、二個の頂点ａ，ｂ間に弧が存在する。回路
グラフのＭＦＶＳは、除去された場合に回路または回路
グラフを非巡回にする様なゲートのリストである。回路
のＭＦＶＳは明らかに、回路のＦＦ依存グラフのＭＦＶ
Ｓの下界である。したがって、回路ＭＦＶＳは、ＦＦ依
存グラフのすべてのサイクルを切断するための部分スキ
ャンのために選択されなければならないフリップフロッ
プの個数の下界となる。図１に示された回路において、
回路ＭＦＶＳは三個のゲートｃ，ｄ，ｅを含む。もしこ
れらのゲートが回路から除かれれば、修正された回路は
非巡回となる。修正された回路に対応するＦＦ依存グラ
フもまたサイクルを持たない。ゲートｄ，ｅは、回路の
ＦＦ依存グラフにおける自己ループに対応するサイクル
を切断するためだけに選ばれる。たとえ自己ループが存
在したとしても高い順序テスト効率は達成できるので、
回路ＭＦＶＳは、自己ループを除きＦＦ依存グラフ中の
すべてのサイクルを除去するゲートを含むことのみが必
要である。本発明においては、回路またはＦＦ依存グラ
フ中の自己ループを除くすべてのサイクルを切断するこ
とのみに考慮が払われる。一つの例として、図１の回路
を再度考える。ＦＦ依存グラフ中のすべてのサイクルを
切断するためには、回路ＭＦＶＳにゲートｃを含めれば
充分である。その結果得られる回路が図３に、また対応
するＦＦ依存グラフが図４に示されている。回路ＭＦＶ
Ｓにゲートｃを含めたことにより、ＦＦのＸとＦＦの
Ｙ，Ｚの間の依存がなくなったことに注目する。また、
ＦＦのＹのＦＦのＺに対する依存も失われている。図４
のＦＦ依存グラフは、自己ループを除いてサイクルを持
たない。

【０００８】図１におけるゲートｃは、回路最少フィー
ドバック頂点集合（ＣｉｒｃｕｉｔＭｉｎｉｍｕｍ Ｆ
ｅｅｄｂａｃｋ Ｖｅｒｔｅｘ Ｓｅｔ：ＣＭＦＶ
Ｓ）、すなわち回路中のすべてのサイクルを切断するた
めにＭＦＶＳに含められるべきゲートの最少集合を表
す。もしそれぞれのＣＭＦＶＳゲートが１フリップフロ
ップを駆動する様な回路構成が達成できるならば、これ
らのフリップフロップを部分スキャンのために選択する
ことができる。再度図１を参照するに、ゲートｃはＦＦ
を駆動するものではない。また、ゲートｃがフリップフ
ロップを駆動する様なリタイミングされた構成は存在し
ない。これは、ゲートｄから主出力（Ｐｒｉｍａｒｙ
Ｏｕｔｐｕｔ：ＰＯ）ｆへのファンアウトの存在によ
り、ＦＦのＹ，Ｚをゲートｃの後に移動させることがで
きないからである。同様に、ゲートｂに対する主入力
（Ｐｒｉｍａｒｙ Ｉｎｐｕｔ：ＰＩ）ｉの存在は、Ｆ
ＦのＹ，Ｚがゲートｂを経由してゲートｃの出力に向か
って前方に移動することを禁止する。

【０００９】しかし、本発明の教示する内容によれば、
再合成とリタイミングの組合せにより所望の構成を得る
ことができ、図５は、再合成後の回路を示す。この回路
においてはゲートｄが複製されており、その結果、ＦＦ
を望ましい位置であるゲートｃに向かって移動させるこ
とを禁止するＰＯへの経路は存在しなくなる。図５の再
合成回路を、図６に示された所望のリタイミング構成を
得るためにリタイミングすることができる。ここで、Ｃ
ＭＦＶＳゲートｃの出力に存在するＦＦのＰに注目す
る。これに対応するＦＦ依存グラフが図７に示されてい
る。ＣＭＦＶＳゲートはｃのみであるから、最終的な回
路のＭＦＶＳは唯一のＦＦであるＰを含む。図１に示さ
れた元の回路においては二個のＦＦをスキャンしなけれ
ばならないのに対し、図６に示された再合成およびリタ
イミング後の回路においては、すべてのサイクルを切断
するために一個のＦＦをスキャンすれば充分である。上
記の例は、最小サイズのＭＦＶＳを有する回路を構成す
るために再合成とリタイミングにより回路を変形するこ
との実現可能性を明らかに示すものである。

【００１０】

【発明が解決しようとする課題】本発明の主な目的は、
最小サイズのＭＦＶＳを有する回路を生成するための回
路再合成及びリタイミング方法を提供することにある。

【００１１】本発明の他の目的は、すべての回路ＭＦＶ
Ｓゲートがそれぞれ少なくとも一個のスキャンできるＦ
Ｆを駆動する様に、修正された回路中のＦＦの再配置を
提供することにある。

【００１２】本発明のさらに他の目的は、修正された回
路のリタイミングが部分スキャンテストのための所望の
ＦＦ再配置を達成する様に、再合成による回路の修正を
提供することにある。

【００１３】

【課題を解決するための手段】本発明は、最小サイズの
ＭＦＶＳを有する回路を生成する、再合成とリタイミン
グを含んだ新規な方法を開示するものである。まず最初
に、二個以上のＦＦを有する回路中のすべてのサイクル
が考え得るすべてのリタイミング構成のもとで切断され
る様に、回路グラフのＭＦＶＳを発見するという課題を
検討する。回路ＭＦＶＳにおいてリタイミングによって
ＦＦをそれぞれのゲートの出力に位置させられるため
に、回路が満足すべき必要十分条件を導出する。再合成
技術は、その必要十分条件を満足する回路の形成を保証
するために使用する。リタイミングの定式化は、必要と
される組合せおよび順序論理オーバヘッドを最小化する
一方で所望のリタイミング構成を得るように行われる。
幾つかの大きな順序回路ベンチマークにおける実験結果
は、提案されている再合成およびリタイミング技術の有
効性を証明している。再合成およびリタイミングされた
回路において必要とされるスキャンＦＦの数は、元の回
路において必要とされるスキャンＦＦの数よりもかなり
小さい。

【００１４】

【実施例】本発明の理解を容易にするため、リタイミン
グと再合成の概念についてまず簡単に述べる。

【００１５】回路は、組合せ論理ゲートとグローバルに
クロックが与えられるフリップフロップの相互結合とみ
なされる。それぞれのフリップフロップは単一の入力お
よび単一の出力を有し、すべてのフリップフロップは同
じ周期波形のクロックが与えられている。さらに、フリ
ップフロップはグローバルクロックの立ち上がり（また
は立ち下がり）においてその入力をサンプリングし、サ
ンプリングされたデータはクロックの次の立ち上がり
（または立ち下がり）においてそのフリップフロップの
出力において利用できる。同じクロックエッジにおいて
は、フリップフロップの出力の変化は別のレジスタの入
力に影響を与えないと仮定する。エッジトリガ、マスタ
ー・スレーブおよびＤフリップフロップは、すべてその
様なフリップフロップの例である。

【００１６】ゲート、主入力または主出力がｘ₁ ・・・
ｘ_n で表されたディジタル回路を考える。この回路は、
すべての主入力，主出力または組合せ論理ゲートｘ_i に
対してそれぞれ頂点ｘ_i を有する回路グラフＧとしてモ
デル化される。もしゲートｘ_i がゲートｘ_j の入力であ
れば、頂点ｘ_i から頂点ｘ_j への弧ｅが存在する（ｘ_i
→^e ｘ_j と表される）。さらに、それぞれの弧ｅに対し
て重みｗ_e ≧０が関係づけられる。ここで、ｗ_e はゲー
トｘ_i とｘ_j 間のフリップフロップの個数である。

【００１７】リタイミング過程は、同期順序回路中のレ
ジスタまたはフリップフロップ（ＦＦ）を効果的に再配
置する。回路のリタイミングは、整数ｒ（ｘ_i ）をすべ
ての組合せ論理ゲートｘ_i それぞれに割り当てる関数ｒ
（）として記される。整数ｒ（ｘ_i ）は、ゲートｘ_i の
すべてのファンアウトからそのファンインへ移動される
フリップフロップの個数を表す。重みｗ（ｅ）を有する
弧ｘ_i →^e ｘ_j を考える。量ｒ（ｘ_j ）−ｒ（ｘ_i ）＋
ｗ（ｅ）≧０は、リタイミング後の弧ｅにおけるフリッ
プフロップの個数であり、リタイミングされた弧重みと
呼ばれる。もしリタイミングされた回路グラフ中のすべ
ての弧が負でない重みを有すれば、そのリタイミングは
「正当」と称される。また、正当にリタイミングされた
回路は、機能的に元の回路と等価である。

【００１８】ＣＭＦＶＳ＝｛ｖ_i ｝を、ＦＦ依存グラフ
中のすべてのループを除去するためにスキャンされなけ
ればならない回路グラフ中のゲートまたは頂点の最少集
合とする。それぞれのＣＭＦＶＳ頂点の出力に１ＦＦを
有する回路構成を、ＣＭＦＶＳ構成と称する。幾つかの
リタイミング構成が一つのＣＭＦＶＳ構成に対応するこ
とは有り得る。もし現在の回路またはリタイミングされ
た回路がＣＭＦＶＳ構成に対応するならば、ＣＭＦＶＳ
頂点に対応するＦＦはＦＦ依存グラフを非巡回とするた
めにスキャンされ得る。その様にスキャンされるＦＦの
個数は、回路の考え得るどのリタイミング構成に対して
も最少となる。ＣＭＦＶＳ中の頂点がすべての出力弧に
おいて、少なくとも一個のフリップフロップを有する要
請は、スキャン制限と呼ばれる。ＣＭＦＶＳ構成は、す
べてのＣＭＦＶＳスキャン制限を満足する。

【００１９】あるＣＭＦＶＳ構成に対応するリタイミン
グ構成が存在しない場合もある。しかし、正当なリタイ
ミングによってＣＭＦＶＳ構成が得られるための必要十
分条件が存在する。ただ一つの頂点だけが繰り返される
様なサイクルを基本サイクルと呼ぶ。図１０に示された
回路を考える。基本サイクルは、（Ｘ，ａ，ｂ，ｃ，
ｄ，Ｘ）、（Ｙ，ａ，Ｙ）、（Ｚ，ａ，ｂ，Ｚ）、
（Ｖ，ｃ，ｅ，Ｖ）、（Ｖ，ｅ，Ｖ）および（Ｗ，ｃ，
ｄ，Ｗ）である。サイクル（Ｘ，ａ，ｂ，Ｚ，ａ，ｂ，
ｃ，ｄ，Ｘ）は、非基本サイクルの例である。

【００２０】図１０の回路に対して必要とされるＣＭＦ
ＶＳの最少集合は、カットによって示されている様に、
｛ａ，ｃ｝である。ＣＭＦＶＳ頂点の一つｃから主出力
ｆへの経路が存在することに注目する。図１１は、ｃか
らＰＯのｆへの経路が複製された再合成回路を示し、そ
して、ｃに対するＣＭＦＶＳスキャン制限は、ＦＦのＱ
をｃの出力に位置させる様な正当なリタイミングによっ
て満足されている。同様に、ＣＭＦＶＳ頂点ａはＰＯの
ｆへの経路を有するが、ａからＰＯのｆへの経路は、経
路複製により除くことができる。しかし、基本サイクル
Ｃ＝（Ｘ，ａ，ｂ，ｃ，ｄ，Ｘ）はただ一個のＦＦを有
し、二つのＣＭＦＶＳ頂点ａ，ｃに対しては二個のＦＦ
が必要であるから、サイクルＣは、両方のＣＭＦＶＳス
キャン制限を満足するための充分な個数のフリップフロ
ップを有しない。

【００２１】所望のＣＭＦＶＳ構成が正当なリタイミン
グによって達成されるために回路トポロジーが満足すべ
き必要十分条件につき以下に述べる。元の回路が次の二
条件を満足する場合のみ、所望のＣＭＦＶＳ構成を有す
る回路を正当なリタイミングによって得ることができ
る。

【００２２】１．それぞれのＣＭＦＶＳ頂点ｖに対し
て、ｖからどの主出力へも組合せ経路が存在しないか、
または、どの主入力からもｖへの組合せ経路が存在しな
い。

【００２３】２．回路中のそれぞれの基本サイクルに対
して、ＣＭＦＶＳ頂点の数がＦＦの数を越えない。

【００２４】本発明の教示する内容によれば、回路の再
合成によって上記必要十分条件１および２を満足する回
路を常に得ることができる。

【００２５】任意の与えられた回路を、ＣＭＦＶＳ構成
を得るために正当なリタイミングから要求される必要十
分条件を満足する等価回路に修正する二つの変形とし
て、「出力分割」および「サイクル分割」がある。

【００２６】上記条件１を満足しないＣＭＦＶＳ頂点ｖ
を考える。すなわち、ｖは、主出力Ｏの集合への経路お
よび／または主入力Ｉの集合からの経路を有する。図８
は、ＣＭＦＶＳ頂点ｖおよびその入力，出力錘を示す。
以下に述べる出力分割と呼ばれる変形は、ｖの出力錘
を、変形後の回路において上記条件１を満足する対応の
頂点ｖ_F が存在する様に分割する。

【００２７】二つの部分回路Ｐ_O およびＰ_F が形成され
る。図８におけるＣＭＦＶＳ頂点ｖに対する出力分割変
形が図９に示されている。部分回路Ｐ_O は、ｖから集合
Ｏ中の主出力への経路上に排他的に存在する頂点および
弧から成る。同様に、部分回路Ｐ_F は、ｖからＦＦへの
すべての経路上に排他的に存在する頂点および弧から成
る。主出力およびＦＦ双方への経路を有するｖの出力錘
中に頂点ｗが存在するかも知れないことに注意する。ｗ
は、部分回路Ｐ_O およびＰ_F の双方に存在する。部分回
路Ｐ_O 中の頂点ｗは、新たにｗ′と名づけられる。改名
後においては、部分回路Ｐ_O およびＰ_F は別個の頂点を
有する。もしｗの任意の入力頂点がｖの出力錘に属さな
いならば、その入力頂点は複製された頂点ｗ′にも結合
される。例えば、図８において、頂点ｕはｖの出力錘に
は属していない。これは、ｗの入力頂点であるから、
ｗ′へも入力として結合される。そして、ｖの出力錘に
は二つの部分回路Ｐ_O ，Ｐ_F によって置き換えられる。
ｖのファンアウトは、二つの新たなステム頂点、すなわ
ち、部分回路Ｐ_O に結合されたｖ_O および部分回路Ｐ_F
に結合されたｖ_F によって置き換えられる。

【００２８】ＣＭＦＶＳ頂点ｖを通過するすべてのサイ
クルは新たなステム頂点ｖ_F をも通過し、どのサイクル
も新たなステム頂点ｖ_O を通過しない。これは、ｖ_O は
どのフリップフロップへの経路をも有しないからであ
る。したがって、ｖによって切断されるどのサイクル
も、ｖ_F によっても切断される。頂点ｖ_F が、ＣＭＦＶ
Ｓの頂点ｖにとってかわる。ｖ_F は主出力への経路を有
しないから上記条件１を満足することに注目する。

【００２９】図１に示された回路において、ＣＭＦＶＳ
頂点ｃを考える。そのＣＭＦＶＳ頂点は、主出力への一
つの経路およびＰＩのｉからの二つの経路を有する。し
たがって、頂点ｃは、上記の条件１を満足しない。ｃの
出力錘は、頂点｛ｄ，ｅ，ｆ，ｇ｝から成る。出力分割
により図５に示された変形回路が生成され、主出力のみ
への経路を有する部分回路Ｐ_O は頂点｛ｄ′，ｆ｝を含
み、ＦＦのみへの経路を有する部分回路Ｐ_F は頂点
｛ｄ，ｅ，ｇ｝を含む。頂点ｄおよびそのファンインエ
ッジが複製されていることに注目する。新たなステム頂
点ｃ_F が、このＣＭＦＶＳのｃにとってかわる。どの主
出力へも経路を有しないことにより、頂点ｃ_F は上記条
件１を満足する。また、ｃ_F がスキャンされた場合、元
のＣＭＦＶＳ頂点ｃを含んでいたすべてのサイクルは切
断される。

【００３０】出力分割変形は、主入力からの経路および
主出力への経路を有する任意のＣＭＦＶＳ頂点ｖへ適用
することができる。再合成された回路において、新たな
頂点ｖ_F は上記条件１を満足する。

【００３１】出力分割は、組合せ論理の複製を生じさせ
る。組合せ論理のオーバヘッドを低く抑えるため、出力
分割は、主入力からの経路および主出力への経路を有す
るＣＭＦＶＳ頂点に対してのみ行われるべきである。そ
の様な頂点に対するスキャン制限は、リタイミングのみ
では満足することができない。また、一回に一つのＣＭ
ＦＶＳの出力分割は、論理の不必要な複製につながる。
複製の回数をできるだけ減らし、幾つかのＣＭＦＶＳ頂
点に対する出力分割を同時に実行できるアルゴリズムを
提供するネットワークフローの定式化について以下に述
べる。

【００３２】ＦＦの個数よりも多くのＣＭＦＶＳ頂点を
含む基本サイクルに対しては、サイクル分割と呼ばれる
処理により、サイクルにおいてＣＭＦＶＳ頂点の数がＦ
Ｆの個数を越えない様に常に再合成することができる
（上記条件２）。Ｃを、サイクルにおいてｎ個のＦＦお
よびｍ個のＣＭＦＶＳ頂点（ｍ＞ｎ）を有する基本サイ
クルとする。Ｃ上のｎ個のＣＭＦＶＳ頂点を任意に選択
する。もしｎ個のＣＭＦＶＳ頂点を含むＣ以外の基本サ
イクルが上記条件１を満たすとすると、そのｎ個のＣＭ
ＦＶＳ頂点を、場合によっては出力分割の助けを借り
て、利用できるｎ個のＦＦによって充足させることがで
きる。そうでなければ、以下に述べるサイクル分割変形
を、それぞれの問題の基本サイクル（すなわち、フリッ
プフロップよりも多くのＣＭＦＶＳ頂点を有するサイク
ル）に適用しなければならない。

【００３３】スキャン制限がまだ満たされていない、Ｃ
における残りのｍ−ｎ個のＣＭＦＶＳ頂点に関して検討
する。その様なＣＭＦＶＳ頂点ｖのそれぞれに対して、
基本サイクルＣとオーバーラップする基本サイクルの集
合Ｓが存在し、ＣＭＦＶＳ頂点ｖは集合Ｓ中の基本サイ
クルを切断する様に選ばれている。ｖからの最長の経路
Ｐ＝（ｖ₁ ，・・・，ｖ_k ）を、頂点ｖ₁ 〜ｖ_k が基本
サイクルＣと基本サイクルの集合Ｓに対して共通となる
様に考える。サイクル分割変形は、最長経路Ｐを認識
し、複製経路Ｐ′を得るためにＰ中の頂点を複製する。
基本サイクルＳに対する古い経路Ｐを保持しつつ複製経
路Ｐ′をＣの一部とすることにより、基本サイクルＣは
その他の基本サイクルＳから分離される。ｖのファンア
ウトは、二個の新たなステム頂点、すなわち、基本サイ
クルＣにおいて経路Ｐ′に結合されたｖ_O と、基本サイ
クルＳにおいて経路Ｐに結合されたｖ_F に置き換えられ
る。経路Ｐの最後の頂点ｖ_k から基本サイクルの頂点へ
のファンアウトは分離される。この場合、基本サイクル
Ｃは、新たなステム頂点ｖ_F が以下の特性を有する様な
形で他のすべての基本サイクルＳから適切に分離されて
いる。

【００３４】頂点ｖ_F は基本サイクルＣに属さず、した
がって、その出力へのＦＦの追加は、Ｃ内のＦＦが使え
るかどうかには依存しない。

【００３５】頂点Ｖ_F は、ＣＭＦＶＳ頂点ｖが属してい
た他のすべての基本サイクルＳに属する。したがって、
それは、ｖが切断するために選択されたすべてのサイク
ルＳを切断することができる。

【００３６】頂点ｖ_F はサイクルＣに切断する必要はな
い。サイクルＣは、充足させることができるＣにおける
他のｎ個のＣＭＦＶＳ頂点によって切断することができ
る。

【００３７】新たなステム頂点ｖ_F の上記特性から、そ
れが頂点ｖの代わりにＣＭＦＶＳ頂点として働くことは
明らかである。したがって、基本サイクルＣ中のＣＭＦ
ＶＳ頂点の数は一個減少する。もしＳ中のそれぞれの基
本サイクルに対するＣＭＦＶＳの数が基本サイクル中の
ＦＦの数を越えないならば、ｖの出力にＦＦを常に配置
することができる。そうでなければ、問題の基本サイク
ルが残らなくなるまで、Ｓ中のそれぞれの問題の基本サ
イクルにサイクル分割を適用することができる。その
後、新たなＣＭＦＶＳ頂点ｖ_F を充足させることができ
る。サイクル分割変形は、基本サイクルＣ中のＣＭＦＶ
Ｓ頂点の数をＣ中の利用可能なＦＦの個数ｎにまで減少
させるために、Ｃ中の残りのｍ−ｎ個のＣＭＦＶＳ頂点
のそれぞれに対して適用することができる。

【００３８】図１０の回路は、サイクル分割の適用を説
明するためのものである。カットによって示されている
様に、図１０の回路に対して必要なＣＭＦＶＳ頂点の最
少集合｛ａ，ｃ｝である。基本サイクルＣ＝｛Ｘ，ａ，
ｂ，ｃ，ｄ，Ｘ｝は二個の充足されるべきＣＭＦＶＳ頂
点を有するのに対し、利用可能なＦＦはＸの一個しか持
っていない。すなわち、ｍ＝２，ｎ＝１である。図１１
は、出力分割によって得られた回路を示し、この回路で
は、新たなＣＭＦＶＳ頂点ｃ_F が充足されている（その
出力にＦＦのＱを有する）。

【００３９】残りのＣＭＦＶＳ頂点ａに対しては、サイ
クル分割が適用される。頂点ａは、基本サイクルＣ＝
｛ａ，ｂ，ｃ，ｃ_F ，Ｑ，ｄ，ａ｝に加え、基本サイク
ルの集合Ｓ＝｛（Ｙ，ａ，Ｙ），（Ｚ，ａ，ｂ，Ｚ）｝
にも属する。頂点ａからの、ＣとＳに共通の最長経路Ｐ
は、唯一の頂点ｂから成る。Ｐ′＝（ｂ′）となる様に
経路Ｐが複製される。頂点ａのファンアウトは、二個の
新たなステム頂点、すなわち、図１３に示された様に、
複製された経路Ｐ′に接続されたａ_O と、元の経路Ｐに
接続されたａ_F によって置き換えられる。経路Ｐの最後
の頂点であるｂから基本サイクル中の頂点であるａへの
ファンアウトは分離される。この場合、要請される様
に、基本サイクルＣは他のすべての基本サイクルＳから
分離されている。頂点ａ_F の切断により、Ｓ中のサイク
ルが切断され、サイクルＣは他の既に充足されているＣ
ＭＦＶＳ頂点ｃ_F によって切断される。したがって、ａ
_F が、頂点ａの代わりにＣＭＦＶＳ頂点とされる。これ
により、基本サイクルＣおよび他のすべての基本サイク
ルは、上記の条件２を満足する。条件１もまた満足され
る。したがって、新たなＣＭＦＶＳ頂点ａ_F を充足させ
ることができる。図１３は、続いて行われる正当なリタ
イミングステップによって得られた所望のＣＭＦＶＳ構
成を有する再合成された回路を示す。ＣＭＦＶＳ頂点ａ
_F とｃ_F はそれぞれ出力にＦＦのＴおよびＱを有するこ
とに注目する。ＦＦのＴおよびＱをスキャンすることに
より、自己ループ以外のすべてのループを切断すること
ができる。

【００４０】回路のすべての基本サイクルは、どの基本
回路もその中のＦＦの個数より多くのＣＭＦＶＳ頂点を
含まない様にサイクル分割により変形することができ、
これにより上記の条件２が満足される。

【００４１】個々の基本サイクルにサイクル分割を明示
的に適用することは、計算上無理がある。基本サイクル
の数は、指数関数的になる可能性がある。基本サイクル
を個別的に列挙し、上記条件２を満足しないそれぞれの
基本サイクルにサイクル分割を適用することは、計算コ
ストが高価すぎて無理である。リタイミングと出力分割
を含む処理を行うことで同時にすべての必然的な基本サ
イクルに対して暗黙的にサイクル分割を行うことができ
る。

【００４２】再合成によってある回路Ｃから上記の必要
十分条件１および２を満足する再合成された回路Ｃ_R を
得ることは、常に可能である。

【００４３】ｖ₁ ，・・・，ｖ_k を、回路グラフ中の、
ＣＭＦＶＳとして選択された頂点の集合とする。もしす
べてのＣＭＦＶＳ頂点に対するスキャン制限がそれぞれ
満足されるその回路の正当なリタイミングが存在すれ
ば、リタイミングされた回路はＣＭＦＶＳ構成である。
しかし、多くの場合、リタイミングのみによってＣＭＦ
ＶＳ構成を実現することはできない。例として、図１０
の回路を考える。その回路グラフが図１４に示されてい
る。ＣＭＦＶＳは、二個の頂点ａおよびｃより成る。Ｃ
ＭＦＶＳ構成を得るために、弧ａ→^e １ｂおよびｃ→^e
２ｄにおいてフリップフロップが必要とされる。しか
し、頂点ａ，ｂ，ｃ，ｄから成るサイクルは一個のフリ
ップフロップしか持たず、その回路中のフリップフロッ
プの個数をリタイミングによって二個に増やすことはで
きないので、両方の弧にフリップフロップを配置できる
様な正当なリタイミングは存在しない。

【００４４】しかし、ＣＭＦＶＳ構成は、リタイミング
と再合成を組合わせることによって常に実現することが
できる。以下の説明においては、ＣＭＦＶＳ構成は、主
出力に環境からフリップフロップを借り入れることのみ
によって実現される。もしスキャン制限を満足するため
の環境からのフリップフロップの借り入れを必要とする
ならば、フリップフロップを借り入れないでリタイミン
グによってスキャン制限を満足できる様な等価回路を得
るために出力分割が採用される。もしＣＭＦＶＳ構成が
実現できないならば、できるだけ多くのスキャン制限を
満足することが試みられる。スキャン制限が満足されて
いないＣＭＦＶＳ頂点は、サイクル分割の候補である。

【００４５】できるだけ多くのスキャン制限を満足させ
るためのネットワークフローの定式化を述べる。フリッ
プフロップの環境から主出力への借り入れを考慮に入れ
るため、回路グラフが修正される。追加頂点ｘ_o が導入
される。すべての主出力頂点からｘ_o に、重み１の弧が
追加される。例として、図１４に示された回路グラフを
考える。主出力ｆは、重み１の弧によってｘ_o に結合さ
れる（点線）。環境からできるだけ少数のフリップフロ
ップを借り入れることによりできるだけ多くのスキャン
制限を満足させるために、新たな回路グラフがリタイミ
ングされる。もし主出力がフリップフロップを環境から
借り入れていないならば、その主出力頂点からｘ_o への
弧は重み１を有する。頂点ｘ_o は、修正された回路グラ
フの主出力と見なすことができる。

【００４６】フリップフロップを借り入れることによっ
てできるだけ多くのスキャン制限を満足するリタイミン
グ構成を決定するという問題は、最少コストネットワー
クフロー問題として定式化することができる。この適正
化問題の制限および目的関数は、次の様に定義される。

【００４７】三種類の制限について検討する。

【００４８】１．リタイミング不等式： すべての弧
は、それぞれ負でないリタイミングされた弧重みを持た
なければならない。したがって、弧ｘ_i →^e ｘ_j は、不
等式ｒ（ｘ_j ）−ｒ（ｘ_i ）÷ｗ（ｅ）≧０を生じさせ
る。

【００４９】２．環境不等式： 主入力と頂点ｘ_o は、
環境からフリップフロップを借り入れることができな
い。この制限は、主入力と頂点ｘ_o に同じ整数値を割り
当てることを保証すことにより満足される。すべての主
入力ｘ_i それぞれに対して、次の二つの不等式が含まれ
る： ｘ_i −ｘ_o ≧０およびｘ_o −ｘ_i ≧０ ３．スキャン不等式： ＣＭＦＶＳ頂点のすべての出力
弧それぞれにおいて、少なくとも一個のフリップフロッ
プが存在することが望ましい。もしｘ_i →^e ｘ_j がＣＭ
ＦＶＳ頂点の出力弧であれば、次の二つの不等式が含ま
れる：ｘ_j −ｘ_i ＋ｗ（ｅ）＋ε_ij≧１およびε_ij≧０
ここで、ε_ijは整変数である。もしＣＭＦＶＳ頂点ｘ
_i に対するスキャン制限が満足されれば、ε_ijは値０を
取る。そうでない場合、ε_ijは、制限ｘ_j −ｘ_i ＋ｗ
（ｅ）＋ε_ij≧１を満たす０でない値を取る。

【００５０】目的関数は、三つの部分を含む。主たる目
的は、できるだけ多くのスキャン制限を満たすことであ
る。この目的を達成するため、すべてのＣＭＦＶＳ頂点
ｘ_iに対するε_ijの合計を最少化することが必要であ
る。第二の目的は、主出力に借り入れられるフリップフ
ロップの個数を最少化すること、および、リタイミング
された回路中のレジスタの総数を最少化することであ
る。主出力に借り入れられるフリップフロップの個数の
最少化は、すべてのｒ（ｘ_i ）−ｒ（ｘ_o ）の合計を、
ｘ_i がｘ_o への出力弧を有する形で最少化することに等
しい。リタイミングされた回路中のレジスタの総数の最
少化は、すべての弧に関するリタイミングされた弧の重
みの合計を最少化することにより達成される。完全な形
の目的関数は、次の通りである：

【００５１】

【数１】

【００５２】を最少化する。ここで、α、δおよびγは
定数である。αまたはγよりかなり大きなδを選択する
ことにより、スキャン制限を満たすことが主たる目的と
なる。

【００５３】例として、図１０の回路について再度考え
る。そのＦＦ依存グラフＭＦＶＳは、三つの頂点から成
る。四つの可能なＭＦＶＳは、次の通りである：
｛Ｘ，Ｙ，Ｖ｝、｛Ｘ，Ｙ，Ｗ｝、｛Ｘ，Ｚ，Ｖ｝およ
び｛Ｘ，Ｚ，Ｗ｝。図１０の回路に対する回路グラフが
図１４に示されている。この回路グラフのＣＭＦＶＳ
は、頂点ａおよびｃを含む。したがって、回路ＣＭＦＶ
Ｓは、ＦＦ依存グラフのＭＦＶＳより小さい。

【００５４】ａおよびｃに対するスキャン制限を同時に
満たすことはできないので、そのスキャン制限の内一つ
を満たすことが試みられる。次の最適化問題が定式化さ
れる。頂点ｆから新たな頂点ｘ_o への弧を含ませること
により、回路グラフが修正される。この新たな弧は、重
み１を有する。修正された回路グラフは、１３の弧を有
する。この１３の弧に対応するリタイミング不等式は、
次の通りである。

【００５５】 ｒ（ａ）−ｒ（ｊ）≧０ ｒ（ａ）−ｒ（ｂ）≧−１ ｒ（ａ）−ｒ（ｄ）≧ −１ ｒ（ｂ）−ｒ（ｊ）≧０ ｒ（ｂ）−ｒ（ａ）≧０ ｒ（ｃ）−ｒ（ｂ）≧０ ｒ（ｃ）−ｒ（ｄ）≧−１ ｒ（ｃ）−ｒ（ｃ）≧−１ ｒ（ｄ）−ｒ（ｃ） ≧０ ｒ（ｄ）−ｒ（ｋ）≧０ ｒ（ｆ）−ｒ（ｄ）≧０ ｒ（ｅ）−ｒ（ｃ）≧０ ｒ（ｘ_o ）−ｒ（ｆ）≧−１ 最後の不等式ｒ（ｘ_o ）−ｒ（ｆ）≧−１は、主出力ｆ
に環境からフリップフロップを借り入れるために追加さ
れた追加フリップフロップを有する、主出力ｆからｘ_o
への弧によるものである。主入力およびｘ_o は環境から
フリップフロップを借り入れることができないので、ｒ
（ｉ）＝ｒ（ｊ）＝ｒ（ｋ）＝ｒ（ｘ_o）である。環境
不等式は、次の通りである。

【００５６】 ｒ（ｉ）−ｒ（ｘ_o ）≧０ ｒ（ｘ_o ）−ｒ（ｉ）≧０ ｒ（ｊ）−ｒ（ｘ_o ）≧０ ｒ（ｘ_o ）−ｒ（ｊ）≧０ ｒ（ｋ）−ｒ（ｘ_o ）≧０ ｒ（ｘ_o ）−ｒ（ｋ）≧０ 頂点ａおよびｃのすべての出力弧がフリップフロップを
有することが望ましい。頂点ａは、ただ一つの出力弧を
有する（自己ループの重みはすべての正当なリタイミン
グにおいて同じであるから、ａの自己ループはリタイミ
ングに関して無視することができる）。この弧に対応す
るスキャン不等式は、次の通りである。

【００５７】 ｒ（ｂ）−ｒ（ａ）＋ε_ab≧１ ε_ab≧０ 頂点ｃは、二個の出力弧を有する。対応するスキャン不
等式は、次の通りである。

【００５８】 ｒ（ｄ）−ｒ（ｃ）＋ε_cd≧１ ε_cd≧０ ｒ（ｅ）−ｒ（ｃ）＋ε_ce≧１ ε_ce≧０ 目的関数は、次の様にして形成される。第一の目的はス
キャン制限を満たすことであるから、δ＊（ε_ab＋ε_cd
＋ε_ce）という頂点が目的関数に含まれる。弧ｆ→^e ｘ
_o からフリップフロップを借り入れることを避けるのが
望ましいので、γ＊ｒ（ｆ）という項が含まれる。第二
の最終目的は、回路中のフリップフロップの個数を最少
化することである。これにより、α＊（−ｒ（ｉ）−ｒ
（ｊ）−ｒ（ｋ）＋２ｒ（ａ）＋ｒ（ｃ）＋ｒ
（ｘ_o ））という項が生じる。したがって、全体の目的
関数は、以下の通りである。

【００５９】−δ＊（ε_ab＋ε_cd＋ε_ce）＋γ＊（ｒ
（ｆ）−ｒ（ｘ_o ））＋α＊（−ｒ（ｉ）−ｒ（ｊ）−
ｒ（ｋ）＋２ｒ（ａ）＋ｒ（ｃ）＋ｒ（ｘ_o ））を最少
化する。

【００６０】δ＝１００、γ＝１０およびα＝１を利用
して、解は、ε_ab＝ｒ（ｄ）＝ｒ（ｅ）＝ｒ（ｆ）＝１
となり、他のすべての変数は値０を取る。ε_ab＝１であ
るから、頂点ａに対するスキャン制限は満足されていな
い。また、頂点ｃに対するスキャン制限は、主出力ｆに
環境からフリップフロップを借り入れることによっての
み満たすことができる。頂点ｃに対するスキャン制限を
満足するリタイミングされた回路が図１１に示されてい
る。この回路は、出力分割を使うことによって得られた
ものである。主出力ｆが環境からフリップフロップを借
り入れる必要がない様に、ゲートｄが複製されて新たな
ゲートｄ′を得ていることに注目する。

【００６１】再合成された回路が上記条件を満足する様
に出力分割をグラフに適用することは、常に可能であ
る。条件１を満足しないそれぞれのＣＭＦＶＳ節点ｖを
識別し、その後充足していないＣＭＦＶＳ節点ごとに別
々に出力分割を適用することは、必要とされる複製論理
の点のみでなく計算上からも費用がかかるであろう。そ
れに代わり、満足されていないスキャン制限と、すべて
の充足していないＣＭＦＶＳ節点に対して複製されるべ
き論理を同時に暗黙的に識別するために、上に述べられ
た定式化されたリタイミングを使用する再合成手続きを
以下に開示する。

【００６２】リタイミングステップにおいては、できる
だけ少数のＦＦを借り入れることによりできるだけ多く
のスキャン制限を満たすことが試みられる。上記条件１
を満足しないＣＭＦＶＳ節点に対してこのスキャン制限
を満たすために、ＦＦが主出力から借り入れられる。主
出力への経路を有し、ｒ（ｗ）＞０である様なファンア
ウト節点ｗを有するどのＣＭＦＶＳ節点ｖも、条件１を
満足するものではなく、出力分割の候補である。Ｎを、
充足していないＣＭＦＶＳ節点とする。Ｇを、Ｎ中のＣ
ＭＦＶＳ節点のすべての出力錘の和である部分回路とす
る。部分回路Ｇは、Ｎ中の節点から主出力またはＦＦへ
回路を横断的に検討することにより識別できる。Ｇ
_O を、Ｎ中の節点から、フリップフロップを借り入れた
いずれかの出力へ向かうすべての経路上のすべての節点
およびエッジから成るＧの部分回路とする。部分回路Ｇ
_O は、ｒ（ｊ）＝１であるそれぞれの主出力から後ろ向
きにＧをたどることにより識別される。同様に、Ｇ
_F は、Ｎ中の節点からいずれかのＦＦに向かうすべての
経路上のすべての節点およびエッジから成るＧの部分回
路であり、ｒ（Ｘ）＝１であるいずれかのＦＦのＸから
Ｇをたどることにより識別される。部分回路Ｇ_O および
Ｇ_F に共通する節点ｗは存在し得る。その場合、ｗは複
製され、新たな節点ｗ′は、部分回路Ｇ_O に割り当てら
れる。もしｗが部分回路Ｇの外のファンイン節点を持っ
ていれば、そのファンイン節点もまたｗ′に結合され
る。

【００６３】Ｎ中のすべての充足していないＣＭＦＶＳ
節点の出力分割は、部分回路Ｇを部分回路Ｇ_O およびＧ
_F で置き換えることにより達成される。それぞれの

【００６４】

【外１】

【００６５】のファンアウトは、二個の新たなステム節
点、すなわち、ｖをＧ_O に結合するｖ_O と、ｖをＧ_F に
結合するｖ_F に置き換えられる。新たな節点｛ｖ_F ｝
は、充足していないＣＭＦＶＳ節点Ｎに置き換わる新た
なＣＭＦＶＳ節点とされる。この場合、再合成された回
路は、上記条件１を満足する。前に行われたリタイミン
グステップによってフリップフロップを借り入れること
により充足された元の回路のすべてのスキャン制限に対
して、再合成された回路の対応するスキャン制限は、フ
リップフロップの借り入れなしで、正当なリタイミング
により満たすことができる。

【００６６】順序回路が与えられた時、以下に述べる手
続きＲＲＰＳ（Ｒｅｔｉｍｉｎｇａｎｄ Ｒｅｓｙｎｔ
ｈｅｓｉｓ ｆｏｒ Ｐａｒｔｉａｌ Ｓｃａｎ）は、
できるだけ多くのスキャン制限を満たす等価回路を得る
ために、リタイミングと再合成を使用する。この手続き
に対する入力は、順序回路とそのＣＭＦＶＳである。手
続きＲＲＰＳは、できるだけ多くのスキャン制限を満足
する等価回路を出力する。手続きＲＲＰＳ： １．主出力に環境からフリップフロップを借り入れ、で
きるだけ多くのスキャン制限を満足させる。リタイミン
グとの関係で既に説明された最適化技術を、スキャン制
限を満たすために使用する。

【００６７】２．主出力がフリップフロップを借り入れ
る必要がない様に、回路を再合成する。

【００６８】３．再合成された回路をリタイミングす
る。

【００６９】元の回路ＰのＣＭＦＶＳに等しいＭＦＶＳ
を有する等価回路を得るためにリタイミングと再合成を
使用するアルゴリズムＲＲＰＯＳ（Ｒｅｔｉｍｉｎｇ
ａｎｄ Ｒｅｓｙｎｔｈｅｓｉｓ ｆｏｒ Ｏｐｔｉｍ
ａｌ Ｐａｒｔｉａｌ Ｓｃａｎ）が図１５に示されて
いる。与えられた回路に対する最適ＣＭＦＶＳが計算さ
れる（ステップ１０）。手続きＲＲＰＳ（ステップ１
２）が、回路Ｐおよび最適ＣＭＦＶＳに適用される。も
しすべてのスキャン制限が満足された場合（ステップ１
４）、元の回路のＣＭＦＶＳに等しいＭＦＶＳを有する
等価回路Ｐ₁ が実現されたことになる（ステップ１
６）。

【００７０】スキャン制限が満たされていないＣＭＦＶ
Ｓ項が、条件２を満足しない基本サイクルに加えられ
る。問題の基本サイクルを除去するために、サイクル分
割技術を適用することはできる。しかし、すべての問題
となっている基本サイクルを識別することは、計算上費
用がかかるであろう。以下に述べる手法は、明示的に問
題のサイクルを識別することなしにそれらを除去する。
スキャン制限を満足するＣＭＦＶＳ頂点に対応するフリ
ップフロップが、仮にスキャンされる（ステップ１
８）。フリップフロップが、その入力信号を主出力と
し、その出力信号を回路の主入力とすることによりスキ
ャンされる。修正された回路をＰ₂ とする。スキャン制
限を満足する頂点を削除する（ステップ２０）ことによ
り、ＣＭＦＶＳが更新される。これらのフリップフロッ
プをスキャンすることにより、以下の状態の内一つ以上
が生じる。（１）一個以上の充足していないＣＭＦＶＳ
頂点が、条件１を満足しない。または、（２）一個以上
の問題のサイクルが切断される。後者の場合、問題のサ
イクル上の充足していないＣＭＦＶＳ頂点は、条件１を
満足しないかも知れない。いずれの場合でも、手続きＲ
ＲＰＳが、回路Ｐ₂ および修正されたＣＭＦＶＳに適用
される（ステップ２２）。手続きＲＲＰＳを使用後に得
られる回路において、スキャンされたフリップフロップ
が、手続きＲＲＰＳを再適用する前に再結合される（ス
テップ２４）。その結果、回路Ｐ₂ よりも多くのスキャ
ン制限を満足する新たな回路が得られる。上記のステッ
プが、すべてのスキャン制限が満足されるまで繰り返さ
れる。

【００７１】一例として、図１０の回路を再度考える。
その最適ＣＭＦＶＳは、頂点ａおよびｃから成る。手続
きＲＲＰＳを使用することにより、頂点ｃに対するスキ
ャン制限のみを満たすことが可能である。頂点ｃに対す
るスキャン制限を満足する修正回路が、図１１に示され
ている。頂点ａに対するスキャン制限を満たすため、次
の様な処理が行われる。フリップフロップＱをスキャン
し、図１２に示された回路を得る。修正回路において、
ｃは主出力となることに注目を要する。また、ｃが最適
ＣＭＦＶＳから削除される。図１２の回路に対して、手
順ＲＲＰＳが再適用される。今回は、主出力ｃにおいて
フリップフロップを借り入れることにより、頂点ａに対
するスキャン制限もまた満たされる。図１３は、頂点ａ
に対するスキャン制限を満足する回路を示す。フリップ
フロップＱを再結合することにより、図１０の元の回路
のＣＭＦＶＳに等しいＭＦＶＳを有する最終的な回路が
得られる。まとめると、図１０の回路は三個のスキャン
ＦＦを必要とするのに対し、図１３の等価回路は二個の
スキャンＦＦで良い。

【００７２】アルゴリズムＲＲＯＰＳは、ＲＲＯＰＳ
（Ｒｅｔｉｍｉｎｇ ａｎｄ Ｒｅｓｙｎｔｈｅｓｉｓ
ｆｏｒ Ｏｐｔｉｍａｌ Ｐａｒｔｉａｌ Ｓｃａ
ｎ）と呼ばれるＣ言語プログラムで実現された。幾つか
のＭＣＮＣベンチマーク回路に対する実験結果が、表１
および表２に示されている。すべての実験は、ワークス
テーションＳｐａｒｃ２上で行われた。ＲＲＯＰＳは、
回路のＭＦＶＳおよび回路グラフを決定するためにＰＳ
ＣＡＮというプログラムを使用する。プログラムＰＳＣ
ＡＮについては、本願の発明者Ｓ．Ｔ．Ｃｈａｋｒａｄ
ｈａｒおよびＡ．Ｂａｌａｋｒｉｓｈｎａｎによる、
「フィードバックサイクルを切断するための部分スキャ
ンフリップフロップの選択（Ｓｅｌｅｃｔｉｏｎ ｏｆ
Ｐａｒｔｉａｌ Ｓｃａｎ Ｆｌｉｐ−Ｆｌｏｐｓ
ｔｏ Ｂｒｅａｋ ＦｅｅｄｂａｃｋＣｙｃｌｅｓ）」
と題する米国特許出願第０８／１６１，１０４号明細書
に記載されている。プログラムＰＳＣＡＮは、対象グラ
フのＭＦＶＳを計算するための厳密なアルゴリズムを提
供する。このプログラムは、ここに報告されているすべ
ての例に対して最適結果を生成した。

【００７３】表１は、ベンチマーク回路に対しＲＲＯＰ
Ｓを適用した結果を示す。「元回路」の欄には、リテラ
ル数（Ｌｉｔｓ）、フリップフロップ数（ＦＦ）、最少
フィードバック頂点集合のサイズ（ＭＦＶＳ）および回
路グラフの最少フィードバック頂点集合のサイズ（ＣＭ
ＦＶＳ）が示されている。「ＲＲＯＰＳ回路」の欄に
は、リテラル数（Ｌｉｔｓ）、フリップフロップ数（Ｆ
Ｆ）、およびＲＲＯＰＳによって生成された、リタイミ
ングおよび再合成された回路の最少フィードバック頂点
集合のサイズが示されている。「ＣＰＵ秒」の欄には、
ＲＲＯＰＳの総処理時間が示されている。一例として、
回路ｓ３８４１７について考察する。この回路は、３２
２４６個のリテラルと１６３６個のフリップフロップを
有する。そのＭＦＶＳのサイズは３７４であり、その回
路グラフはサイズ１３７のＭＦＶＳを有する。ＲＲＯＰ
Ｓはこの回路をリタイミングおよび再合成することによ
り、すべてのＣＭＦＶＳ頂点それぞれがフリップフロッ
プを駆動する様な等価回路を生成する。得られた等価回
路は、３２２７７個のリテラル、１５５６個のフリップ
フロップ、およびサイズ１３７のＭＦＶＳを有する。し
たがって、ＲＲＯＰＳはサイズ３７４を有する元回路を
サイズがわずか１３７のＭＦＶＳを有する等価回路に変
形したことになる。等価回路においては元回路よりもフ
リップフロップが大幅に減少しているが、組合せ論理
（リテラル数で評価される）はわずかしか増加していな
い点に注目する。しかし、幾つかの回路に対しては、Ｒ
ＲＯＰＳは、より多くのフリップフロップを有する等価
回路を生成している。

【００７４】

【表１】

【００７５】

【表２】

【００７６】表２は、ＲＲＯＰＳと他の四つのスキャン
フリップフロップを選択するための方法の性能を比較し
たものである。「ＰＳＣＡＮ」の欄には、プログラムＰ
ＳＣＡＮによって得られた元回路のＭＦＶＳのサイズが
示されている。「ＬＲ」および「Ｏｐｕｓ」の欄には、
下記の論文でそれぞれ提案されている二つの発見的方法
を使用することによって得られたフィードバック頂点集
合のサイズが示されている。Ｄ．Ｈ．Ｌｅｅ ａｎｄ
Ｓ．Ｍ．Ｒｅｄｄｙ，“Ｏｎ Ｄｅｔｅｒｍｉｎｉｎｇ
Ｓｃａｎ Ｆｌｉｐ−Ｆｌｏｐｓ ｉｎ Ｐａｒｔｉ
ａｌ ＳｃａｎＤｅｓｉｇＮｓ，”Ｐｒｏｃ． ｏｆ
ｔｈｅ Ｉｎｔ’ｌ． Ｃｏｎｆ．ｏｎ ＣＡＤ，ｐ
ｐ．３２２−３２５，Ｎｏｖｅｍｂｅｒ １９９０、お
よび、Ｖ．Ｃｈｉｃｋｅｒｍａｎｅ ａｎｄ Ｊ．Ｈ．
Ｐａｔｅｌ，“Ａｎ Ｏｐｔｉｍｉｚａｔｉｏｎ Ｂａ
ｓｅｄ Ａｐｐｒｏａｃｈ ｔｏ ｔｈｅ Ｐａｒｔｉ
ａｌ Ｓｃａｎ Ｄｅｓｉｇｎ Ｐｒｏｂｌｅｍ，”Ｐ
ｒｏｃ． ｏｆ ａｎＩｎｔ’ｌ． Ｃｏｎｆ．，ｐ
ｐ．３７７−３８６，Ｓｅｐｔｅｍｂｅｒ １９９０．
「ＫＴ」の欄には、Ｄ．Ｋａｇａｒｉｓ ａｎｄ Ｓ．
Ｔｒａｇｏｕｄａｓ，“Ｐａｒｉｔｉａｌ Ｓｃａｎ
ｗｉｔｈ Ｒｅｔｉｍｉｎｇ”，Ｐｒｏｃ． Ｄｅｓｉ
ｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆ．，ｐｐ．２４
９−２５４，１９９３において報告されている技術を使
用して得られたフィードバック頂点集合のサイズを示
す。彼らは、元回路のフィードバック頂点集合よりも小
さいフィードバック頂点集合を有する等価回路を得るた
めに、リタイミングをサイクル切断技術と組み合わせて
いる。「ＲＲＯＰＳ」の欄には、ＲＲＯＰＳによって生
成された回路のＭＦＶＳのサイズが示されている。一例
として、回路ｓ３８４１７を再度考察する。この回路
は、サイズ３７４のＭＦＶＳを有する。ＬｅｅとＲｅｄ
ｄｙの技術では、サイズ３８０のフィードバック頂点集
合を計算により得る。Ｏｐｕｓは、サイズ３８４のフィ
ードバック頂点集合を得る。ＫａｇａｒｉｓとＴｒａｇ
ｏｕｄａｓの技術は、サイズ３６３のフィードバック頂
点集合を有する等価回路を生成する。ＲＲＯＰＳによっ
て生成された回路は、サイズがわずか１３７のＭＦＶＳ
を有する。表２の他の回路に対しても、同様の結果が示
されている。実験結果は、ＲＲＯＰＳを使用することに
よってスキャンフリップフロップの数が大幅に削減でき
ることを明確に示している。

【００７７】本発明を実施することにより、リタイミン
グと再合成を使って、元の回路よりも大幅に少ないスキ
ャンＦＦしか必要としない等価回路を得るために回路の
ＦＦを再配置することが可能である。等価回路のＦＦ依
存グラフのＭＦＶＳは、元の回路のＭＦＶＳに等しい。
したがって、元の回路のＭＦＶＳは、必要とされるスキ
ャンＦＦの個数に関する厳しい下界である。また、本発
明は、リタイミングのみによってＦＦの所望の再配置を
実現するために満たすべき必要十分条件を明確にする。

【００７８】より少数のスキャンフリップフロップによ
る部分スキャンを実現するために順序回路の再合成およ
びリタイミングを行う方法を説明および例証したが、本
発明の教示内容および趣旨から逸脱しないで変更および
修正が可能であることは、当業者にとっては明らかであ
ろう。

【００７９】

【発明の効果】本発明の教示内容を与えられた順序回路
に適用することにより、より少数のスキャンフリップフ
ロップを含む等価回路を得ることができる。すなわち、
製造後テストされなければならない回路を製造すること
は、スキャンフリップフロップの個数が少ないこと、し
たがって、部分スキャンに伴うコストが低いことを要求
する。より小さい回路面積しか必要とせず、より少ない
性能低下しか生じさせないところのより少数のスキャン
フリップフロップの必要性から、コストの低下がもたら
される。

【図面の簡単な説明】

【図１】本発明の原理の説明に有用な順序回路の概略図
である。

【図２】図１に示された回路の依存グラフである。

【図３】図１に示された回路においてＡＮＤゲートｃの
出力がカットされた回路の概略図である。

【図４】図３に示された回路の依存グラフである。

【図５】図１に示された回路においてＡＮＤゲートｃの
出力を分割した後の回路の概略図である。

【図６】図５に示された回路のリタイミングされた構成
の概略図である。

【図７】図６に示された回路の依存グラフである。

【図８】ＣＭＦＶＳ頂点およびその入力および出力錘を
示すグラフ表示である。

【図９】分割された出力錘を有するＣＭＦＶＳ頂点ｖを
示すグラフ表示である。

【図１０】出力分割およびサイクル分割による再合成を
説明するのに有用な回路の概略図である。

【図１１】ゲートｃに対するスキャン制限を満たす、図
１０に示された回路の修正回路の概略図である。

【図１２】ゲートｃによって駆動されるフリップフロッ
プをスキャン後の、図１０に示された回路の修正回路の
概略図である。

【図１３】すべてのスキャン制限を満足する、図１０に
示された回路のリタイミングされた回路の概略図であ
る。

【図１４】図１０に示された回路に対応する回路グラフ
である。

【図１５】ＲＲＯＰＳ（Ｒｅｔｉｍｉｎｇ ａｎｄ Ｒ
ｅｓｙｎｔｈｅｓｉｓ ｆｏｒＯｐｔｉｍｕｍ Ｐａｒ
ｔｉａｌ Ｓｃａｎ）アルゴリズムのフローチャートで
ある。

【符号の説明】

ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ ゲート Ｑ，Ｔ，Ｗ，Ｘ，Ｙ，Ｚ ＦＦ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨ Ｅ 31ＳＴ ＤＥＳＩＧＮ ＡＵＴＯＭ ＡＴＩＯＮ ＣＯＮＦＥＲＥＮＣＥ, 1993，Ｐ．249−254，Ｄ．ＫＡＧＡＲＩ Ｓ ＥＴ ＡＬ．，”ＰＡＲＴＩＡＬ ＳＣＡＮ ＷＩＴＨ ＲＥＴＩＭＩＮ Ｇ"

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 順序回路の部分スキャンテストのための
   スキャンフリップフロップを選択する方法において、 自己ループを除き、回路中のすべてのループを切断する
   ために回路最少フィードバック頂点集合（ＣＭＦＶＳ）
   を決定するステップと、 ＣＭＦＶＳの頂点が主入力から、または主出力への経路
   を有するならば、回路を修正するために、頂点に対して
   出力分割変形を行うステップと、 回路の基本サイクルがフリップフロップよりも多くのＣ
   ＭＦＶＳ頂点を有するならば、ＣＭＦＶＳ頂点の数量が
   その回路のフリップフロップの数量より多くならないよ
   うにサイクル分割を行うステップと、 回路の部分スキャンテストのための修正されたＣＭＦＶ
   Ｓに従って、スキャンフリップフロップを選択するステ
   ップと、を含むことを特徴とするスキャンフリップフロ
   ップ選択方法。
2. 【請求項２】 上記スキャンフリップフロップ選択の前
   に、修正された回路の正当なリタイミングを行うステッ
   プをさらに含む請求項１記載のスキャンフリップフロッ
   プ選択方法。
3. 【請求項３】 順序回路の部分スキャンテストのための
   スキャンフリップフロップを選択する方法において、 （ａ）回路の回路最少フィードバック頂点集合（ＣＭＦ
   ＶＳ）を計算するステップと、 （ｂ）スキャン制限を満足する等価回路を得るために、
   部分スキャンのためのリタイミングおよび再合成（ＲＲ
   ＰＳ）を適用するステップと、 （ｃ）回路を修正するために、スキャン制限が満足され
   たＣＭＦＶＳ頂点に対応するフリップフロップをスキャ
   ンするステップと、 （ｄ）ＣＭＦＶＳを修正するために、スキャン制限が満
   足された頂点をＣＭＦＶＳから削除するステップと、 （ｅ）修正されたＣＭＦＶＳおよび修正された回路に対
   して手順ＲＲＰＳを適用するステップと、 （ｆ）ステップ（ｃ）でスキャンされたフリップフロッ
   プを再結合するステップと、 （ｇ）すべてのスキャン制限が満たされるまでステップ
   （ｃ）から（ｆ）を繰り返すステップと、 （ｈ）回路の部分スキャンテストのためにすべてのスキ
   ャン制限が満たされた時、修正されたＣＭＦＶＳに従っ
   てスキャンフリップフロップを選択するステップと、を
   含むことを特徴とするスキャンフリップフロップ選択方
   法。