JP2690321B2 - 不揮発性メモリの書換え方法及びその装置 - Google Patents
不揮発性メモリの書換え方法及びその装置Info
- Publication number
- JP2690321B2 JP2690321B2 JP10825688A JP10825688A JP2690321B2 JP 2690321 B2 JP2690321 B2 JP 2690321B2 JP 10825688 A JP10825688 A JP 10825688A JP 10825688 A JP10825688 A JP 10825688A JP 2690321 B2 JP2690321 B2 JP 2690321B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- input
- cpu
- data
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
この発明は、マイクロコンピューターに対し、外付き
不揮発性メモリ内容の書換えを、外部よりのデータ操作
により行うことに関するものである。
不揮発性メモリ内容の書換えを、外部よりのデータ操作
により行うことに関するものである。
従来の技術の例として、例えばマイクロコンピュータ
ーを備えた回路装置等をレンタル、或いはリースなどを
する場合、貸出時に使用時間やその他データの記憶内容
をリセットする必要があり、此のため現在はメモリを取
り替えるか、或いは内部データをROMライタを用いて所
定のものに書き換えるなどの方法を取っている。
ーを備えた回路装置等をレンタル、或いはリースなどを
する場合、貸出時に使用時間やその他データの記憶内容
をリセットする必要があり、此のため現在はメモリを取
り替えるか、或いは内部データをROMライタを用いて所
定のものに書き換えるなどの方法を取っている。
このように、従来のマイクロコンピューターを備えた
レンタル用又はリース用の回路装置の場合は、使用毎に
外付き不揮発性メモリ自体を交換するか、もしくはこれ
に外部よりROMライターの様な装置によりデータを書き
換える構造となっているため、書換え操作が非常に煩雑
で、費用が掛かるばかりでなく、特定の技術者しか操作
をすることが出来ないと言う問題点があった。 この発明は、このような従来の問題点に着目してなさ
れたもので、外付き不揮発性メモリを制御するCPUの所
定のポートに、所定のアドレス、データ等を入力し、こ
れを不揮発性メモリに転送することによって、上記問題
点を解決することを目的としている。
レンタル用又はリース用の回路装置の場合は、使用毎に
外付き不揮発性メモリ自体を交換するか、もしくはこれ
に外部よりROMライターの様な装置によりデータを書き
換える構造となっているため、書換え操作が非常に煩雑
で、費用が掛かるばかりでなく、特定の技術者しか操作
をすることが出来ないと言う問題点があった。 この発明は、このような従来の問題点に着目してなさ
れたもので、外付き不揮発性メモリを制御するCPUの所
定のポートに、所定のアドレス、データ等を入力し、こ
れを不揮発性メモリに転送することによって、上記問題
点を解決することを目的としている。
この発明は制御用CPUのA,B入出力ポート端子へコネク
タ（おす）を接続し、通常はA,B入出力ポート端子を所
定の論理に固定しておき、外付き不揮発性メモリへの書
換えの必要が生じた場合には、所定の組合せで接続ピン
が接続されてコード化されているコネクタ（めす）を手
持ち操作によりコネクタ（おす）に差し込んで、制御用
CPUのA,B入出力ポート端子の論理を変更し、しかる後、
制御用CPUにより、不揮発性メモリにデータを転送し、
その内容を書き換える作業を実行させるものである。
タ（おす）を接続し、通常はA,B入出力ポート端子を所
定の論理に固定しておき、外付き不揮発性メモリへの書
換えの必要が生じた場合には、所定の組合せで接続ピン
が接続されてコード化されているコネクタ（めす）を手
持ち操作によりコネクタ（おす）に差し込んで、制御用
CPUのA,B入出力ポート端子の論理を変更し、しかる後、
制御用CPUにより、不揮発性メモリにデータを転送し、
その内容を書き換える作業を実行させるものである。
第１図及び第２図において不揮発性メモリ２が接続さ
れて制御用のCPU1のA,B入出力端子７は、受け側コネク
タ（おす）５により、通常A,Bポートはブルダウン抵抗
８、又はブルアップ抵抗９でそれぞれの端子が所定の論
理に固定されている。 ここで、接続ピンが所定の組合せで接続されてコード
化されているコネクタ（めす）３を受け側コネクタ（お
す）５に差し込むと、接続ピン（めす）４は、接続ピン
（おす）６に挿入され、A,B入出力ポート端子７は、接
続ピンを通して、コネクタ（めす）３にセットされてい
るコードに論理が固定され、そのコードに基づいて所定
のアドレス、データ、命令コード等の全て、又は何れか
の所定の情報をCPU1に入力し、CPU1によって所定のコー
ドと判定されたとき、上記外付き不揮発性メモリ２の記
憶内容を書き換える。
れて制御用のCPU1のA,B入出力端子７は、受け側コネク
タ（おす）５により、通常A,Bポートはブルダウン抵抗
８、又はブルアップ抵抗９でそれぞれの端子が所定の論
理に固定されている。 ここで、接続ピンが所定の組合せで接続されてコード
化されているコネクタ（めす）３を受け側コネクタ（お
す）５に差し込むと、接続ピン（めす）４は、接続ピン
（おす）６に挿入され、A,B入出力ポート端子７は、接
続ピンを通して、コネクタ（めす）３にセットされてい
るコードに論理が固定され、そのコードに基づいて所定
のアドレス、データ、命令コード等の全て、又は何れか
の所定の情報をCPU1に入力し、CPU1によって所定のコー
ドと判定されたとき、上記外付き不揮発性メモリ２の記
憶内容を書き換える。
以下、この発明の一実施例を添付図面を参照して説明
する。 第１図及び第２図において、制御用CPU1のポートＣの
７番端子C7は、通常ブルアップ抵抗8aによって、Ｈレベ
ルにバイアスされているが、コネクタ（めす）３が接続
されると、Ｌレベルに変わり、制御用CPU1のプログラム
のフローは、ポートA,ポートＢの内容を読み取りその内
容に応じて、外付き不揮発性メモリ２の記憶内容を書き
換える。 例えば、ポートＡをアドレス、ポートＢをデータとす
ると、外付き不揮発性メモリ２のポートＡアドレス（例
えば1A）に、ポートＢデータ（例えばFA）を書き込む。
従って、外付き不揮発性メモリ２の内容は書き変わるこ
とになる。なお、これらのアドレスやデータの数値は、
制御用CPU1の内部処理で、必要に応じて加工することが
可能であって、上記の場合ではアドレス1Aに上位アドレ
スを追加して（1F1A）にするとか、又データ書き込みエ
リアを、（1F1A）から（1F2A）までと範囲を指定して、
データ（FA）を書き込むことが出来る。 この経過をフローチャート第５図に依って説明する。 ポートデータの読み取りステップ……ポートA,B,C及
び図示されない割込みポートの論理、すなわちＬ又はＨ
の状況を読み取る（ST1）。 コネクタ接続の有無ステップ……コネクタ（めす）３
がコネクタ（おす）５に接続されているか否かをポート
C7の論理の状況でチェックし、論理がＬであれば接続さ
れていると判断する（ST2）。 コード処理ステップ……ポートＢに入力されたデータ
を読取り、そのデータが所定のコードか否かをチェック
する（ST3）。このステップでコネクタ（めす）３が、
正規のものであるか否かをチェックする。 時間積算ステップ……例えば図示されない計時手段か
らのクロックパルスを計数することによって作業時間を
積算する（ST4）。 E2PROM（不揮発性メモリ２）のデータ更新ステップ…
…コネクタ（めす）３によってポートＡに指定された不
揮発性メモリ２のアドレスに、ポートＢに入力されたデ
ータを更新させる（ST5）。 表示ステップ……積算された時間を図示されない表示
器に表示する（ST6）。 次に上記構成の作用を説明する。 第１図において、電源が投入されると、プログラムは
所期設定ステップに進み、CPU1内のRAM等を初期設定
し、ポートデータの読取り、ステップ（ST1）で外部割
込みポートから時間情報を入力し、コネクタ接続の有無
ステップ（ST2）でコネクタ（めす）３がコネクタ（お
す）５に嵌合されていないことが判断され、この後時間
積算ステップ（ST4）で電源が投入されてからの時間を
積算し、表示ステップ（ST6）で表示し、ポートデータ
の読取りステップ（ST1）に戻る。ここで、コネクタ
（めす）３がコネクタ（おす）５に嵌合されている場
合、コネクタ（めす）３から供給されたコード情報が所
定コードか否かがコード対照ステップ（ST3）で判断さ
れ、正しいと判断されると、E2PROMのデータ更新ステッ
プ（ST5）で不揮発性メモリ２の記憶内容を例えばリセ
ットし、前述のステップ（ST4）及び（ST6）を介してポ
ートデータの読取りステップ（ST1）に戻る。また、コ
ード情報が正規のものでない場合には、コネクタ（お
す）５にコネクタ（めす）３が嵌合されていても不揮発
性メモリの記憶内容の書き換えは行なわず、前述のステ
ップ（ST4）及び（ST6）を介してポートデータの読取り
ステップ（ST1）に戻る。
する。 第１図及び第２図において、制御用CPU1のポートＣの
７番端子C7は、通常ブルアップ抵抗8aによって、Ｈレベ
ルにバイアスされているが、コネクタ（めす）３が接続
されると、Ｌレベルに変わり、制御用CPU1のプログラム
のフローは、ポートA,ポートＢの内容を読み取りその内
容に応じて、外付き不揮発性メモリ２の記憶内容を書き
換える。 例えば、ポートＡをアドレス、ポートＢをデータとす
ると、外付き不揮発性メモリ２のポートＡアドレス（例
えば1A）に、ポートＢデータ（例えばFA）を書き込む。
従って、外付き不揮発性メモリ２の内容は書き変わるこ
とになる。なお、これらのアドレスやデータの数値は、
制御用CPU1の内部処理で、必要に応じて加工することが
可能であって、上記の場合ではアドレス1Aに上位アドレ
スを追加して（1F1A）にするとか、又データ書き込みエ
リアを、（1F1A）から（1F2A）までと範囲を指定して、
データ（FA）を書き込むことが出来る。 この経過をフローチャート第５図に依って説明する。 ポートデータの読み取りステップ……ポートA,B,C及
び図示されない割込みポートの論理、すなわちＬ又はＨ
の状況を読み取る（ST1）。 コネクタ接続の有無ステップ……コネクタ（めす）３
がコネクタ（おす）５に接続されているか否かをポート
C7の論理の状況でチェックし、論理がＬであれば接続さ
れていると判断する（ST2）。 コード処理ステップ……ポートＢに入力されたデータ
を読取り、そのデータが所定のコードか否かをチェック
する（ST3）。このステップでコネクタ（めす）３が、
正規のものであるか否かをチェックする。 時間積算ステップ……例えば図示されない計時手段か
らのクロックパルスを計数することによって作業時間を
積算する（ST4）。 E2PROM（不揮発性メモリ２）のデータ更新ステップ…
…コネクタ（めす）３によってポートＡに指定された不
揮発性メモリ２のアドレスに、ポートＢに入力されたデ
ータを更新させる（ST5）。 表示ステップ……積算された時間を図示されない表示
器に表示する（ST6）。 次に上記構成の作用を説明する。 第１図において、電源が投入されると、プログラムは
所期設定ステップに進み、CPU1内のRAM等を初期設定
し、ポートデータの読取り、ステップ（ST1）で外部割
込みポートから時間情報を入力し、コネクタ接続の有無
ステップ（ST2）でコネクタ（めす）３がコネクタ（お
す）５に嵌合されていないことが判断され、この後時間
積算ステップ（ST4）で電源が投入されてからの時間を
積算し、表示ステップ（ST6）で表示し、ポートデータ
の読取りステップ（ST1）に戻る。ここで、コネクタ
（めす）３がコネクタ（おす）５に嵌合されている場
合、コネクタ（めす）３から供給されたコード情報が所
定コードか否かがコード対照ステップ（ST3）で判断さ
れ、正しいと判断されると、E2PROMのデータ更新ステッ
プ（ST5）で不揮発性メモリ２の記憶内容を例えばリセ
ットし、前述のステップ（ST4）及び（ST6）を介してポ
ートデータの読取りステップ（ST1）に戻る。また、コ
ード情報が正規のものでない場合には、コネクタ（お
す）５にコネクタ（めす）３が嵌合されていても不揮発
性メモリの記憶内容の書き換えは行なわず、前述のステ
ップ（ST4）及び（ST6）を介してポートデータの読取り
ステップ（ST1）に戻る。
この実施例は、第一実施例で説明した第１図におい
て、イグニッションスイッチ10を追加し、その出力を制
御CPU1に供給したもので、それによって第６図に示す如
く第５図に次のIGN.SW（イグニッションスイッチ）切換
回数の判定ステップ（ST7）を追加したものである。 IGN.SW切換回数の判定ステップ（ST7）……イグニッ
ションスイッチ10の操作回数を第２図の例えばポートC6
から読取り、イグニッションスイッチ10が所定時間内に
所定回数だけON,OFF操作されたか否かを判断し、正規の
操作がなされたと判断するとE2PROMのデータ更新ステッ
プ（ST5）に進み、また正規の操作でないと判断された
場合には、時間精算ステップ（ST4）に進む。 なお、上記実施例では、ポートC7の論理をコネクタ接
続の有無ステップ（ST2）でチェックし、コネクタ（お
す）５にコネクタ（めす）３が嵌合されたか否かを判断
していたが、このステップ（ST2）を用いずにINT（イン
タラプト）端子の論理をチェックし、例えば“H"から
“L"に論理が換った場合にコード対照ステップ（ST3）
に進むようにしてもよい。この場合、メインフローチャ
ートの中で不揮発性メモリ２の書き換え処理を行なわな
いので、処理速度に影響を与えず、不揮発性メモリ２の
誤操作の確率を低減できる。 また、上記２つの実施例の場合は、アドレスおよびデ
ータの２つのコード指定を行うものであるが、コネクタ
（めす）３の接続ピン４によって形成されるコードを不
揮発性メモリ２のオールクリア、オールセットなどの命
令に対応させてもよく、この場合、１つのコード指定で
すむので、ポート数を少なくて上記の如き記憶内容の書
き換えを実行することが出来る。命令セットを使用する
場合、コネクタ（めす）３を接続する前のポート設定
は、データ読み出しに設定して置くことで、制御用CPU1
の誤動作時のトラブルも防止できる。
て、イグニッションスイッチ10を追加し、その出力を制
御CPU1に供給したもので、それによって第６図に示す如
く第５図に次のIGN.SW（イグニッションスイッチ）切換
回数の判定ステップ（ST7）を追加したものである。 IGN.SW切換回数の判定ステップ（ST7）……イグニッ
ションスイッチ10の操作回数を第２図の例えばポートC6
から読取り、イグニッションスイッチ10が所定時間内に
所定回数だけON,OFF操作されたか否かを判断し、正規の
操作がなされたと判断するとE2PROMのデータ更新ステッ
プ（ST5）に進み、また正規の操作でないと判断された
場合には、時間精算ステップ（ST4）に進む。 なお、上記実施例では、ポートC7の論理をコネクタ接
続の有無ステップ（ST2）でチェックし、コネクタ（お
す）５にコネクタ（めす）３が嵌合されたか否かを判断
していたが、このステップ（ST2）を用いずにINT（イン
タラプト）端子の論理をチェックし、例えば“H"から
“L"に論理が換った場合にコード対照ステップ（ST3）
に進むようにしてもよい。この場合、メインフローチャ
ートの中で不揮発性メモリ２の書き換え処理を行なわな
いので、処理速度に影響を与えず、不揮発性メモリ２の
誤操作の確率を低減できる。 また、上記２つの実施例の場合は、アドレスおよびデ
ータの２つのコード指定を行うものであるが、コネクタ
（めす）３の接続ピン４によって形成されるコードを不
揮発性メモリ２のオールクリア、オールセットなどの命
令に対応させてもよく、この場合、１つのコード指定で
すむので、ポート数を少なくて上記の如き記憶内容の書
き換えを実行することが出来る。命令セットを使用する
場合、コネクタ（めす）３を接続する前のポート設定
は、データ読み出しに設定して置くことで、制御用CPU1
の誤動作時のトラブルも防止できる。
以上のように、この発明によれば、CPUの複数の入出
力端子に受け側コネクタ接続して上記入出力端子を所定
の論理に固定しておき、上記CPUに接続された不揮発性
メモリの書き換えを行う場合に、所定の組合わせで接続
ピンが接続されてコード化されているコネクタを上記受
け側コネクタに差し込むことによって上記入出力端子の
論理を変更し、上記CPUから上記不揮発性メモリへデー
タを転送して該不揮発性メモリの記憶内容を書き換える
ように構成したので、CPUの入出力端子に接続された受
け側コネクタにコネクタを差し込むだけで、容易に不揮
発性メモリの書き換え操作を行うことができるという効
果がある。
力端子に受け側コネクタ接続して上記入出力端子を所定
の論理に固定しておき、上記CPUに接続された不揮発性
メモリの書き換えを行う場合に、所定の組合わせで接続
ピンが接続されてコード化されているコネクタを上記受
け側コネクタに差し込むことによって上記入出力端子の
論理を変更し、上記CPUから上記不揮発性メモリへデー
タを転送して該不揮発性メモリの記憶内容を書き換える
ように構成したので、CPUの入出力端子に接続された受
け側コネクタにコネクタを差し込むだけで、容易に不揮
発性メモリの書き換え操作を行うことができるという効
果がある。
第１図はこの発明の一実施例における構成図である。第
２図は一実施例におけるCPUの入出力ポートおよびコネ
クタの組合せ接続図である。第３図はインタラプトルー
チンの場合のシーケンス流れ図である。第４図は実施例
に示すデータ書換えルーチンのシーケンス流れ図であ
る。第５図は実施例の場合のフローチャートである。第
６図は変形例の場合のフローチャートである。 図において、１は制御用CPU、２は不揮発性メモリ、３
はコネクタ（めす）、４は接続ピン（めす）、５は受け
側コネクタ（おす）、６は接続ピン（おす）、７は入出
力ポート端子、８はポートＡ端子のレベルを固定するブ
ルダウン抵抗、8aはポートＣ端子用ブルダウン抵抗、９
はポートＢ端子のレベル固定用ブルアップ抵抗、10はイ
グニッションスイッチである。 なお、図中、同一符号は同一又は相当部分を示す。
２図は一実施例におけるCPUの入出力ポートおよびコネ
クタの組合せ接続図である。第３図はインタラプトルー
チンの場合のシーケンス流れ図である。第４図は実施例
に示すデータ書換えルーチンのシーケンス流れ図であ
る。第５図は実施例の場合のフローチャートである。第
６図は変形例の場合のフローチャートである。 図において、１は制御用CPU、２は不揮発性メモリ、３
はコネクタ（めす）、４は接続ピン（めす）、５は受け
側コネクタ（おす）、６は接続ピン（おす）、７は入出
力ポート端子、８はポートＡ端子のレベルを固定するブ
ルダウン抵抗、8aはポートＣ端子用ブルダウン抵抗、９
はポートＢ端子のレベル固定用ブルアップ抵抗、10はイ
グニッションスイッチである。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】CPU（１）の複数の入出力端子（７）に受
け側コネクタ（５）を接続して上記入出力端子（７）を
所定の論理に固定しておき、上記CPU（１）に接続され
た不揮発性メモリ（２）の書き換えを行う場合に、この
書き換えに必要なアドレス、データ、命令コード等の上
記CPUへの指示情報を所定の組合わせで接続ピン（４）
が接続コード化されているコネクタ（３）を上記受け側
コネクタ（５）に差し込むことによって上記入出力端子
（７）の論理を変更し、上記CPU（１）から上記不揮発
性メモリ（２）へデータを転送して該不揮発性メモリ
（２）の記憶内容を書き換えることを特徴とする不揮発
性メモリの書き換え方法。 - 【請求項２】複数の入出力端子（７）を有する、不揮発
性メモリ（２）と接続されるCPU（１）と、上記入出力
端子（７）に嵌合される受け側コネクタ（５）と、接続
ピン（４）を介して上記受け側コネクタ（５）に差し込
み可能に構成されたコネクタ（３）とを備え、上記受け
側コネクタ（５）が上記入出力端子（７）と嵌合接続さ
れることにより、該入出力端子（７）を所定の論理に固
定され、上記コネクタ（３）が上記受け側コネクタ
（５）に差し込まれることによって、所定の接続関係が
組合わされコード化された接続ピン（４）が上記入出力
端子（７）の論理を変更し、上記CPU（１）により上記
不揮発性メモリ（２）へデータを転送させ、該不揮発性
メモリ（２）の記憶内容を書き換えさせることを特徴と
する不揮発性メモリの書き換え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10825688A JP2690321B2 (ja) | 1988-04-30 | 1988-04-30 | 不揮発性メモリの書換え方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10825688A JP2690321B2 (ja) | 1988-04-30 | 1988-04-30 | 不揮発性メモリの書換え方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01279496A JPH01279496A (ja) | 1989-11-09 |
| JP2690321B2 true JP2690321B2 (ja) | 1997-12-10 |
Family
ID=14480043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10825688A Expired - Lifetime JP2690321B2 (ja) | 1988-04-30 | 1988-04-30 | 不揮発性メモリの書換え方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690321B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129962A (ja) * | 1984-07-20 | 1986-02-12 | Ricoh Co Ltd | 情報処理装置 |
| JPH0738145B2 (ja) * | 1985-03-11 | 1995-04-26 | キヤノン株式会社 | 電子機器 |
| JPS62172597A (ja) * | 1986-01-24 | 1987-07-29 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPS62175297A (ja) * | 1986-01-28 | 1987-07-31 | Yamaha Motor Co Ltd | 船舶の舵構造 |
| JPS6354642A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | メモリ−制御回路 |
-
1988
- 1988-04-30 JP JP10825688A patent/JP2690321B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01279496A (ja) | 1989-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682700B2 (ja) | Ｉｃカード | |
| KR100343377B1 (ko) | 비-휘발성메모리에의데이타기입 | |
| EP0554917B1 (en) | Digital signal processing system having two instruction memories accessed by a processor under control of host | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| EP0723226A1 (en) | Powerfail durable flash EEPROM upgrade | |
| KR19990008336A (ko) | 카드 인터페이스 | |
| US5812867A (en) | Integrated circuit comprising a microprocessor, a memory and internal configurable peripherals | |
| EP0458559A2 (en) | Mask-programmable microprocessors | |
| JPS6160443B2 (ja) | ||
| JP3157932B2 (ja) | Ｉｃカード用インターフェース回路 | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| US5799144A (en) | Microcomputer for resolving problems found in a program stored in a ROM | |
| JP2003337748A (ja) | 電子制御装置 | |
| JP2690321B2 (ja) | 不揮発性メモリの書換え方法及びその装置 | |
| EP0322856B1 (en) | Microcomputer | |
| JP3025842B2 (ja) | マイクロプロセッサを備える電子システムのメモリ領域を保護するための装置 | |
| EP0048848B1 (en) | Device controlled by programmed modular controller means with selfchecking | |
| US5590273A (en) | Microcontroller integrated circuit with read only memory containing a generic program | |
| JPH05120501A (ja) | Ｉｃカード及びｉｃカード製造方法 | |
| EP0142983A2 (en) | Fault protection flip flop | |
| KR100342452B1 (ko) | 제품 사양 재설정 기능을 갖는 반도체 집적 회로 및 그 제품 사양 설정 방법 | |
| JPH05233844A (ja) | マイクロコンピュータ | |
| JP2004021421A (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| EP0497443B1 (en) | Static ram based microcontroller | |
| JP2858816B2 (ja) | Ｅｅｐｒｏｍの初期設定方式 |