JP2690050B2 - Surge protection element - Google Patents

Surge protection element

Info

Publication number
JP2690050B2
JP2690050B2 JP4202780A JP20278092A JP2690050B2 JP 2690050 B2 JP2690050 B2 JP 2690050B2 JP 4202780 A JP4202780 A JP 4202780A JP 20278092 A JP20278092 A JP 20278092A JP 2690050 B2 JP2690050 B2 JP 2690050B2
Authority
JP
Japan
Prior art keywords
diffusion layer
conductivity
layer region
type diffusion
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4202780A
Other languages
Japanese (ja)
Other versions
JPH0653487A (en
Inventor
秀隆 佐藤
義雄 下田
力 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4202780A priority Critical patent/JP2690050B2/en
Publication of JPH0653487A publication Critical patent/JPH0653487A/en
Application granted granted Critical
Publication of JP2690050B2 publication Critical patent/JP2690050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電話回線その他に誘導
された雷等の高圧サージから通信端末あるいは保守作業
者を保護するサージ防護素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge protection device for protecting a communication terminal or a maintenance worker from a high-voltage surge such as lightning induced on a telephone line or the like.

【0002】[0002]

【従来の技術】pnpn4層構造のサイリスタ(SC
R)を利用したサージ防護素子は、降伏電圧(ブレーク
オーバ電圧)以上の異常電圧が印加されたときに、素子
内に低インピーダンス電流通路を形成して順方向阻止状
態から導通状態に変えるSCR動作により、異常電圧に
伴う大電流を吸収して素子の両端電圧を一定電圧値以下
にクランプし、電気回路系を保護する素子である。
2. Description of the Related Art A thyristor (SC) having a pnpn four-layer structure is used.
The surge protection element utilizing R) has an SCR operation that forms a low impedance current path in the element and changes from a forward blocking state to a conducting state when an abnormal voltage higher than a breakdown voltage (breakover voltage) is applied. Is a device that absorbs a large current accompanying an abnormal voltage, clamps the voltage across the device to a certain voltage value or less, and protects the electric circuit system.

【0003】なお、サージ防護素子は、正負のサージに
対して同等の防護機能を果たすために、2つのサイリス
タを同一基板内で逆並列接続した構造をもつ。すなわ
ち、図4の等価回路に示すように、浮遊ベース層を共有
した2つのサイリスタ51,52を逆並列接続して構成
される。
[0003] The surge protection element has a structure in which two thyristors are connected in anti-parallel on the same substrate in order to fulfill the same protection function against positive and negative surges. That is, as shown in the equivalent circuit of FIG. 4, two thyristors 51 and 52 sharing the floating base layer are connected in anti-parallel.

【0004】図5は、従来のサージ防護素子の構造を示
す断面図である。なお、ここでは第1の導電性を示す領
域をp型とし、第2の導電性を示す領域をn型とする。
図において、p型の半導体基板1の両面に、n型の拡散
層領域2を形成する。このn型の拡散層領域2内に、p
型の拡散層領域3と、必要があればオーミック接合形成
のために拡散層領域2の拡散表面濃度より高い濃度のn
型の拡散層領域4を形成する。また、それらの表面にシ
リコン酸化膜などの保護膜6を酸化法あるいは堆積法そ
の他の手法により形成し、n型の拡散層領域2,p型の
拡散層領域3,n型の拡散層領域4の位置に窓開けを施
し、その窓全面に電極7を形成する。
FIG. 5 is a sectional view showing the structure of a conventional surge protection element. Note that here, the region showing the first conductivity is p-type, and the region showing the second conductivity is n-type.
In the figure, an n-type diffusion layer region 2 is formed on both surfaces of a p-type semiconductor substrate 1. In the n-type diffusion layer region 2, p
Type diffusion layer region 3 and, if necessary, an n concentration higher than the diffusion surface concentration of the diffusion layer region 2 for forming an ohmic junction.
A mold diffusion layer region 4 is formed. Further, a protective film 6 such as a silicon oxide film is formed on those surfaces by an oxidation method, a deposition method, or another method to form an n-type diffusion layer region 2, a p-type diffusion layer region 3, and an n-type diffusion layer region 4. A window is opened at the position of, and the electrode 7 is formed on the entire surface of the window.

【0005】なお、以上示した各部は半導体基板1の両
面に対称形に形成され、2つのサイリスタを逆並列接続
した状態が作られる。図5では、上面および下面にそれ
ぞれ形成される各部の符号にa,bを付して区別する。
すなわち、p型の拡散層領域3a,n型の拡散層領域2
a,p型の半導体基板1,n型の拡散層領域2b,n型
の拡散層領域4bによりpnpn構造の順方向サイリス
タ8が構成され、p型の拡散層領域3b,n型の拡散層
領域2b,p型の半導体基板1,n型の拡散層領域2
a,n型の拡散層領域4aによりpnpn構造の逆方向
サイリスタ9が構成される。
The above-described components are formed symmetrically on both surfaces of the semiconductor substrate 1 so that two thyristors are connected in antiparallel. In FIG. 5, a and b are added to the reference numerals of the respective portions formed on the upper surface and the lower surface to distinguish them.
That is, the p-type diffusion layer region 3a and the n-type diffusion layer region 2
The a / p-type semiconductor substrate 1, the n-type diffusion layer region 2b, and the n-type diffusion layer region 4b constitute a forward thyristor 8 having a pnpn structure, and the p-type diffusion layer region 3b and the n-type diffusion layer region are formed. 2b, p-type semiconductor substrate 1, n-type diffusion layer region 2
A reverse thyristor 9 having a pnpn structure is constituted by the a and n type diffusion layer regions 4a.

【0006】ここで、サージ防護素子の機能について説
明する。上面の電極7aに正電圧が印加されている場合
には、n型の拡散層領域2aとp型の半導体基板1とに
よるpn接合は逆バイアスとなり、印加電圧が接合降伏
電圧を越えるまでは電流は漏れ電流しか流れず、通常は
高インピーダンス状態にある。しかし、接合降伏電圧を
越えるサージが入ると、このpn接合の降伏によってp
型の半導体基板1に電荷が注入される。さて、順方向サ
イリスタ8において、p型の半導体基板1はサイリスタ
のベース層を構成するので、ここへの電荷注入によりこ
のサイリスタがオンとなる。すなわち、サージ電圧の印
加によってサイリスタがオンとなり、低インピーダンス
となってサージ電流を通過させる。このサージによる異
常電流通過後の定常状態では、ベース層を構成するp型
の半導体基板1内の電荷再結合による電荷消滅のため
に、サイリスタはオン状態を維持できず、オフ状態に自
動復帰する(例えば特開平1−307264号公報)。
Here, the function of the surge protection element will be described. When a positive voltage is applied to the electrode 7a on the upper surface, the pn junction between the n-type diffusion layer region 2a and the p-type semiconductor substrate 1 is reverse biased, and a current is applied until the applied voltage exceeds the junction breakdown voltage. Only leaks current and is usually in a high impedance state. However, when a surge exceeding the junction breakdown voltage occurs, the breakdown of this pn junction causes p
Charge is injected into the semiconductor substrate 1 of the mold. Now, in the forward thyristor 8, the p-type semiconductor substrate 1 constitutes the base layer of the thyristor, and the thyristor is turned on by charge injection there. That is, the thyristor is turned on by application of the surge voltage, and has a low impedance to pass the surge current. In a steady state after passing an abnormal current due to the surge, the thyristor cannot automatically maintain the ON state and automatically returns to the OFF state due to charge disappearance due to charge recombination in the p-type semiconductor substrate 1 constituting the base layer. (For example, JP-A-1-307264).

【0007】一方、構造の対称性から下面の電極7bに
正電圧サージが印加された場合も同様に逆方向サイリス
タ9が動作する。図6は、サイリスタの電圧−電流特性
を示す図である。
On the other hand, when a positive voltage surge is applied to the lower electrode 7b due to the symmetry of the structure, the reverse thyristor 9 operates similarly. FIG. 6 is a diagram showing the voltage-current characteristics of the thyristor.

【0008】図において、横軸は電圧であり、縦軸は電
流である。Vb0はブレークオーバ電圧、IH は保持電
流、VT は雷サージ電流IF におけるオン電圧である。
なお、Vb0′、IH′、VT′、IF′ はそれぞれ逆方向
における値である。
In the figure, the horizontal axis is voltage and the vertical axis is current. V b0 are breakover voltage, is I H holding current, V T is the on-voltage in the lightning surge current I F.
V b0 ′, I H ′, V T ′, and IF ′ are values in the opposite directions.

【0009】ここで、雷サージ印加時のサージ防護素子
におけるエネルギー損失Eは、
Here, the energy loss E in the surge protection element when a lightning surge is applied is:

【0010】[0010]

【数1】 (Equation 1)

【0011】と表すことができる。なお、これはサージ
防護素子における発熱量Qに等しい。
It can be expressed as Note that this is equal to the calorific value Q of the surge protection element.

【0012】[0012]

【発明が解決しようとする課題】ところで、素子の破壊
は、素子内部における発熱温度に依存する。雷サージは
短時間のパルスであるために、雷サージ印加時における
素子内部の発熱が瞬時であるのに対して、その熱が外部
へ伝導する熱時定数は大きい。したがって、図5に示す
電極7aに例えば正の雷サージが印加された場合には、
順方向サイリスタ8が発熱し、逆方向サイリスタ9がそ
のヒートシンクとして機能するが、素子全体が均一な温
度になるには熱時定数に応じた時間がかかり、一時的に
その内部における温度勾配が大きくなる。
By the way, the breakdown of the element depends on the heat generation temperature inside the element. Since the lightning surge is a short-time pulse, the internal heat generation of the element when the lightning surge is applied is instantaneous, whereas the heat transmitted to the outside has a large thermal time constant. Therefore, when, for example, a positive lightning surge is applied to the electrode 7a shown in FIG.
The forward thyristor 8 generates heat and the reverse thyristor 9 functions as a heat sink. However, it takes a time corresponding to the thermal time constant for the entire element to reach a uniform temperature, and the temperature gradient inside the element temporarily increases.

【0013】図7は、従来のサージ防護素子内部の温度
分布の時間変化(順方向サイリスタ8が発熱した場合)
を示す図である。図において、横軸は図5に示すサージ
防護素子のx軸方向の位置を示し、縦軸は各位置におけ
る温度を示す。時刻t1 から時刻t4 に時間がたつにつ
れて温度勾配が緩やかになるのがわかるが、一時的には
順方向サイリスタ8とその周りとはかなりの温度差があ
ることがわかる。
FIG. 7 shows the time variation of the temperature distribution inside the conventional surge protection element (when the forward thyristor 8 generates heat).
FIG. In the figure, the horizontal axis represents the position of the surge protection element shown in FIG. 5 in the x-axis direction, and the vertical axis represents the temperature at each position. It can be seen that the temperature gradient becomes gentle as time elapses from time t 1 to time t 4 , but it can be seen that there is a considerable temperature difference between the forward thyristor 8 and its surroundings temporarily.

【0014】したがって、サージ防護素子の熱膨張差に
よる機械的歪の発生は避けがたく、サージ電流の大きさ
によっては素子の破壊を招くことがあった。すなわち、
素子の破壊はその内部における発熱温度(ピーク温度)
に依存しているが、従来構造ではそれ自体を低減するこ
とができないためにサージ電流耐量が小さくなってい
た。
Therefore, it is inevitable to generate mechanical distortion due to the difference in thermal expansion of the surge protection element, and the element may be destroyed depending on the magnitude of the surge current. That is,
The destruction of the element means the heat generation temperature (peak temperature) inside it
However, in the conventional structure, the surge current resistance is small because the structure itself cannot be reduced.

【0015】この問題点を解決するために、特願平3−
189038号の明細書において、順方向サイリスタお
よび逆方向サイリスタを交互に複数個形成した構造のも
のを示した。その一例の断面構造を図8に示す。
To solve this problem, Japanese Patent Application No. 3-
In the specification of 189038, a structure in which a plurality of forward thyristors and reverse thyristors are alternately formed is shown. A cross-sectional structure of an example thereof is shown in FIG.

【0016】図8において、従来のサージ防護素子(図
5)の各部と同一機能を有するものは同一符号を付す
が、それに加えて同一の電極7a,7bに接続される順
方向サイリスタおよび逆方向サイリスタを交互に複数個
並べて構成する。ただし、順方向サイリスタ11,1
2,13は、p型の拡散層領域3a,n型の拡散層領域
2a,p型の半導体基板1,n型の拡散層領域2b,n
型の拡散層領域4bにより構成され、逆方向サイリスタ
14,15,16は、p型の拡散層領域3b,n型の拡
散層領域2b,p型の半導体基板1,n型の拡散層領域
2a,n型の拡散層領域4aにより構成される。
In FIG. 8, components having the same functions as those of the conventional surge protection element (FIG. 5) are designated by the same reference numerals, but in addition, a forward thyristor connected to the same electrodes 7a and 7b and a reverse direction thyristor are connected. A plurality of thyristors are arranged alternately. However, forward thyristors 11 and 1
Reference numerals 2 and 13 denote p-type diffusion layer regions 3a, n-type diffusion layer regions 2a, p-type semiconductor substrate 1, n-type diffusion layer regions 2b and n.
The reverse thyristors 14, 15 and 16 are composed of a p-type diffusion layer region 3b, an n-type diffusion layer region 2b, a p-type semiconductor substrate 1 and an n-type diffusion layer region 2a. , N-type diffusion layer region 4a.

【0017】ここでは、各方向のサイリスタの領域にオ
ーミック接合形成のためにn型の拡散層領域4a,4b
が配置されるので、半導体部分と電極との接触電位差を
小さくすることができる。
Here, n-type diffusion layer regions 4a and 4b are formed in order to form ohmic junctions in the thyristor regions in each direction.
Is arranged, the contact potential difference between the semiconductor portion and the electrode can be reduced.

【0018】このように、細分化された順方向サイリス
タおよび逆方向サイリスタが隣接して配置された構造に
なっているので、例えば電極7aに正の雷サージが印加
された場合には、複数の順方向サイリスタ11,12,
13が発熱し、発熱源が分散される。
As described above, since the subdivided forward thyristor and reverse thyristor are arranged adjacent to each other, for example, when a positive lightning surge is applied to the electrode 7a, plural thyristors are provided. Forward thyristors 11, 12,
13 generates heat and the heat source is dispersed.

【0019】図9は、先願のサージ防護素子内部の温度
分布の時間変化を示す図である。図において、横軸は図
8に示すサージ防護素子のx軸方向の位置を示し、縦軸
は各位置における温度を示す。細分化された複数の順方
向サイリスタ11,12,13が分散して発熱するため
に、1つの順方向サイリスタ当たりの発熱量(ピーク温
度)を小さくすることができる。また、隣接する逆方向
サイリスタ14,15,16はヒートシンクとして吸熱
するが、それらも細分化されているために熱伝導距離が
短く、素早く素子全体の温度を均一にすることができ
る。
FIG. 9 is a diagram showing the time variation of the temperature distribution inside the surge protection element of the prior application. In the figure, the horizontal axis represents the position of the surge protection element shown in FIG. 8 in the x-axis direction, and the vertical axis represents the temperature at each position. Since the plurality of subdivided forward thyristors 11, 12, and 13 generate heat in a distributed manner, the amount of heat (peak temperature) per one forward thyristor can be reduced. Adjacent reverse thyristors 14, 15, 16 absorb heat as heat sinks, but since they are also subdivided, the heat conduction distance is short, and the temperature of the entire device can be quickly made uniform.

【0020】したがって、サージ印加時に素子内部に発
生する温度勾配が緩やかになり、熱膨張差により発生す
る機械的歪を小さくすることができる。また、ピーク温
度も低くなるので、サージ防護素子の信頼性およびサー
ジ電流耐量を向上させることができる。
Therefore, when the surge is applied, the temperature gradient generated inside the element becomes gentle, and the mechanical strain caused by the difference in thermal expansion can be reduced. Further, since the peak temperature is lowered, the reliability of the surge protection element and the surge current withstand capability can be improved.

【0021】しかし、これはサイリスタ11〜16がす
べて同一特性をもった場合であり、実際には半導体基板
1,拡散層領域2,3の不純物濃度の不均一性や結晶欠
陥その他の原因により、すべて同一特性をもつように製
造することは困難である。したがって、一般にサイリス
タは、最初のスイッチングはある1点の微小部分で起こ
り、隣接領域が順次スイッチングして動作領域が拡大
し、全領域がスイッチングする動作となる。サージ防護
素子においても一般のサイリスタと同様に、雷サージ印
加時には同極性サイリスタ11〜13あるいは14〜1
6のうち、最初のスイッチングはある1点の微小部分で
あり、隣接領域が順次スイッチングして動作領域が広が
っていく。
However, this is the case where all the thyristors 11 to 16 have the same characteristics, and in reality, due to the non-uniformity of the impurity concentration of the semiconductor substrate 1, the diffusion layer regions 2 and 3, crystal defects and other causes, It is difficult to manufacture them so that they all have the same characteristics. Therefore, generally, in the thyristor, the first switching occurs in a minute portion at one point, the adjacent regions are sequentially switched, the operation region is expanded, and the entire region is switched. Similarly to a general thyristor, the surge protection element has the same polarity thyristors 11 to 13 or 14 to 1 when a lightning surge is applied.
The first switching in 6 is a minute portion at a certain point, and the adjacent regions are sequentially switched to expand the operation region.

【0022】また、エミッタ幅Wがベース層における多
数キャリアの横方向の拡散長Lに比べて長い場合は、複
数の同極性サイリスタはそれぞれ独立となるので、個別
のサイリスタを並列接続した場合と同じになる。このよ
うな状況から、複数のサイリスタのうちわずか1つのサ
イリスタしか動作しないこともあり、その場合にはその
サイリスタに雷サージが集中して流れ、発熱が著しく大
きくなり、サージ電流耐量が低下する問題点があった。
When the emitter width W is longer than the lateral diffusion length L of the majority carriers in the base layer, the plurality of same-polarity thyristors are independent of each other, which is the same as when the individual thyristors are connected in parallel. become. Under such circumstances, only one of the thyristors may operate, and in such a case, a lightning surge is concentrated on the thyristor, and the heat generation is remarkably increased, resulting in a decrease in surge current resistance. There was a point.

【0023】本発明は、サージ電流耐量を向上させ、高
い信頼性を得ることができるサージ防護素子を提供する
ことを目的とする。
It is an object of the present invention to provide a surge protection element which has improved surge current withstanding capability and high reliability.

【0024】[0024]

【課題を解決するための手段】請求項1に記載の発明
は、第1の導電性を有する半導体基板の両面に第2の導
電性を有する拡散層領域を形成し、両面の第2の導電性
を有する各拡散層領域内にそれぞれ第1の導電性を有す
る拡散層領域を幅 500μm以下で櫛型に、かつ両面の第
1の導電性を有する拡散層領域が交互になるように形成
し、両面の第2の導電性を有する拡散層領域および第1
の導電性を有する拡散層領域に電極を接続して構成す
る。
According to a first aspect of the present invention, a diffusion layer region having a second conductivity is formed on both surfaces of a semiconductor substrate having a first conductivity, and a second conductivity on both surfaces is formed. A diffusion layer region having the first conductivity is formed in each diffusion layer region having the conductivity in a comb shape with a width of 500 μm or less, and the diffusion layer regions having the first conductivity on both surfaces are alternately formed. A diffusion layer region having a second conductivity on both sides and a first
The electrode is connected to the diffusion layer region having the conductivity of 1.

【0025】請求項2に記載の発明は、第1の導電性を
有する半導体基板の両面に第2の導電性を有する拡散層
領域を形成し、両面の第2の導電性を有する各拡散層領
域内にそれぞれ第1の導電性を有する拡散層領域を幅 5
00μm以下で櫛型に、かつ両面の第1の導電性を有する
拡散層領域が交互になるように形成し、さらに両面の第
2の導電性を有する各拡散層領域内にその表面濃度より
高い表面濃度を有する第2の導電性の各拡散層領域を前
記第1の導電性を有する拡散層領域の間を埋めるように
幅 500μm以下で櫛型に形成し、両面の第2の導電性を
有する拡散層領域および第1の導電性を有する拡散層領
域に電極を接続して構成する。
According to a second aspect of the present invention, the diffusion layer regions having the second conductivity are formed on both surfaces of the semiconductor substrate having the first conductivity, and the diffusion layers having the second conductivity on both surfaces are formed. A diffusion layer region having a first conductivity is formed in each region with a width of 5
It is formed in a comb shape with a thickness of 00 μm or less, and the diffusion layer regions having the first conductivity are formed alternately on both surfaces, and the surface concentration is higher than the surface concentration in each diffusion layer region having the second conductivity on both surfaces. Each of the second conductive diffusion layer regions having a surface concentration is formed in a comb shape with a width of 500 μm or less so as to fill the space between the first conductive diffusion layer regions, and the second conductive layers on both sides are formed. An electrode is connected to the diffusion layer region and the diffusion layer region having the first conductivity.

【0026】[0026]

【作用】本発明は、第1の導電性を有する拡散層領域を
櫛型にして複数の拡散層領域を一体にすることにより、
同極性サイリスタのすべてを確実に動作させることがで
きる。これにより、順方向および逆方向の各サイリスタ
をそれぞれ並列に複数個形成した構造を有効に働かせる
ことができ、素子内部における発熱部分を確実に分散さ
せることができる。したがって、雷サージ印加時におけ
る素子内部のピーク温度を低減することができるととも
に、温度分布を素早く均一化させることが可能となる。
According to the present invention, the diffusion layer region having the first conductivity is formed into a comb shape to integrate the plurality of diffusion layer regions,
All of the same-polarity thyristors can be operated reliably. As a result, it is possible to effectively operate the structure in which a plurality of forward and backward thyristors are formed in parallel, and it is possible to surely disperse the heat generating portions inside the element. Therefore, the peak temperature inside the element when a lightning surge is applied can be reduced, and the temperature distribution can be quickly made uniform.

【0027】[0027]

【実施例】図1は、請求項1に記載の発明のサージ防護
素子の実施例構造を示す図である。なお、(1) は上面
図、(2) は上面図の一点鎖線における断面図、(3) は下
面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing the structure of an embodiment of the surge protection element according to the first aspect of the invention. Note that (1) is a top view, (2) is a cross-sectional view taken along one-dot chain line of the top view, and (3) is a bottom view.

【0028】図において、先願のサージ防護素子(図
8)の各部と同一機能を有するものは同一符号を付して
説明に代える。なお、上面図および下面図では、保護膜
6a,6bおよび電極7a,7bは省略されている。
In the figure, components having the same functions as those of the parts of the surge protection device of the prior application (FIG. 8) are designated by the same reference numerals and will not be described. The protective films 6a and 6b and the electrodes 7a and 7b are omitted in the top view and the bottom view.

【0029】本実施例の特徴とするところは、同一の電
極7a,7bに接続される順方向サイリスタおよび逆方
向サイリスタを交互に複数個並べる際に、複数のp型の
拡散層領域(エミッタ)3a,3bをそれぞれ櫛型の形
状で形成する。また、このとき櫛型に形成されるp型の
拡散層領域3aとp型の拡散層領域3bが両面で重なら
ないように配置する。
A feature of this embodiment is that when a plurality of forward thyristors and reverse thyristors connected to the same electrode 7a, 7b are alternately arranged, a plurality of p-type diffusion layer regions (emitters) are provided. Each of 3a and 3b is formed in a comb shape. Further, at this time, the p-type diffusion layer region 3a and the p-type diffusion layer region 3b formed in a comb shape are arranged so as not to overlap on both sides.

【0030】すなわち、p型の拡散層領域3a,n型の
拡散層領域2a,p型の半導体基板1,n型の拡散層領
域2bにより構成されるpnpn構造の複数の順方向サ
イリスタが一体で形成され、またp型の拡散層領域3
b,n型の拡散層領域2b,p型の半導体基板1,n型
の拡散層領域2aにより構成されるpnpn構造の複数
の逆方向サイリスタが一体で形成される。
That is, a plurality of forward thyristors having a pnpn structure, which are composed of the p-type diffusion layer region 3a, the n-type diffusion layer region 2a, the p-type semiconductor substrate 1, and the n-type diffusion layer region 2b, are integrally formed. Formed and p-type diffusion layer region 3
A plurality of reverse thyristors having a pnpn structure, which are composed of the b and n type diffusion layer regions 2b, the p type semiconductor substrate 1, and the n type diffusion layer region 2a, are integrally formed.

【0031】このように櫛型エミッタ構造とすることに
より、複数の順方向サイリスタおよび複数の逆方向サイ
リスタは、それぞれ1個のサイリスタとなり、かつそれ
らが交互に配置された構造となるので、熱的には先願と
同等の効果(発熱源分散)を得ることができる。
With the comb-shaped emitter structure as described above, the plurality of forward thyristors and the plurality of reverse thyristors each become one thyristor, and the thyristors are alternately arranged. Can obtain the same effect (dispersion of heat source) as the previous application.

【0032】さらに、エミッタが櫛型であって先願のよ
うに個別化されていないので、初期のオン領域を中心に
して、オン領域が時間の経過とともに櫛型全領域に広が
っていき、全サイリスタを確実に動作させることができ
る。
Furthermore, since the emitter is comb-shaped and not individualized as in the previous application, the on-region spreads over the entire comb-shaped region with the passage of time centering on the initial on-region. The thyristor can be operated reliably.

【0033】したがって、サージ印加時に素子内部に発
生する温度勾配が緩やかになり、熱膨張差により発生す
る機械的歪を小さくすることができる。また、ピーク温
度も低くなるので、サージ防護素子の信頼性およびサー
ジ電流耐量を向上させることができる。
Therefore, when the surge is applied, the temperature gradient generated inside the element becomes gentle, and the mechanical strain caused by the difference in thermal expansion can be reduced. Further, since the peak temperature is lowered, the reliability of the surge protection element and the surge current withstand capability can be improved.

【0034】図2は、p型の拡散層領域3a,3bの幅
(エミッタ幅)とピーク温度との関係を示す図である。
図において、横軸はエミッタ幅(μm)を示し、縦軸は
ピーク温度を示す。ここに示す例は、雷サージ波形とし
て立ち上がり時間15μ秒,立ち下がり時間 100μ秒で、
600Aを印加した場合における非定常熱解析を行った結
果である。図に示すように、エミッタ幅を 500μm以下
とすることで、ピーク温度を大幅に低減できることがわ
かる。
FIG. 2 is a diagram showing the relationship between the width (emitter width) of the p-type diffusion layer regions 3a and 3b and the peak temperature.
In the figure, the horizontal axis shows the emitter width (μm), and the vertical axis shows the peak temperature. The example shown here is a lightning surge waveform with a rise time of 15 μs and a fall time of 100 μs.
It is the result of having performed unsteady thermal analysis at the time of applying 600A. As shown in the figure, it can be seen that the peak temperature can be significantly reduced by setting the emitter width to 500 μm or less.

【0035】ところで、高周波高出力トランジスタにお
いても櫛型エミッタ構造をもつものがあるが、これは有
効にエミッタを働かせるために、エミッタ面積Ae とそ
の周辺長Le との比Ae /Le を小さくしたものであ
る。この場合のエミッタ幅Weは、多数キャリアの横方
向拡散距離がその目安となり、npn構造の場合のそれ
はLPB≒(DPBτPB)1/2であり、拡散ベース型シリコン
トランジスタのエミッタ幅はだいたい10μmとなる。こ
れに比べて、本発明のサージ防護素子に用いられるエミ
ッタ幅は、 500μm以下であれば十分にピーク温度の低
減効果がある。
By the way, some high-frequency and high-power transistors also have a comb-type emitter structure, which has a reduced ratio Ae / Le between the emitter area Ae and its peripheral length Le in order to effectively work the emitter. Is. In this case, the emitter width We is determined by the lateral diffusion distance of majority carriers, which is L PB ≈ (D PB τ PB ) 1/2 in the case of the npn structure, and the emitter width of the diffusion base type silicon transistor is It will be about 10 μm. On the other hand, if the emitter width used in the surge protection device of the present invention is 500 μm or less, the peak temperature can be sufficiently reduced.

【0036】図3は、請求項2に記載の発明のサージ防
護素子の実施例構造を示す図である。なお、(1) は上面
図、(2) は上面図の一点鎖線における断面図、(3) は下
面図である。
FIG. 3 is a diagram showing the structure of an embodiment of the surge protection element according to the second aspect of the invention. Note that (1) is a top view, (2) is a cross-sectional view taken along one-dot chain line of the top view, and (3) is a bottom view.

【0037】図において、先願のサージ防護素子(図
8)の各部と同一機能を有するものは同一符号を付して
説明に代える。なお、上面図および下面図では、保護膜
6a,6bおよび電極7a,7bは省略されている。
In the figure, components having the same functions as those of the surge protection element of the prior application (FIG. 8) are designated by the same reference numerals and will not be described. The protective films 6a and 6b and the electrodes 7a and 7b are omitted in the top view and the bottom view.

【0038】本実施例の特徴とするところは、同一の電
極7a,7bに接続される順方向サイリスタおよび逆方
向サイリスタを交互に複数個並べる際に、複数のp型の
拡散層領域(エミッタ)3a,3bをそれぞれ櫛型の形
状で形成し、さらに各方向のサイリスタの領域にオーミ
ック接合形成のためにn型の拡散層領域4a,4bを同
様に櫛型の形状で形成し、エミッタ層の空間を埋めるよ
うに配置する構成にある。
The feature of this embodiment is that when a plurality of forward thyristors and reverse thyristors connected to the same electrode 7a, 7b are alternately arranged, a plurality of p-type diffusion layer regions (emitters) are provided. 3a and 3b are formed in a comb shape, and n-type diffusion layer regions 4a and 4b are also formed in a comb shape in the thyristor region in each direction to form an ohmic junction. It is arranged to fill the space.

【0039】なお、このとき櫛型に形成されるp型の拡
散層領域3aとp型の拡散層領域3bとを両面で重なら
ないように配置し、また櫛型に形成されるn型の拡散層
領域4aとn型の拡散層領域4bも重ならないように配
置する。
At this time, the p-type diffusion layer region 3a and the p-type diffusion layer region 3b formed in a comb shape are arranged so as not to overlap each other on both sides, and the n-type diffusion formed in a comb shape is formed. The layer region 4a and the n-type diffusion layer region 4b are also arranged so as not to overlap each other.

【0040】すなわち、p型の拡散層領域3a,n型の
拡散層領域2a,p型の半導体基板1,n型の拡散層領
域2b,n型の拡散層領域4bにより構成されるpnp
n構造の複数の順方向サイリスタが一体で形成され、ま
たp型の拡散層領域3b,n型の拡散層領域2b,p型
の半導体基板1,n型の拡散層領域2a,n型の拡散層
領域4aにより構成されるpnpn構造の複数の逆方向
サイリスタが一体で形成される。
That is, a pnp formed by the p-type diffusion layer region 3a, the n-type diffusion layer region 2a, the p-type semiconductor substrate 1, the n-type diffusion layer region 2b, and the n-type diffusion layer region 4b.
A plurality of forward thyristors of n structure are integrally formed, and a p-type diffusion layer region 3b, an n-type diffusion layer region 2b, a p-type semiconductor substrate 1, an n-type diffusion layer region 2a, and an n-type diffusion are formed. A plurality of reverse thyristors having a pnpn structure formed by the layer regions 4a are integrally formed.

【0041】このように、n型の拡散層領域(ベース)
2a,2bの表面濃度より高い表面濃度でオーミック接
合を行うためのn型の拡散層領域4a,4bを形成する
ことにより、半導体部分と電極との接触電位差(ショッ
トキー障壁による損失)を小さくし、サージ電流耐量を
向上させることができる。なお、p型の拡散層領域3
a,3bとn型の拡散層領域4a,4bがそれぞれ電極
7a,7bを介して短絡しているために、各拡散層領域
が接してもあるいは接しなくても同様に機能する。
Thus, the n-type diffusion layer region (base)
By forming the n-type diffusion layer regions 4a and 4b for making ohmic contact with a surface concentration higher than the surface concentrations of 2a and 2b, the contact potential difference (loss due to Schottky barrier) between the semiconductor portion and the electrode is reduced. The surge current withstand capability can be improved. The p-type diffusion layer region 3
Since a and 3b and the n-type diffusion layer regions 4a and 4b are short-circuited via the electrodes 7a and 7b, respectively, the same function is obtained whether or not the diffusion layer regions are in contact with each other.

【0042】本実施例における熱的な動作および効果
は、図1に示した実施例と同様であり、エミッタ幅が 5
00μm以下であればピーク温度を十分に低減させること
ができる。
The thermal operation and effect of this embodiment are similar to those of the embodiment shown in FIG.
When it is 00 μm or less, the peak temperature can be sufficiently reduced.

【0043】[0043]

【発明の効果】以上説明したように本発明は、素子内部
のピーク温度を低減し、かつ短時間で素子内部の温度を
均一にすることができるので、熱膨張差によって生じる
機械的歪を最小限に抑え、素子の破壊を防ぐことができ
る。したがって、時間幅の短くかつ高電圧のパルスが印
加される雷サージや静電気の防護素子として、またスイ
ッチングノイズその他の吸収素子としての信頼性を高め
ることができる。
As described above, according to the present invention, the peak temperature inside the element can be reduced and the temperature inside the element can be made uniform in a short time. Therefore, the mechanical strain caused by the difference in thermal expansion is minimized. It is possible to prevent the element from being destroyed. Therefore, the reliability as a protection element against lightning surge or static electricity to which a high-voltage pulse having a short time width is applied, and as a switching noise and other absorbing elements can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に記載の発明のサージ防護素子の実施
例構造を示す図。
FIG. 1 is a diagram showing a structure of an embodiment of a surge protective element according to the first aspect of the invention.

【図2】p型の拡散層領域3a,3bの幅(エミッタ
幅)とピーク温度との関係を示す図。
FIG. 2 is a diagram showing a relationship between a width (emitter width) of p-type diffusion layer regions 3a and 3b and a peak temperature.

【図3】請求項2に記載の発明のサージ防護素子の実施
例構造を示す図。
FIG. 3 is a diagram showing an embodiment structure of a surge protection element of the invention according to claim 2;

【図4】サージ防護デバイスの等価回路を示す図。FIG. 4 is a diagram showing an equivalent circuit of a surge protection device.

【図5】サージ防護素子の従来構造を示す断面図。FIG. 5 is a sectional view showing a conventional structure of a surge protection element.

【図6】サイリスタの電圧−電流特性を示す図。FIG. 6 is a diagram showing voltage-current characteristics of a thyristor.

【図7】従来のサージ防護素子内部の温度分布の時間変
化を示す図。
FIG. 7 is a view showing a time change of temperature distribution inside a conventional surge protection element.

【図8】先願(特願平3−189038号)の明細書に
示したサージ防護素子の構造を示す断面図。
FIG. 8 is a cross-sectional view showing the structure of the surge protection element described in the specification of the prior application (Japanese Patent Application No. 3-189038).

【図9】先願のサージ防護素子内部の温度分布の時間変
化を示す図。
FIG. 9 is a view showing a time change of temperature distribution inside the surge protection element of the prior application.

【符号の説明】[Explanation of symbols]

1 p型の半導体基板 2 n型の拡散層領域(ベース領域) 3 p型の拡散層領域(エミッタ領域) 4 n型の拡散層領域(オーミック領域) 6 保護膜 7 電極 8 順方向サイリスタ 9 逆方向サイリスタ 11,12,13 順方向サイリスタ 14,15,16 逆方向サイリスタ 51,52 サイリスタ 1 p-type semiconductor substrate 2 n-type diffusion layer region (base region) 3 p-type diffusion layer region (emitter region) 4 n-type diffusion layer region (ohmic region) 6 protective film 7 electrode 8 forward thyristor 9 reverse Directional thyristor 11, 12, 13 Forward direction thyristor 14, 15, 16 Reverse direction thyristor 51, 52 Thyristor

フロントページの続き (56)参考文献 特開 昭55−62768(JP,A) 特開 昭63−233565(JP,A) 実公 昭44−23247(JP,Y1)Continuation of the front page (56) References JP-A-55-62768 (JP, A) JP-A-63-233565 (JP, A) Jikken-44-23247 (JP, Y1)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の導電性を有する半導体基板の両面
に第2の導電性を有する拡散層領域を形成し、両面の第
2の導電性を有する各拡散層領域内にそれぞれ第1の導
電性を有する拡散層領域を幅 500μm以下で櫛型に、か
つ両面の第1の導電性を有する拡散層領域が交互になる
ように形成し、両面の第2の導電性を有する拡散層領域
および第1の導電性を有する拡散層領域に電極を接続し
て構成したことを特徴とするサージ防護素子。
1. A diffusion layer region having a second conductivity is formed on both surfaces of a semiconductor substrate having a first conductivity, and first diffusion layer regions having the second conductivity are formed on both surfaces of the diffusion layer region. The diffusion layer regions having conductivity are formed in a comb shape with a width of 500 μm or less, and the diffusion layer regions having the first conductivity on both surfaces are alternately arranged, and the diffusion layer regions having the second conductivity on both surfaces. And a surge protection element comprising an electrode connected to the diffusion layer region having the first conductivity.
【請求項2】 第1の導電性を有する半導体基板の両面
に第2の導電性を有する拡散層領域を形成し、両面の第
2の導電性を有する各拡散層領域内にそれぞれ第1の導
電性を有する拡散層領域を幅 500μm以下で櫛型に、か
つ両面の第1の導電性を有する拡散層領域が交互になる
ように形成し、さらに両面の第2の導電性を有する各拡
散層領域内にその表面濃度より高い表面濃度を有する第
2の導電性の各拡散層領域を前記第1の導電性を有する
拡散層領域の間を埋めるように幅 500μm以下で櫛型に
形成し、両面の第2の導電性を有する拡散層領域および
第1の導電性を有する拡散層領域に電極を接続して構成
したことを特徴とするサージ防護素子。
2. A diffusion layer region having a second conductivity is formed on both surfaces of a semiconductor substrate having a first conductivity, and first diffusion layer regions having the second conductivity are formed on both surfaces of the first diffusion layer region. The diffusion layer regions having conductivity are formed in a comb shape with a width of 500 μm or less, and the diffusion layer regions having the first conductivity on both surfaces are alternately formed, and the diffusions having the second conductivity on both surfaces are formed. Each of the second conductive diffusion layer regions having a surface concentration higher than the surface concentration is formed in a comb shape with a width of 500 μm or less so as to fill the space between the first conductive diffusion layer regions. A surge protection element, characterized in that electrodes are connected to the diffusion layer region having the second conductivity and the diffusion layer region having the first conductivity on both surfaces.
JP4202780A 1992-07-29 1992-07-29 Surge protection element Expired - Lifetime JP2690050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4202780A JP2690050B2 (en) 1992-07-29 1992-07-29 Surge protection element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4202780A JP2690050B2 (en) 1992-07-29 1992-07-29 Surge protection element

Publications (2)

Publication Number Publication Date
JPH0653487A JPH0653487A (en) 1994-02-25
JP2690050B2 true JP2690050B2 (en) 1997-12-10

Family

ID=16463070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4202780A Expired - Lifetime JP2690050B2 (en) 1992-07-29 1992-07-29 Surge protection element

Country Status (1)

Country Link
JP (1) JP2690050B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284575A (en) * 2000-04-04 2001-10-12 Mitsubishi Electric Corp Pressure-welded type semiconductor device, and stacked semiconductor device using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4423247Y1 (en) * 1968-11-22 1969-10-01
JPS5562768A (en) * 1978-11-06 1980-05-12 Hitachi Ltd Semiconductor device
JP2511023B2 (en) * 1987-03-23 1996-06-26 株式会社東芝 Bidirectional thyristor

Also Published As

Publication number Publication date
JPH0653487A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US5430311A (en) Constant-voltage diode for over-voltage protection
US3728591A (en) Gate protective device for insulated gate field-effect transistors
KR100200352B1 (en) Protection device of semiconductor device
JP2862027B2 (en) Insulated gate bipolar transistor
US4694315A (en) CMOS overvoltage protection circuit utilizing thyristor and majority carrier injecting anti-parallel diode
US7868352B2 (en) Silicon break over diode
KR100194496B1 (en) Semiconductor devices
US3265909A (en) Semiconductor switch comprising a controlled rectifier supplying base drive to a transistor
JP2655575B2 (en) Surge protection element
KR100206675B1 (en) Semiconductor integrated circuit device
JPH03225960A (en) Semiconductor device
JP2784458B2 (en) Surge protection element
JP2690050B2 (en) Surge protection element
US6891206B2 (en) Lateral thyristor structure for protection against electrostatic discharge
JPH0677472A (en) Surge protective element
US3260901A (en) Semi-conductor device having selfprotection against overvoltage
GB2208257A (en) Overvoltage protector
JPH0945892A (en) Surge-preventing device
JP3216315B2 (en) Insulated gate bipolar transistor
JP2003282865A (en) Thyristor
JP2802970B2 (en) Planar type two-terminal bidirectional thyristor
JP2862730B2 (en) Semiconductor lightning surge protection element
JPH0677505A (en) Two-terminal surge protecting element and multi-line protecting method
JPH1098202A (en) Semiconductor surge protection element
JPH0468791B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 15

EXPY Cancellation because of completion of term