JP2784458B2 - Surge protection element - Google Patents

Surge protection element

Info

Publication number
JP2784458B2
JP2784458B2 JP13766194A JP13766194A JP2784458B2 JP 2784458 B2 JP2784458 B2 JP 2784458B2 JP 13766194 A JP13766194 A JP 13766194A JP 13766194 A JP13766194 A JP 13766194A JP 2784458 B2 JP2784458 B2 JP 2784458B2
Authority
JP
Japan
Prior art keywords
layer region
diffusion
base layer
thyristor
surge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13766194A
Other languages
Japanese (ja)
Other versions
JPH088420A (en
Inventor
秀隆 佐藤
義雄 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13766194A priority Critical patent/JP2784458B2/en
Publication of JPH088420A publication Critical patent/JPH088420A/en
Application granted granted Critical
Publication of JP2784458B2 publication Critical patent/JP2784458B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電話回線その他に誘導
された雷等の高圧サージから通信端末あるいは保守作業
者を保護するサージ防護素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge protection device for protecting a communication terminal or a maintenance worker from a high-voltage surge such as lightning induced on a telephone line or the like.

【0002】[0002]

【従来の技術】pnpn4層構造のサイリスタを利用し
たサージ防護素子は、降伏電圧(ブレークオーバ電圧)
以上の異常電圧が印加されたときに、素子内に低インピ
ーダンス電流通路を形成して順方向阻止状態から導通状
態に変えるサイリスタ動作により、異常電圧に伴う大電
流を吸収して素子の両端電圧を一定電圧値以下にクラン
プし、電気回路系を保護する素子である。
2. Description of the Related Art A surge protection element using a pnpn four-layer thyristor has a breakdown voltage (breakover voltage).
When the above abnormal voltage is applied, a low impedance current path is formed in the device, and the thyristor operation that changes from the forward blocking state to the conducting state absorbs the large current accompanying the abnormal voltage and reduces the voltage across the element. It is an element that clamps below a certain voltage value to protect the electric circuit system.

【0003】なお、サージ防護素子は、正負のサージに
対して同等の防護機能を果たすために、2つ以上のサイ
リスタを同一基板内で逆並列接続した構造をもつ。たと
えば、図4の等価回路に示すように、浮遊ベース層を共
有した2つのサイリスタ51,52を逆並列接続して構
成される。
The surge protection element has a structure in which two or more thyristors are connected in anti-parallel on the same substrate in order to perform the same protection function against positive and negative surges. For example, as shown in an equivalent circuit of FIG. 4, two thyristors 51 and 52 sharing a floating base layer are connected in anti-parallel.

【0004】図5は、従来のサージ防護素子の構造を示
す断面図である。なお、ここでは第1の導電型をp型と
し、第2の導電型をn型とする。図において、p型の半
導体基板1の両面に、n型の拡散ベース層領域2,2′
を形成する。このn型の拡散ベース層領域2,2′内に
p型の拡散エミッタ層領域3,3′を互い違いに形成
し、さらに必要があればオーミック接合形成のために拡
散ベース層領域2,2′の拡散表面濃度より高い濃度の
n型のオーミック領域5,5′を互い違いに形成する。
また、それらの表面にシリコン酸化膜などの保護膜6,
6′を酸化法あるいは堆積法その他の手法により形成
し、n型の拡散ベース層領域2,2′、p型の拡散エミ
ッタ層領域3,3′、n型のオーミック領域5,5′の
位置に窓開けを施し、その窓全面に電極7,7′を形成
する。
FIG. 5 is a sectional view showing the structure of a conventional surge protection element. Here, the first conductivity type is p-type, and the second conductivity type is n-type. In the figure, n-type diffusion base layer regions 2 and 2 ′ are provided on both sides of a p-type semiconductor substrate 1.
To form The p-type diffusion emitter layer regions 3, 3 'are alternately formed in the n-type diffusion base layer regions 2, 2', and if necessary, the diffusion base layer regions 2, 2 'for forming an ohmic junction. N-type ohmic regions 5 and 5 'having a concentration higher than the diffusion surface concentration of.
In addition, a protective film 6 such as a silicon oxide film
6 'is formed by an oxidation method, a deposition method or another method, and the positions of n-type diffusion base layer regions 2, 2', p-type diffusion emitter layer regions 3, 3 ', and n-type ohmic regions 5, 5' are formed. Is opened, and electrodes 7, 7 'are formed on the entire surface of the window.

【0005】すなわち、p型の拡散エミッタ層領域3,
n型の拡散ベース層領域2,p型の半導体基板1,n型
の拡散ベース層領域2′によりpnpn構造の順方向サ
イリスタ8が構成される。また、p型の拡散エミッタ層
領域3′,n型の拡散ベース層領域2′,p型の半導体
基板1,n型の拡散ベース層領域2によりpnpn構造
の逆方向サイリスタ9が構成される。
That is, the p-type diffusion emitter layer region 3
The n-type diffusion base layer region 2, the p-type semiconductor substrate 1, and the n-type diffusion base layer region 2 'constitute a forward thyristor 8 having a pnpn structure. A p-type diffusion emitter layer region 3 ', an n-type diffusion base layer region 2', a p-type semiconductor substrate 1, and an n-type diffusion base layer region 2 constitute a reverse thyristor 9 having a pnpn structure.

【0006】ここで、サージ防護素子の機能について説
明する。上面の電極7に正電圧が印加されている場合に
は、n型の拡散ベース層領域2とp型の半導体基板1と
によるpn接合は逆バイアスとなり、印加電圧が接合降
伏電圧を越えるまでは電流は漏れ電流しか流れず、通常
は高インピーダンス状態にある。しかし、接合降伏電圧
を越えるサージが入ると、このpn接合の降伏によって
p型の半導体基板1に電荷が注入される。さて、順方向
サイリスタ8において、p型の半導体基板1はサイリス
タのベース層を構成するので、ここへの電荷注入により
このサイリスタがオン状態となる。すなわち、サージ電
圧の印加によってサイリスタがオン状態となり、低イン
ピーダンスとなってサージ電流を通過させる。このサー
ジによる異常電流通過後の定常状態では、ベース層を構
成するp型の半導体基板1内の電荷再結合による電荷消
滅のために、サイリスタはオン状態を維持できず、オフ
状態に自動復帰する(例えば特開平1−307264号
公報)。
Here, the function of the surge protection element will be described. When a positive voltage is applied to the electrode 7 on the upper surface, the pn junction between the n-type diffusion base layer region 2 and the p-type semiconductor substrate 1 is reverse biased, and until the applied voltage exceeds the junction breakdown voltage. The current flows only through leakage current and is usually in a high impedance state. However, when a surge exceeding the junction breakdown voltage enters, charges are injected into the p-type semiconductor substrate 1 by the breakdown of the pn junction. Now, in the forward thyristor 8, the p-type semiconductor substrate 1 constitutes the base layer of the thyristor, and the charge injection therein turns the thyristor on. That is, the thyristor is turned on by the application of the surge voltage, the impedance becomes low, and the surge current is passed. In a steady state after passing an abnormal current due to the surge, the thyristor cannot automatically maintain the ON state and automatically returns to the OFF state due to charge disappearance due to charge recombination in the p-type semiconductor substrate 1 constituting the base layer. (For example, JP-A-1-307264).

【0007】一方、構造の対称性から下面の電極7′に
正電圧サージが印加された場合も同様に逆方向サイリス
タ9が動作する。図6は、雷サージ印加時の電圧−電流
特性を示す図である。
On the other hand, even when a positive voltage surge is applied to the lower electrode 7 'due to the symmetry of the structure, the reverse thyristor 9 operates similarly. FIG. 6 is a diagram showing voltage-current characteristics when a lightning surge is applied.

【0008】図において、横軸は電圧であり、縦軸は電
流である。Vb0はブレークオーバ電圧、IH は保持電
流、VT は雷サージ電流IF におけるオン電圧である。
なお、Vb0′、IH′、VT′、IF′ はそれぞれ逆方向
における値である。
In the figure, the horizontal axis is voltage and the vertical axis is current. V b0 are breakover voltage, is I H holding current, V T is the on-voltage in the lightning surge current I F.
V b0 ′, I H ′, V T ′, and IF ′ are values in the opposite directions.

【0009】ここで、雷サージ印加時のサージ防護素子
におけるエネルギー損失Eは、
Here, the energy loss E in the surge protection element when a lightning surge is applied is:

【0010】[0010]

【数1】 (Equation 1)

【0011】と表すことができる。なお、これはサージ
防護素子における発熱量Qに等しい。ところで、素子の
破壊は、素子内部における発熱温度に依存する。雷サー
ジは短時間のパルスであるために、雷サージ印加時にお
ける素子内部の発熱が瞬時であるのに対して、その熱が
外部へ伝導する熱時定数は大きい。
It can be expressed as Note that this is equal to the calorific value Q of the surge protection element. Incidentally, destruction of the element depends on the heat generation temperature inside the element. Since the lightning surge is a short-time pulse, the internal heat generation of the element when the lightning surge is applied is instantaneous, whereas the heat transmitted to the outside has a large thermal time constant.

【0012】図7は、雷サージ印加時の素子内部の温度
分布の時間変化を示す図である。図において、横軸は図
5に示すサージ防護素子のx軸方向の位置を示し、縦軸
は各位置における温度を示す。順方向サイリスタ8が発
熱したときに、逆方向サイリスタ9はそのヒートシンク
として機能する。しかし、素子全体が均一な温度になる
のに時間がかかるので、図7に示すように素子内部にお
ける温度勾配が大きくなる。したがって、サージ防護素
子の熱膨張差による機械的歪の発生は避けがたく、サー
ジ電流の大きさによっては素子の破壊を招くことがあっ
た。すなわち、素子の破壊はその内部における発熱温度
(ピーク温度)に依存しているが、従来構造ではそれ自
体を低減することができないためにサージ電流耐量が小
さくなっていた。
FIG. 7 is a diagram showing a time change of the temperature distribution inside the element when a lightning surge is applied. In the figure, the horizontal axis represents the position of the surge protection element shown in FIG. 5 in the x-axis direction, and the vertical axis represents the temperature at each position. When the forward thyristor 8 generates heat, the reverse thyristor 9 functions as a heat sink. However, since it takes time for the entire element to reach a uniform temperature, the temperature gradient inside the element becomes large as shown in FIG. Therefore, it is unavoidable to generate mechanical distortion due to the difference in thermal expansion of the surge protection element, and the element may be destroyed depending on the magnitude of the surge current. That is, the destruction of the element depends on the heat generation temperature (peak temperature) inside the element. However, the conventional structure cannot reduce the element itself, so that the surge current resistance is reduced.

【0013】特開平5−74321号公報に記載のサー
ジ防護素子は、この問題点を解決するものである。その
断面構造の一例を図8に示す。図8において、図5のサ
ージ防護素子の各部と同一機能を有するものは同一符号
を付す。本素子は、拡散エミッタ層領域3,3′をスト
ライプ状に形成し、同一の電極7,7′に接続される順
方向サイリスタおよび逆方向サイリスタを交互に複数個
並べたことを特徴とする。微細化された順方向サイリス
タ11,12,13は、p型の拡散エミッタ層領域3,
n型の拡散ベース層領域2,p型の半導体基板1,n型
の拡散ベース層領域2′により構成される。また、微細
化された逆方向サイリスタ14,15,16は、p型の
拡散エミッタ層領域3′,n型の拡散ベース層領域
2′,p型の半導体基板1,n型の拡散ベース層領域2
により構成される。
The surge protection device described in Japanese Patent Application Laid-Open No. Hei 5-74321 solves this problem. FIG. 8 shows an example of the cross-sectional structure. 8, components having the same functions as those of the respective parts of the surge protection element in FIG. 5 are denoted by the same reference numerals. This device is characterized in that the diffused emitter layer regions 3, 3 'are formed in a stripe shape, and a plurality of forward thyristors and reverse thyristors connected to the same electrodes 7, 7' are alternately arranged. The miniaturized forward thyristors 11, 12, 13 are provided with p-type diffusion emitter layer regions 3, 3.
It is composed of an n-type diffusion base layer region 2, a p-type semiconductor substrate 1, and an n-type diffusion base layer region 2 '. Further, the miniaturized reverse thyristors 14, 15, 16 include a p-type diffusion emitter layer region 3 ', an n-type diffusion base layer region 2', a p-type semiconductor substrate 1, and an n-type diffusion base layer region. 2
It consists of.

【0014】このように、微細化された順方向サイリス
タおよび逆方向サイリスタが隣接して配置された構造に
なっているので、例えば電極7に正の雷サージが印加さ
れた場合には、複数の順方向サイリスタ11,12,1
3が発熱し、発熱源が分散される。
As described above, the structure is such that the miniaturized forward thyristor and reverse thyristor are arranged adjacent to each other. For example, when a positive lightning surge is applied to the electrode 7, a plurality of thyristors are provided. Forward thyristors 11, 12, 1
3 generates heat, and the heat source is dispersed.

【0015】図9は、雷サージ印加時の素子内部の温度
分布の時間変化を示す図である。図において、横軸は図
8に示すサージ防護素子のx軸方向の位置を示し、縦軸
は各位置における温度を示す。微細化された複数の順方
向サイリスタ11,12,13が分散して発熱するため
に、1つの順方向サイリスタ当たりの発熱量(ピーク温
度)は小さくなる。また、隣接する逆方向サイリスタ1
4,15,16はヒートシンクとして吸熱するが、それ
らも微細化されているために熱伝導距離が短く、素早く
素子全体の温度が均一になる。したがって、サージ印加
時に素子内部に発生する温度勾配が緩やかになり、熱膨
張差により発生する機械的歪を小さくすることができ
る。また、ピーク温度も低くなるので、サージ防護素子
の信頼性およびサージ電流耐量を向上させることができ
る。
FIG. 9 is a diagram showing a time change of the temperature distribution inside the element when a lightning surge is applied. In the figure, the horizontal axis represents the position of the surge protection element shown in FIG. 8 in the x-axis direction, and the vertical axis represents the temperature at each position. Since the plurality of miniaturized forward thyristors 11, 12, and 13 disperse and generate heat, the amount of heat (peak temperature) per forward thyristor decreases. Also, the adjacent reverse thyristor 1
The heat sinks 4, 15, and 16 absorb heat as heat sinks, but since they are also miniaturized, the heat conduction distance is short, and the temperature of the entire element is quickly uniformed. Therefore, the temperature gradient generated inside the element when a surge is applied becomes gentle, and the mechanical strain generated due to the difference in thermal expansion can be reduced. Further, since the peak temperature is lowered, the reliability of the surge protection element and the surge current withstand capability can be improved.

【0016】[0016]

【発明が解決しようとする課題】しかし、これはサイリ
スタ(11〜16)がすべて同一特性をもった場合であ
り、実際には半導体基板1、拡散ベース層領域2,
2′、拡散エミッタ層領域3,3′の不純物濃度の不均
一性や結晶欠陥その他の原因により、すべて同一特性を
もつように製造することは困難である。一般のサイリス
タは、このような不均一性により最初のスイッチングは
ある1点の微小部分で起こり、隣接領域が順次スイッチ
ングして動作領域が拡大し、全領域がスイッチングする
動作となる。
However, this is the case where the thyristors (11 to 16) all have the same characteristics. In practice, the semiconductor substrate 1, the diffusion base layer region 2,
Due to the non-uniformity of the impurity concentration in the diffusion emitter layer regions 3 and 3 'and the crystal defects and other causes, it is difficult to manufacture them so as to have the same characteristics. In a general thyristor, the first switching occurs at a certain minute portion due to such non-uniformity, the adjacent regions are sequentially switched, the operation region is enlarged, and the entire region is switched.

【0017】図8に示すサージ防護素子においても一般
のサイリスタと同様に、雷サージ印加時には順方向サイ
リスタ11〜13あるいは逆方向サイリスタ14〜16
のうち、最初のスイッチングはある1点の微小部分であ
り、隣接領域が順次スイッチングして動作領域が広がっ
ていく。しかし、エミッタ幅Wがベース層における多数
キャリアの横方向の拡散長dに比べて長い場合は、複数
の同極性サイリスタはそれぞれ独立となるので、個別の
サイリスタを並列接続した場合と同じになる。このよう
な状況から、複数のサイリスタのうちわずか1つのサイ
リスタしか動作しないこともあり、その場合にはそのサ
イリスタに雷サージが集中して流れ、発熱が著しく大き
くなり、サージ電流耐量が低下する問題点があった。
In the surge protection element shown in FIG. 8, similarly to a general thyristor, when a lightning surge is applied, the forward thyristors 11 to 13 or the reverse thyristors 14 to 16 are provided.
Of these, the first switching is a minute portion of a certain point, and the adjacent regions are sequentially switched to expand the operation region. However, when the emitter width W is longer than the diffusion length d of the majority carriers in the base layer in the horizontal direction, the plurality of thyristors of the same polarity are independent from each other. Under such circumstances, only one of the thyristors may operate, and in such a case, a lightning surge is concentrated on the thyristor, and the heat generation is remarkably increased, resulting in a decrease in surge current resistance. There was a point.

【0018】特開平6−53487号公報に記載のサー
ジ防護素子は、ストライプ状の拡散エミッタ層領域3,
3′をそれぞれ櫛形状に一体化し、同極性サイリスタの
すべてを確実に動作させるようにしたものである。すな
わち、櫛形構造によって順方向、逆方向それぞれに1つ
のサイリスタとし、一部に雷サージ電流が集中すること
を防ぐものである。しかし、1点の微小部分で起こった
最初のスイッチングからキャリアの拡散により動作領域
が広がっていく構造には変わりない。したがって、櫛形
構造によりいずれ全面がスイッチングするものの、キャ
リアの拡散による動作領域の広がりは時間がかかるの
で、全面がスイッチングするまでに時間がかかる問題点
があった。
The surge protection device described in Japanese Patent Application Laid-Open No. 6-53487 has a stripe-shaped diffusion emitter layer region 3,
3 'are integrated in a comb shape to ensure that all thyristors of the same polarity operate. That is, one thyristor is provided in each of the forward direction and the reverse direction by the comb-shaped structure, and the lightning surge current is prevented from being partially concentrated. However, there is no change in the structure in which the operation region is expanded by the diffusion of carriers from the first switching occurring at a minute portion of one point. Therefore, although the entire surface is eventually switched by the comb-shaped structure, it takes time to spread the operation region due to the diffusion of carriers, so that it takes time until the entire surface is switched.

【0019】ところで、複数のトランジスタを並列使用
する時に、図10(1),(2) に示すようにエミッタ・接地
間に抵抗61を接続する回路構成法がある。これは、1
つのトランジスタに電流が集中したときに、その抵抗に
よる電位上昇で他のトランジスタをスイッチングさせて
均等に電流を流し、電流集中を回避する技術である。同
様に複数のサイリスタを並列使用する場合には、図11
(1),(2) に示す等価回路のように、アノードあるいはカ
ソードと接地間に抵抗62を接続することにより電流集
中を避けることができる。しかし、図5あるいは図8に
示すサイリスタは電極7,7′が全面に形成されてお
り、抵抗を外付けできる構造にはなっていなかった。
When a plurality of transistors are used in parallel, there is a circuit configuration method in which a resistor 61 is connected between the emitter and the ground as shown in FIGS. 10 (1) and 10 (2). This is 1
In this technology, when current concentrates on one transistor, the other transistor is switched by the potential rise due to the resistance to flow current evenly to avoid current concentration. Similarly, when a plurality of thyristors are used in parallel, FIG.
As in the equivalent circuits shown in (1) and (2), the current concentration can be avoided by connecting the resistor 62 between the anode or cathode and the ground. However, the thyristor shown in FIG. 5 or FIG. 8 has the electrodes 7, 7 'formed on the entire surface, and does not have a structure in which a resistor can be externally attached.

【0020】本発明は、ストライプ状あるいは櫛形状に
微細化したサイリスタ構造において、素子全体を確実に
かつ短時間で動作させることができ、これによりサージ
電流耐量を向上させ、高い信頼性を得ることができるサ
ージ防護素子を提供することを目的とする。
According to the present invention, in a thyristor structure miniaturized in a stripe shape or a comb shape, the entire device can be operated reliably and in a short time, whereby the surge current withstand capability is improved and high reliability is obtained. It is an object of the present invention to provide a surge protection element capable of performing the following.

【0021】[0021]

【課題を解決するための手段】本発明のサージ防護素子
は、第1の導電型の半導体基板の両面に第2の導電型の
拡散ベース層領域を形成し、各拡散ベース層領域内にそ
れぞれ第1の導電型の拡散エミッタ層領域を互い違いに
形成し、各拡散エミッタ層領域の上面に抵抗体を形成
し、両面に形成された抵抗体および拡散ベース層領域に
それぞれ電極を接続して構成する。
According to the present invention, a surge protection element has a second conductivity type diffusion base layer region formed on both surfaces of a first conductivity type semiconductor substrate, and a diffusion base layer region is formed in each diffusion base layer region. A structure in which diffusion emitter layer regions of the first conductivity type are alternately formed, resistors are formed on the upper surface of each diffusion emitter layer region, and electrodes are respectively connected to the resistor and diffusion base layer regions formed on both surfaces. I do.

【0022】また、拡散エミッタ層領域が、その面積A
と周辺長Lの比A/Lが小さくなる形状に拡散ベース層
領域内に形成される。また、拡散エミッタ層領域の面積
Aと周辺長Lの比A/Lが小さくなる形状とはストライ
プ状あるいは櫛形状である。
Further, the diffusion emitter layer region has an area A
And the peripheral length L is formed in the diffusion base layer region in such a shape that the ratio A / L becomes smaller. The shape in which the ratio A / L of the area A of the diffused emitter layer region to the peripheral length L is small is a stripe shape or a comb shape.

【0023】[0023]

【作用】サージ防護素子がストライプ状の拡散エミッタ
層領域をもっている場合には、各拡散エミッタ層領域に
対応する複数の微細化サイリスタが並列に動作しようと
する。また、サージ防護素子が櫛形状の拡散エミッタ層
領域をもっている場合には、1つのサイリスタとして動
作する。
When the surge protection element has a stripe-shaped diffused emitter layer region, a plurality of miniaturized thyristors corresponding to each diffused emitter layer region tend to operate in parallel. When the surge protection element has a comb-shaped diffusion emitter layer region, it operates as one thyristor.

【0024】本発明のサージ防護素子は、拡散エミッタ
層領域と電極との間に抵抗体を設ける。これにより、拡
散エミッタ層領域がストライプ状であれば、1つのサイ
リスタに電流が集中しても抵抗による電位上昇で他のサ
イリスタをスイッチングさせ、各サイリスタを確実に並
列動作させることができる。また、拡散エミッタ層領域
が櫛形状であれば、サイリスタの1点の微小部分からス
イッチングが始まっても、抵抗体の電圧効果作用によっ
て短時間に素子全体に動作領域を広げることができる。
このように、抵抗の働きにより素子全体を確実にかつ短
時間で動作させることができる。
In the surge protection element of the present invention, a resistor is provided between the diffusion emitter layer region and the electrode. Thus, if the diffusion emitter layer region has a stripe shape, even if a current concentrates on one thyristor, the other thyristor is switched by the potential rise due to the resistance, and each thyristor can be reliably operated in parallel. In addition, if the diffusion emitter layer region has a comb shape, even if switching starts from a minute portion of one point of the thyristor, the operating region can be spread over the entire device in a short time by the voltage effect of the resistor.
In this way, the entire element can be reliably and quickly operated by the action of the resistor.

【0025】[0025]

【実施例】図1は、本発明のサージ防護素子の第1実施
例の構造を示す図である。なお、(1) は上面図、(2) は
上面図におけるA−A′断面図、(3) は下面図である。
また、ここでは第1の導電型をp型とし、第2の導電型
をn型とする。
FIG. 1 is a view showing the structure of a first embodiment of a surge protection device according to the present invention. (1) is a top view, (2) is a sectional view taken along the line AA 'in the top view, and (3) is a bottom view.
Here, the first conductivity type is p-type, and the second conductivity type is n-type.

【0026】図において、p型の半導体基板1の両面
に、n型の拡散ベース層領域2,2′を形成する。この
n型の拡散ベース層領域2内にストライプ状のp型の拡
散エミッタ層領域3を形成し、n型の拡散ベース層領域
2′内に拡散エミッタ層領域3と互い違いになるように
ストライプ状のp型の拡散エミッタ層領域3′を形成す
る。この各拡散エミッタ層領域3,3′を覆うように、
抵抗体10,10′として例えばアモルファスシリコン
を形成する。他に、タングステンやモリブデンその他の
金属を用いてもよい。
Referring to FIG. 1, n-type diffusion base layer regions 2 and 2 'are formed on both surfaces of a p-type semiconductor substrate 1. A striped p-type diffusion emitter layer region 3 is formed in the n-type diffusion base layer region 2, and a stripe-shaped p-type diffusion emitter layer region 3 is formed in the n-type diffusion base layer region 2 'so as to be alternate with the diffusion emitter layer region 3. To form a p-type diffused emitter layer region 3 '. In order to cover the respective diffusion emitter layer regions 3, 3 ',
For example, amorphous silicon is formed as the resistors 10 and 10 '. Alternatively, tungsten, molybdenum, or other metals may be used.

【0027】また、それらの表面にシリコン酸化膜など
の保護膜6,6′を酸化法あるいは堆積法その他の手法
により形成し、n型の拡散ベース層領域2,2′、抵抗
体10,10′の位置に窓開けを施し、その窓全面に電
極7,7′を形成する。なお、上面図および下面図で
は、保護膜6,6′および電極7,7′は省略されてい
る。
A protective film 6, 6 'such as a silicon oxide film is formed on the surface thereof by an oxidation method, a deposition method, or another method, and the n-type diffusion base layer regions 2, 2', the resistors 10, 10 ′, A window is opened, and electrodes 7, 7 ′ are formed on the entire surface of the window. In the top and bottom views, the protective films 6, 6 'and the electrodes 7, 7' are omitted.

【0028】このようにしてp型の拡散エミッタ層領域
3,n型の拡散ベース層領域2,p型の半導体基板1,
n型の拡散ベース層領域2′によりpnpn構造の順方
向サイリスタが構成される。また、p型の拡散エミッタ
層領域3′,n型の拡散ベース層領域2′,p型の半導
体基板1,n型の拡散ベース層領域2によりpnpn構
造の逆方向サイリスタが構成される。これらの順方向サ
イリスタおよび逆方向サイリスタが交互に配置された構
造になっているので、熱的には特開平5−74321号
公報に記載のサージ防護素子と同等の効果(図9の温度
分布)を得ることができる。
Thus, the p-type diffusion emitter layer region 3, the n-type diffusion base layer region 2, the p-type semiconductor substrate 1,
The n-type diffusion base layer region 2 'forms a forward thyristor having a pnpn structure. The p-type diffusion emitter layer region 3 ', the n-type diffusion base layer region 2', the p-type semiconductor substrate 1, and the n-type diffusion base layer region 2 constitute a reverse thyristor having a pnpn structure. Since the structure is such that these forward thyristors and reverse thyristors are alternately arranged, it is thermally equivalent to the surge protection element described in Japanese Patent Application Laid-Open No. 5-74321 (temperature distribution in FIG. 9). Can be obtained.

【0029】さらに、それぞれのサイリスタの拡散エミ
ッタ層領域3,3′が、抵抗体10,10′を介して電
極7,7′に接続された構造になっているので、回路的
には図11(2) に示す複数のサイリスタの並列運転構成
と同様になる。すなわち、抵抗体10,10′の働きに
より、一部のサイリスタに電流が集中することを避け、
素子全体を確実かつ短時間で動作させることができる。
Further, since the diffused emitter layer regions 3 and 3 'of each thyristor are connected to the electrodes 7 and 7' via the resistors 10 and 10 ', a circuit shown in FIG. This is the same as the parallel operation configuration of multiple thyristors shown in (2). That is, the action of the resistors 10 and 10 'prevents the current from being concentrated on some thyristors,
The entire device can be operated reliably and in a short time.

【0030】図2は、拡散エミッタ層領域3,3′の幅
(エミッタ幅)とピーク温度との関係を示す図である。
図において、横軸はエミッタ幅(μm)を示し、縦軸は
ピーク温度を示す。ここに示す例は、雷サージ波形とし
て立ち上がり時間15μ秒,立ち下がり時間 100μ秒で、
600Aを印加した場合における非定常熱解析を行った結
果である。図に示すように、エミッタ幅を 500μm以下
とすることで、ピーク温度を大幅に低減できることがわ
かる。
FIG. 2 is a diagram showing the relationship between the width (emitter width) of the diffused emitter layer regions 3, 3 'and the peak temperature.
In the figure, the horizontal axis shows the emitter width (μm), and the vertical axis shows the peak temperature. The example shown here is a lightning surge waveform with a rise time of 15 μs and a fall time of 100 μs.
It is the result of having performed unsteady thermal analysis at the time of applying 600A. As shown in the figure, it can be seen that the peak temperature can be significantly reduced by setting the emitter width to 500 μm or less.

【0031】一方、高周波高出力トランジスタにおいて
もエミッタ形状がストライプ状あるいは櫛形状のものが
あるが、これは有効にエミッタを働かせるために、エミ
ッタ面積Aとその周辺長Lとの比A/Lを小さくしたも
のである。この場合のエミッタ幅Wは、多数キャリアの
横方向拡散距離がその目安となり、npn構造の場合の
それはLPB≒(DPBτPB)1/2であり、拡散ベース型シリ
コントランジスタのエミッタ幅はだいたい10μmとな
る。これに比べて、本発明のサージ防護素子に用いられ
るエミッタ幅は、 500μm以下であれば十分にピーク温
度の低減効果がある。
On the other hand, some high-frequency high-output transistors have a striped or comb-shaped emitter. To make the emitter work effectively, the ratio A / L between the emitter area A and its peripheral length L must be set. It is a smaller one. In this case, the emitter width W is determined by the lateral diffusion distance of the majority carrier. In the case of the npn structure, it is L PB ≒ (D PB τ PB ) 1/2 , and the emitter width of the diffusion-based silicon transistor is It is about 10 μm. On the other hand, if the emitter width used in the surge protection device of the present invention is 500 μm or less, the peak temperature can be sufficiently reduced.

【0032】図3は、本発明のサージ防護素子の第2実
施例の構造を示す図である。なお、(1) は上面図、(2)
は上面図におけるA−A′断面図、(3) は下面図であ
る。また、ここでは第1の導電型をp型とし、第2の導
電型をn型とする。
FIG. 3 is a view showing the structure of a second embodiment of the surge protection element of the present invention. (1) is a top view, (2)
Is a sectional view taken along the line AA 'in the top view, and (3) is a bottom view. Here, the first conductivity type is p-type, and the second conductivity type is n-type.

【0033】図において、p型の半導体基板1の両面
に、n型の拡散ベース層領域2,2′を形成する。この
n型の拡散ベース層領域2内に櫛形状のp型の拡散エミ
ッタ層領域3を形成し、n型の拡散ベース層領域2′内
に拡散エミッタ層領域3と点対称になるように櫛形状の
p型の拡散エミッタ層領域3′を形成する。なお、櫛形
状の拡散エミッタ層領域3,3′は、第1実施例のスト
ライプ状の拡散エミッタ層領域3,3′と同様に、その
面積Aと周辺長Lとの比A/Lが小さくなる形状の1例
であり、この形状に限定されるものではない。
Referring to the figure, n-type diffusion base layer regions 2 and 2 'are formed on both surfaces of a p-type semiconductor substrate 1. A comb-shaped p-type diffusion emitter layer region 3 is formed in the n-type diffusion base layer region 2, and the comb is formed in the n-type diffusion base layer region 2 ′ so as to be point-symmetric with the diffusion emitter layer region 3. A p-type diffused emitter layer region 3 'having a shape is formed. The comb-shaped diffusion emitter layer regions 3, 3 'have a small ratio A / L between the area A and the peripheral length L, similarly to the stripe-shaped diffusion emitter layer regions 3, 3' of the first embodiment. This is an example of the shape, and is not limited to this shape.

【0034】さらに、n型の拡散ベース層領域2,2′
内で櫛形状の拡散エミッタ層領域3,3′を埋めるよう
に、オーミック接合形成のために拡散ベース層領域2,
2′の拡散表面濃度より高い濃度のn型のオーミック領
域5,5′を点対称に形成する。さらに、各拡散エミッ
タ層領域3,3′を覆うように第1実施例と同様の組成
の抵抗体10,10′を形成する。
Further, n-type diffusion base layer regions 2, 2 '
In order to fill the comb-shaped diffusion emitter layer regions 3 and 3 ′ therein, a diffusion base layer region 2 and an ohmic junction are formed.
The n-type ohmic regions 5, 5 'having a concentration higher than the diffusion surface concentration 2' are formed point-symmetrically. Further, resistors 10, 10 'having the same composition as in the first embodiment are formed so as to cover the respective diffusion emitter layer regions 3, 3'.

【0035】また、それらの表面にシリコン酸化膜など
の保護膜6,6′を酸化法あるいは堆積法その他の手法
により形成し、抵抗体10,10′、n型のオーミック
領域5,5′の位置に窓開けを施し、その窓全面に電極
7,7′を形成する。なお、上面図および下面図では、
保護膜6,6′および電極7,7′は省略し、拡散層領
域の形状を示している。
A protective film 6, 6 'such as a silicon oxide film is formed on those surfaces by an oxidation method, a deposition method, or another method, so that the resistors 10, 10' and the n-type ohmic regions 5, 5 'are formed. A window is opened at the position, and electrodes 7, 7 'are formed on the entire surface of the window. In the top and bottom views,
The protective films 6, 6 'and the electrodes 7, 7' are omitted, and the shape of the diffusion layer region is shown.

【0036】このように、櫛形状のp型の拡散エミッタ
層領域3,n型の拡散ベース層領域2,p型の半導体基
板1,n型の拡散ベース層領域2′によりpnpn構造
の順方向サイリスタが構成される。また、櫛形状のp型
の拡散エミッタ層領域3′,n型の拡散ベース層領域
2′,p型の半導体基板1,n型の拡散ベース層領域2
によりpnpn構造の逆方向サイリスタが構成される。
なお、n型のオーミック領域5,5′を形成することに
より、半導体部分と電極との接触電位差(ショットキー
障壁による損失)を小さくし、サージ電流耐量を向上さ
せることができる。熱的には特開平6−53487号公
報に記載のサージ防護素子と同等の効果を得ることがで
きる。
As described above, the comb-shaped p-type diffusion emitter layer region 3, the n-type diffusion base layer region 2, the p-type semiconductor substrate 1, and the n-type diffusion base layer region 2 'provide the forward direction of the pnpn structure. A thyristor is configured. Also, a comb-shaped p-type diffusion emitter layer region 3 ', an n-type diffusion base layer region 2', a p-type semiconductor substrate 1, and an n-type diffusion base layer region 2
Constitutes a reverse thyristor having a pnpn structure.
By forming the n-type ohmic regions 5, 5 ', the contact potential difference (loss due to the Schottky barrier) between the semiconductor portion and the electrode can be reduced, and the surge current withstand capability can be improved. Thermally, the same effect as that of the surge protection element described in JP-A-6-53487 can be obtained.

【0037】本実施例では、拡散エミッタ層領域3,
3′が櫛形状になっているので、順方向、逆方向それぞ
れに1つのサイリスタとして動作する。ここで、拡散エ
ミッタ層領域3,3′と電極7,7′とを接続する抵抗
体10,10′が有効に働く。すなわち、サイリスタの
スイッチングはある1点の微小部分から始まるが、そこ
に電流集中が起こると抵抗体10,10′の電圧降下に
より不動作部のサイリスタがスイッチングする。したが
って、従来のキャリア拡散によるスイッチ領域の広がり
効果に、さらに電界のドリフトによるスイッチ領域の広
がり効果が加わり、全面がスイッチングする時間を非常
に短くすることができる。
In this embodiment, the diffusion emitter layer region 3
Since 3 'has a comb shape, it operates as one thyristor in each of the forward and reverse directions. Here, the resistors 10, 10 'connecting the diffusion emitter layer regions 3, 3' and the electrodes 7, 7 'work effectively. That is, the switching of the thyristor starts from a minute portion at a certain point, but when current concentration occurs there, the thyristor in the non-operating portion switches due to a voltage drop of the resistors 10 and 10 '. Therefore, the effect of expanding the switch region due to the drift of the electric field is further added to the effect of expanding the switch region due to the conventional carrier diffusion, so that the time required for switching over the entire surface can be significantly reduced.

【0038】このように、第1実施例では複数のサイリ
スタの並列運転効果により、第2実施例では1つのサイ
リスタのスイッチ領域の高速広がり効果により、素子全
体を確実にかつ短時間で動作させることができる。
As described above, in the first embodiment, due to the effect of parallel operation of a plurality of thyristors, and in the second embodiment, the entire element can be operated reliably and in a short time by the effect of high-speed expansion of the switch region of one thyristor. Can be.

【0039】[0039]

【発明の効果】以上説明したように本発明は、素子全体
を確実にかつ短時間で動作させることができるので、素
子内部の温度を速やかに均一にするとともに、ピーク温
度を低減することができる。したがって、時間幅の短く
かつ高電圧のパルスが印加される雷サージや静電気の防
護素子として、またスイッチングノイズその他の吸収素
子としての信頼性を高めることができる。
As described above, according to the present invention, since the entire device can be operated reliably and in a short time, the temperature inside the device can be quickly made uniform and the peak temperature can be reduced. . Therefore, the reliability as a protection element against lightning surge or static electricity to which a high-voltage pulse having a short time width is applied, and as a switching noise and other absorbing elements can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のサージ防護素子の第1実施例の構造を
示す図。
FIG. 1 is a diagram showing a structure of a first embodiment of a surge protection element of the present invention.

【図2】エミッタ幅とピーク温度との関係を示す図。FIG. 2 is a diagram showing a relationship between an emitter width and a peak temperature.

【図3】本発明のサージ防護素子の第2実施例の構造を
示す図。
FIG. 3 is a diagram showing a structure of a second embodiment of the surge protection element of the present invention.

【図4】サージ防護素子の等価回路を示す図。FIG. 4 is a diagram showing an equivalent circuit of the surge protection element.

【図5】従来のサージ防護素子の構造を示す断面図。FIG. 5 is a sectional view showing the structure of a conventional surge protection element.

【図6】雷サージ印加時の電圧−電流特性を示す図。FIG. 6 is a diagram showing voltage-current characteristics when a lightning surge is applied.

【図7】雷サージ印加時の素子内部の温度分布の時間変
化を示す図。
FIG. 7 is a diagram showing a time change of a temperature distribution inside the element when a lightning surge is applied.

【図8】従来のサージ防護素子(特開平5−74321
号)の構造を示す断面図。
FIG. 8 shows a conventional surge protection element (JP-A-5-74321).
FIG.

【図9】雷サージ印加時の素子内部の温度分布の時間変
化を示す図。
FIG. 9 is a diagram showing a time change of a temperature distribution inside the element when a lightning surge is applied.

【図10】従来の複数のトランジスタの並列使用時の回
路構成を示す図。
FIG. 10 is a diagram showing a circuit configuration when a plurality of conventional transistors are used in parallel.

【図11】従来の複数のサイリスタの並列使用時の回路
構成を示す図。
FIG. 11 is a diagram showing a circuit configuration when a plurality of conventional thyristors are used in parallel.

【符号の説明】[Explanation of symbols]

1 p型の半導体基板 2,2′ n型の拡散ベース層領域 3,3′ p型の拡散エミッタ層領域 5,5′ n型のオーミック領域 6,6′ 保護膜 7,7′ 電極 8 順方向サイリスタ 9 逆方向サイリスタ 10 抵抗体 11,12,13 順方向サイリスタ 14,15,16 逆方向サイリスタ 51,52 サイリスタ 61,62 抵抗 1 p-type semiconductor substrate 2, 2 'n-type diffusion base layer region 3, 3' p-type diffusion emitter layer region 5, 5 'n-type ohmic region 6, 6' protective film 7, 7 'electrode 8 Direction thyristor 9 Reverse thyristor 10 Resistor 11, 12, 13 Forward thyristor 14, 15, 16 Reverse thyristor 51, 52 Thyristor 61, 62 Resistance

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 29/87 H01L 27/04 H01L 27/06──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 29/87 H01L 27/04 H01L 27/06

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の導電型の半導体基板の両面に第2
の導電型の拡散ベース層領域が形成され、 前記各拡散ベース層領域内にそれぞれ第1の導電型の拡
散エミッタ層領域が互い違いに形成され、 前記各拡散エミッタ層領域の上面に抵抗体が形成され、 両面に形成された前記抵抗体および前記拡散ベース層領
域にそれぞれ電極が接続された構成であることを特徴と
するサージ防護素子。
A first conductive type semiconductor substrate on both surfaces thereof;
A diffusion base layer region of the first conductivity type is formed. A diffusion emitter layer region of the first conductivity type is alternately formed in each of the diffusion base layer regions. A resistor is formed on the upper surface of each of the diffusion emitter layer regions. And a structure in which electrodes are respectively connected to the resistor and the diffusion base layer region formed on both surfaces.
【請求項2】 請求項1に記載のサージ防護素子におい
て、 拡散エミッタ層領域が、その面積Aと周辺長Lの比A/
Lが小さくなる形状に拡散ベース層領域内に形成された
ことを特徴とするサージ防護素子。
2. The surge protection device according to claim 1, wherein the diffusion emitter layer region has a ratio A / A of its area A to its peripheral length L.
A surge protection element formed in a diffusion base layer region so as to reduce L.
【請求項3】 請求項2に記載のサージ防護素子におい
て、 拡散エミッタ層領域がストライプ状に形成されたことを
特徴とするサージ防護素子。
3. The surge protection device according to claim 2, wherein the diffused emitter layer region is formed in a stripe shape.
【請求項4】 請求項2に記載のサージ防護素子におい
て、 拡散エミッタ層領域が櫛形状に形成されたことを特徴と
するサージ防護素子。
4. The surge protection device according to claim 2, wherein the diffusion emitter layer region is formed in a comb shape.
JP13766194A 1994-06-20 1994-06-20 Surge protection element Expired - Lifetime JP2784458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13766194A JP2784458B2 (en) 1994-06-20 1994-06-20 Surge protection element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13766194A JP2784458B2 (en) 1994-06-20 1994-06-20 Surge protection element

Publications (2)

Publication Number Publication Date
JPH088420A JPH088420A (en) 1996-01-12
JP2784458B2 true JP2784458B2 (en) 1998-08-06

Family

ID=15203868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13766194A Expired - Lifetime JP2784458B2 (en) 1994-06-20 1994-06-20 Surge protection element

Country Status (1)

Country Link
JP (1) JP2784458B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206193A (en) * 2008-02-26 2009-09-10 Sansha Electric Mfg Co Ltd Triac

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368209A (en) * 2001-06-04 2002-12-20 Shindengen Electric Mfg Co Ltd Bidirectional two-terminal thyristor
JP2003017681A (en) * 2001-06-29 2003-01-17 Shindengen Electric Mfg Co Ltd Bidirectional two-terminal thyristor
JP5371165B2 (en) * 2001-09-03 2013-12-18 新電元工業株式会社 Bidirectional two-terminal thyristor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206193A (en) * 2008-02-26 2009-09-10 Sansha Electric Mfg Co Ltd Triac

Also Published As

Publication number Publication date
JPH088420A (en) 1996-01-12

Similar Documents

Publication Publication Date Title
JP2570022B2 (en) Constant voltage diode, power conversion device using the same, and method of manufacturing constant voltage diode
KR100200352B1 (en) Protection device of semiconductor device
JPH05183114A (en) Semiconductor device
JPH04233232A (en) Semiconductor device
JP2862027B2 (en) Insulated gate bipolar transistor
JP3185262B2 (en) PIN diode with low peak-on effect
SE455552B (en) SEMICONDUCTOR DEVICE INCLUDING AN OVERVOLTAGE CIRCUIT
KR100194496B1 (en) Semiconductor devices
JPH07193261A (en) Protection semiconductor component
JP2970774B2 (en) Semiconductor device
JP2784458B2 (en) Surge protection element
EP0341730B1 (en) Gate-controlled bidirectional semiconductor switching device
US6061218A (en) Overvoltage protection device and method for increasing shunt current
JPH0465552B2 (en)
JP2655575B2 (en) Surge protection element
JPH0677472A (en) Surge protective element
GB2208257A (en) Overvoltage protector
JP3216315B2 (en) Insulated gate bipolar transistor
JPH0945892A (en) Surge-preventing device
JP2690050B2 (en) Surge protection element
JPH0536979A (en) Surge protective element
JP2960108B2 (en) Semiconductor device with overvoltage protection function
JP3577808B2 (en) Semiconductor integrated device
JPH0677505A (en) Two-terminal surge protecting element and multi-line protecting method
JP2596312B2 (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100529

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110529

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20140529

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term