JP2684859B2 - 包絡線安定化回路 - Google Patents
包絡線安定化回路Info
- Publication number
- JP2684859B2 JP2684859B2 JP3053599A JP5359991A JP2684859B2 JP 2684859 B2 JP2684859 B2 JP 2684859B2 JP 3053599 A JP3053599 A JP 3053599A JP 5359991 A JP5359991 A JP 5359991A JP 2684859 B2 JP2684859 B2 JP 2684859B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- pulse
- averaging
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は航空機に地上のある地点
からの距離と方位情報を供給するＴＡＣＡＮシステムに
関し、特にパルス信号の包絡線を安定状態で空中線へ送
出するために地上局の送信機に設けられる包絡線安定化
回路に関する。
からの距離と方位情報を供給するＴＡＣＡＮシステムに
関し、特にパルス信号の包絡線を安定状態で空中線へ送
出するために地上局の送信機に設けられる包絡線安定化
回路に関する。
【０００２】
【従来の技術】従来、この種の送信機は最終段の増幅器
にクライストロンを使用していたが、クライストロンの
寿命は約１年と短く、定期的に交換，調整を行う必要が
ある上に高電圧を使用するために危険性が高いという問
題がある。このため、最近では最終段の増幅器に高周波
トランジスタを使用したものが用いられている。このよ
うな送信機では、大出力を取り出すためにトランジスタ
はＣ級動作で使用されるのが一般であり、小入力に対し
て増幅できない入力不感領域が存在する。又、トランジ
スタを最終段に使用した送信機では、送信パルスを増幅
する度にトランジスタ内接合部の温度が急激に上昇し、
前述した入力不感領域に変化が生じる。
にクライストロンを使用していたが、クライストロンの
寿命は約１年と短く、定期的に交換，調整を行う必要が
ある上に高電圧を使用するために危険性が高いという問
題がある。このため、最近では最終段の増幅器に高周波
トランジスタを使用したものが用いられている。このよ
うな送信機では、大出力を取り出すためにトランジスタ
はＣ級動作で使用されるのが一般であり、小入力に対し
て増幅できない入力不感領域が存在する。又、トランジ
スタを最終段に使用した送信機では、送信パルスを増幅
する度にトランジスタ内接合部の温度が急激に上昇し、
前述した入力不感領域に変化が生じる。
【０００３】この変化は送信後の時間の経過に伴って減
少し、約 300μs 以上で元に戻る。ところが、ＴＡＣＡ
Ｎシステムの地上局は毎秒平均2700ｐｐｓ（ｐｐｓ：pu
lsepair per secondの略）のランダムパルスを送信する
必要があり、パルス間隔の分布は図２に示すようにパル
ス間隔が短い程出現確率が高いものである。最小のパル
ス間隔は60μs 〜 100μs まで設定可能だが、いずれに
しても入力不感領域の変化が戻る前に次のパルスを増幅
しなければならない。この様な状態ではトランジスタに
入力されるレベルが同一でも出力レベルの変化が生じ
る。例えば、図３（ａ）のように、入力不感領域が減少
していれば出力は増加し、入力不感領域が増加状態なら
ば出力は減少する。このため、送信パルス列の包絡線が
不規則に上下することになる。このため従来では、単純
な充放電回路を使用して出力レベルの変動を補正する方
法がとられていた。また単純な場合分けをマルチプレク
サとカウンタで行い補正する方法もとられていた。
少し、約 300μs 以上で元に戻る。ところが、ＴＡＣＡ
Ｎシステムの地上局は毎秒平均2700ｐｐｓ（ｐｐｓ：pu
lsepair per secondの略）のランダムパルスを送信する
必要があり、パルス間隔の分布は図２に示すようにパル
ス間隔が短い程出現確率が高いものである。最小のパル
ス間隔は60μs 〜 100μs まで設定可能だが、いずれに
しても入力不感領域の変化が戻る前に次のパルスを増幅
しなければならない。この様な状態ではトランジスタに
入力されるレベルが同一でも出力レベルの変化が生じ
る。例えば、図３（ａ）のように、入力不感領域が減少
していれば出力は増加し、入力不感領域が増加状態なら
ば出力は減少する。このため、送信パルス列の包絡線が
不規則に上下することになる。このため従来では、単純
な充放電回路を使用して出力レベルの変動を補正する方
法がとられていた。また単純な場合分けをマルチプレク
サとカウンタで行い補正する方法もとられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、単純な
場合分けを行う方法では２パルスの間隔しか判断してい
ないため、パルスが集中した場合に対応する事ができ
ず、この場合には包絡線が乱れてしまう。又、単純な充
放電回路を使用して補正する場合は２パルス以上の集中
にもある程度対応する事ができるが、パルスが集中した
場合のトランジスタの挙動を正確に充放電回路で表現で
きないため包絡線の乱れが残されてしまう。このため、
ＴＡＣＡＮ地上局では送信パルス列を空中線装置により
ＡＭ変調をかけて方位情報を伝送しているので、前述し
たような送信機出力の包絡線の乱れは方位情報の劣化を
生じるという問題がある。本発明の目的は、包絡線の安
定化を図り、ＴＡＣＡＮ地上局からの正確な方位情報の
伝送を可能とした包絡線安定化回路を提供することにあ
る。
場合分けを行う方法では２パルスの間隔しか判断してい
ないため、パルスが集中した場合に対応する事ができ
ず、この場合には包絡線が乱れてしまう。又、単純な充
放電回路を使用して補正する場合は２パルス以上の集中
にもある程度対応する事ができるが、パルスが集中した
場合のトランジスタの挙動を正確に充放電回路で表現で
きないため包絡線の乱れが残されてしまう。このため、
ＴＡＣＡＮ地上局では送信パルス列を空中線装置により
ＡＭ変調をかけて方位情報を伝送しているので、前述し
たような送信機出力の包絡線の乱れは方位情報の劣化を
生じるという問題がある。本発明の目的は、包絡線の安
定化を図り、ＴＡＣＡＮ地上局からの正確な方位情報の
伝送を可能とした包絡線安定化回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の包絡線安定化回
路は、発生されるパルス信号のタイミング間隔を検出
し、かつこの検出されたパルス発生タイミング間隔別に
アドレスを発生するアドレス制御回路と、トランジスタ
増幅回路の出力パルスレベルをデジタルデータに変換す
るＡ／Ｄ変換器と、アドレス別にデータを平均化するア
ドレス別平均化回路と、平均化して得られた制御目標と
しての基準レベルを保持する基準レベルラッチ回路と、
前記基準レベルと各アドレス別データとを比較してその
大小に基づいて加減算信号を出力する減算器と、補正値
を記憶する補正値メモリと、前記減算器からの加減算信
号に基づいて補正値メモリの内容を加減算する加減算カ
ウンタと、補正値メモリの出力をアナログへ変換して前
記増幅回路の利得を補正する信号として出力するＤ／Ａ
変換器を備える。この場合、アドレス制御回路は、パル
ス発生タイミングの間隔別に場合分けを行い、この場合
毎に前記アドレス別平均回回路でアドレス別平均化を行
うように構成する。
路は、発生されるパルス信号のタイミング間隔を検出
し、かつこの検出されたパルス発生タイミング間隔別に
アドレスを発生するアドレス制御回路と、トランジスタ
増幅回路の出力パルスレベルをデジタルデータに変換す
るＡ／Ｄ変換器と、アドレス別にデータを平均化するア
ドレス別平均化回路と、平均化して得られた制御目標と
しての基準レベルを保持する基準レベルラッチ回路と、
前記基準レベルと各アドレス別データとを比較してその
大小に基づいて加減算信号を出力する減算器と、補正値
を記憶する補正値メモリと、前記減算器からの加減算信
号に基づいて補正値メモリの内容を加減算する加減算カ
ウンタと、補正値メモリの出力をアナログへ変換して前
記増幅回路の利得を補正する信号として出力するＤ／Ａ
変換器を備える。この場合、アドレス制御回路は、パル
ス発生タイミングの間隔別に場合分けを行い、この場合
毎に前記アドレス別平均回回路でアドレス別平均化を行
うように構成する。
【０００６】
【作用】本発明によれば、出力パルスレベルの変動はパ
ルス間隔に起因するため、パルス間隔を場合分けし、各
場合毎に出力レベルのフィードバックループに対して補
正値として出力することで、出力パルスレベルの変動を
防止する。
ルス間隔に起因するため、パルス間隔を場合分けし、各
場合毎に出力レベルのフィードバックループに対して補
正値として出力することで、出力パルスレベルの変動を
防止する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
送信トリガが入力されるとパルス変調回路１１０ではオ
ペアンプ１０９の出力に応じたピークレベルのパルスを
発生し変調器１０２へ送出する。変調器１０２は発振器
１０１の出力をパルス変調し、トランジス増幅器１０３
で送信に必要な電力まで増幅して出力される。この際、
前述したように送信パルス間隔により出力レベルの変動
が生じる。又、この送信出力の一部は方向性結合器１０
４で分岐され、検波器１０５で検波した上でサンプルホ
ールド回路１０６で抽出及び保持される。この保持され
た値はループフィルタ１０７を通した上で比較器１０８
で基準電圧と比較され、この比較結果を前記オペアンプ
１０９に入力することでパルス変調回路１１０及び変調
器１０２を制御し、出力をフィードバック制御する。
る。図１は本発明の一実施例を示すブロック図である。
送信トリガが入力されるとパルス変調回路１１０ではオ
ペアンプ１０９の出力に応じたピークレベルのパルスを
発生し変調器１０２へ送出する。変調器１０２は発振器
１０１の出力をパルス変調し、トランジス増幅器１０３
で送信に必要な電力まで増幅して出力される。この際、
前述したように送信パルス間隔により出力レベルの変動
が生じる。又、この送信出力の一部は方向性結合器１０
４で分岐され、検波器１０５で検波した上でサンプルホ
ールド回路１０６で抽出及び保持される。この保持され
た値はループフィルタ１０７を通した上で比較器１０８
で基準電圧と比較され、この比較結果を前記オペアンプ
１０９に入力することでパルス変調回路１１０及び変調
器１０２を制御し、出力をフィードバック制御する。
【０００８】一方、前記送信トリガの間隔をアドレス制
御回路８で測定し、場合分けを行う。この場合分けはパ
ルス変動値が異なる場合の全てについて行うことができ
る。たとえば２パルスのみを考え、パルス間隔が60μs
〜70μs の場合、70μs 〜80μs の場合というように、
カウンタ９を利用してパルス間隔をある区間に場合分け
する。又、３パルスを考え２つのパルス間隔の組合わ
せ、例えば最初の間隔が70μs 〜80μs であり次の間隔
が 100μs 〜 110μs というように場合分けをシフトレ
ジスタ１０を利用して行う。シフトレジスタを増加する
事で、４パルス以上の組合わせにも対応できる。
御回路８で測定し、場合分けを行う。この場合分けはパ
ルス変動値が異なる場合の全てについて行うことができ
る。たとえば２パルスのみを考え、パルス間隔が60μs
〜70μs の場合、70μs 〜80μs の場合というように、
カウンタ９を利用してパルス間隔をある区間に場合分け
する。又、３パルスを考え２つのパルス間隔の組合わ
せ、例えば最初の間隔が70μs 〜80μs であり次の間隔
が 100μs 〜 110μs というように場合分けをシフトレ
ジスタ１０を利用して行う。シフトレジスタを増加する
事で、４パルス以上の組合わせにも対応できる。
【０００９】そして、アドレス制御回路８は分類した場
合に従って送信するパルスのアドレスを決定し、アドレ
ス別平均化回路２と補正値メモリ６へ送出する。補正値
メモリ６には現在迄に修正された補正値が格納されてお
り、このデータをＤ／Ａ変換器７によりアナログ信号に
変え、前記オペアンプ１０９に補正値として出力する。
合に従って送信するパルスのアドレスを決定し、アドレ
ス別平均化回路２と補正値メモリ６へ送出する。補正値
メモリ６には現在迄に修正された補正値が格納されてお
り、このデータをＤ／Ａ変換器７によりアナログ信号に
変え、前記オペアンプ１０９に補正値として出力する。
【００１０】又、前述した送信出力の抽出及び保持した
信号の一部はＡ／Ｄ変換器１に入力され、このＡ／Ｄ変
換器１は送信出力レベルをデジタルデータに変換し、ア
ドレス別平均化回路３へ送出する。ここでは、測定値に
含まれる誤差を低減し、補正ループを安定化させるため
にアドレス別にデータを平均する。パルス補正制御の目
標値となるべき出力レベルは基準レベルラッチ３に記憶
される。この目標値となるべきパルスは変動が最も少な
いパルス、例えば間隔の組合わせが1000μs 〜1010μs
と1000μs 〜1010μs など送信前のパルスとの間隔が充
分ひらいたパルスが一例である。減算器４は基準レベル
ラッチ３の出力と各アドレスのデータを減算処理により
比較し、基準レベルよりもデータが大きいときは減算信
号を、データが小さい場合は加算信号を加減算カウンタ
５に送出する。加減算カウンタ５はアドレスが決定した
時点で補正値メモリ６の内容がセットされており、その
値が加算又は減算される。加減算カウンタ５は演算結果
をパルスの送信終了時に補正値メモリ６へ格納する。
信号の一部はＡ／Ｄ変換器１に入力され、このＡ／Ｄ変
換器１は送信出力レベルをデジタルデータに変換し、ア
ドレス別平均化回路３へ送出する。ここでは、測定値に
含まれる誤差を低減し、補正ループを安定化させるため
にアドレス別にデータを平均する。パルス補正制御の目
標値となるべき出力レベルは基準レベルラッチ３に記憶
される。この目標値となるべきパルスは変動が最も少な
いパルス、例えば間隔の組合わせが1000μs 〜1010μs
と1000μs 〜1010μs など送信前のパルスとの間隔が充
分ひらいたパルスが一例である。減算器４は基準レベル
ラッチ３の出力と各アドレスのデータを減算処理により
比較し、基準レベルよりもデータが大きいときは減算信
号を、データが小さい場合は加算信号を加減算カウンタ
５に送出する。加減算カウンタ５はアドレスが決定した
時点で補正値メモリ６の内容がセットされており、その
値が加算又は減算される。加減算カウンタ５は演算結果
をパルスの送信終了時に補正値メモリ６へ格納する。
【００１１】この一連の動作により補正値メモリ６の内
容は送信出力レベルが基準パルスの出力レベルに最も近
づくよう修正され、この内容が前述したように補正値デ
ータとしてオペアンプ１０９に出力され、出力フィード
バックループにおける出力制御を補正することで、図３
（ｂ）のように送信出力レベルが安定化される。尚、出
力フィードバックループはこの様なパルス個々の変動に
は追従できないため、この補正と干渉することはない。
容は送信出力レベルが基準パルスの出力レベルに最も近
づくよう修正され、この内容が前述したように補正値デ
ータとしてオペアンプ１０９に出力され、出力フィード
バックループにおける出力制御を補正することで、図３
（ｂ）のように送信出力レベルが安定化される。尚、出
力フィードバックループはこの様なパルス個々の変動に
は追従できないため、この補正と干渉することはない。
【００１２】
【発明の効果】以上説明したように本発明は、発生され
るパルス信号のタイミング間隔を検出し、かつこの検出
されたパルスタイミング間隔を場合分けし、各場合毎に
出力レベルのフィードバックループに対して補正値とし
て出力することで、出力パルスレベルを一定化し、包絡
線の安定化を図ることができる。したがって、この回路
をＴＡＣＡＮ地上局に用いたときには、航空機に対する
方位情報の安定化を達成することができる。
るパルス信号のタイミング間隔を検出し、かつこの検出
されたパルスタイミング間隔を場合分けし、各場合毎に
出力レベルのフィードバックループに対して補正値とし
て出力することで、出力パルスレベルを一定化し、包絡
線の安定化を図ることができる。したがって、この回路
をＴＡＣＡＮ地上局に用いたときには、航空機に対する
方位情報の安定化を達成することができる。
【図１】本発明の一実施例のブロック構成図である。
【図２】ランダムパルス間隔対相対出現率を示す図であ
る。
る。
【図３】（ａ）及び（ｂ）は夫々従来及び本発明による
パルス出力レベルを示す図である。
パルス出力レベルを示す図である。
１ Ａ／Ｄ変換器 ２ アドレス別平
均化回路 ３ 基準レベルラッチ ４ 減算器 ５ 加減算カウンタ ６ 補正値メモリ ７ Ｄ／Ａ変換器 ９ カウンタ １０ シフトレジスタ １０１ 発振器 １０２ 変調器 １０３ トランジスタ増幅器 １０４ 方向性結
合器 １０５ 検波器 １０９ オペアン
プ １１０ パルス変調回路
均化回路 ３ 基準レベルラッチ ４ 減算器 ５ 加減算カウンタ ６ 補正値メモリ ７ Ｄ／Ａ変換器 ９ カウンタ １０ シフトレジスタ １０１ 発振器 １０２ 変調器 １０３ トランジスタ増幅器 １０４ 方向性結
合器 １０５ 検波器 １０９ オペアン
プ １１０ パルス変調回路
Claims (2)
- 【請求項１】 時間的にランダムなタイミングで発生す
るパルス信号を増幅する非飽和パルス増幅回路におい
て、発生されるパルス信号のタイミング間隔を検出し、
かつこの検出されたパルス発生タイミング間隔別にアド
レスを発生するアドレス制御回路と、前記増幅回路の出
力パルスレベルをデジタルデータに変換するＡ／Ｄ変換
器と、アドレス別にデータを平均化するアドレス別平均
化回路と、平均化して得られた制御目標としての基準レ
ベルを保持する基準レベルラッチ回路と、前記基準レベ
ルと各アドレス別データとを比較してその大小に基づい
て加減算信号を出力する減算器と、補正値を記憶する補
正値メモリと、前記減算器からの加減算信号に基づいて
補正値メモリの内容を加減算する加減算カウンタと、補
正値メモリの出力をアナログへ変換して前記増幅回路の
利得を補正する信号として出力するＤ／Ａ変換器を備え
ることを特徴とする包絡線安定化回路。 - 【請求項２】 アドレス制御回路は、パルス発生タイミ
ングの間隔別に場合分けを行い、この場合毎に前記アド
レス別平均回回路でアドレス別平均化を行うように構成
してなる請求項１の包絡線安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053599A JP2684859B2 (ja) | 1991-02-27 | 1991-02-27 | 包絡線安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053599A JP2684859B2 (ja) | 1991-02-27 | 1991-02-27 | 包絡線安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270980A JPH04270980A (ja) | 1992-09-28 |
| JP2684859B2 true JP2684859B2 (ja) | 1997-12-03 |
Family
ID=12947346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053599A Expired - Lifetime JP2684859B2 (ja) | 1991-02-27 | 1991-02-27 | 包絡線安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684859B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2890262B1 (fr) * | 2005-08-30 | 2007-10-12 | Thales Sa | Procede et dispositif de controle de puissance crete et de largeur d'impulsion d'un emetteur de forte puissance rf impulsionnel gaussien large bande |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256882A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | バ−ストレベル補正回路 |
-
1991
- 1991-02-27 JP JP3053599A patent/JP2684859B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04270980A (ja) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8165540B2 (en) | Systems, methods and devices for dual closed loop modulation controller for nonlinear RF amplifier | |
| US5266906A (en) | Linear amplifier performing distortion compensation control | |
| US11923812B2 (en) | Delay-compensating power management integrated circuit | |
| JP2004506906A5 (ja) | ||
| US6047167A (en) | Output power control device | |
| US20030032397A1 (en) | Method and transmission circuit for generating a transmission signal | |
| US7362818B1 (en) | Amplitude and phase comparator for microwave power amplifier | |
| GB2408160A (en) | A digital adaptive predistorter wherein the feedback signal is amplified so that it better matches the input range of the ADC | |
| JP2684859B2 (ja) | 包絡線安定化回路 | |
| KR101628183B1 (ko) | 배열안테나를 구비하는 레이더 및 그것의 위상 교정 방법 | |
| US20120258679A1 (en) | Apparatus and method for reducing interference signal in receiver | |
| GB2341503A (en) | An arrangement for estimating the loop phase error in a feedback amplifier using a test signal and measuring harmonic(s) of the phase modulation | |
| US7747230B2 (en) | Transmission modulation apparatus | |
| US20090098839A1 (en) | Transmitter and communication apparatus | |
| JP6470397B2 (ja) | 包絡線追跡のためのタイミングアライメント感度 | |
| JP2007110397A (ja) | 送信装置 | |
| JP2600611B2 (ja) | スペクトル低減装置 | |
| US20050225387A1 (en) | Amplifier | |
| JPH0923125A (ja) | リニア変調波自動利得制御回路 | |
| US20230239057A1 (en) | Receiver device, reception system, process and light-signal communication method | |
| JPH0551108B2 (ja) | ||
| JPS596531B2 (ja) | 自動周波数制御装置 | |
| JPH09172336A (ja) | 無線機 | |
| JPH0766649A (ja) | 自動出力レベル制御回路 | |
| JP2010272923A (ja) | 歪み補償増幅器、プリディストータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |