JP2678153B2 - Method for manufacturing semiconductor laser device - Google Patents
Method for manufacturing semiconductor laser deviceInfo
- Publication number
- JP2678153B2 JP2678153B2 JP8079957A JP7995796A JP2678153B2 JP 2678153 B2 JP2678153 B2 JP 2678153B2 JP 8079957 A JP8079957 A JP 8079957A JP 7995796 A JP7995796 A JP 7995796A JP 2678153 B2 JP2678153 B2 JP 2678153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- current
- mesa
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体レーザ素子の
製造方法に関し、特に埋込みヘテロ構造を有する半導体
レーザに関するものである。
【0002】
【従来の技術】レーザ発振用活性層の周囲をヘテロ接合
界面で囲んだ埋込みヘテロ構造を有する半導体レーザ
は、低い発振閾電流値、安定化された発振横モード、及
び高温動作が可能である等の優れた特性を有し、レーザ
光源としてその利用が期待されている。
【0003】特に、P型基板をエピタキシャル成長用基
板として用いた半導体レーザでは電流狭搾路を形成して
いるpn接合の耐圧が大きいため、高電圧を印加して大
出力動作を行うことが可能である。しかしながら、図2
に示すような、P型InP基板1上にP型InPバッフ
ァ層2、ノンドープInGaPAs活性層3、n型In
Pクラッド層4を順次成長させた後、ストライプに沿っ
て成長層の両側を活性層3よりも深くエッチングしてこ
の部分にn型InP電流ブロック層5、P型電流狭搾層
6を再成長させ、埋込み成長を行う従来の半導体レーザ
素子構造においては、クラッド層4と電流ブロック層5
との間の導通を阻止する必要があるため、電流ブロック
層5の高さを活性層3の高さ以下に規則する必要があ
る。そのため、エッチング深さと電流ブロック層5の成
長厚さを精度良く制御することが肝要となるが、現在の
液相エピタキシャル成長技術やウエットエッチング法で
は十分な制御性があるとはいえず、歩留まりの低下を招
くという欠点を有する。
【0004】
【発明が解決しようとする課題】本発明は上述の問題点
に鑑み、ヘテロ接合で限定されたレーザ発振用活性層を
有する多層結晶構造を成長させた後、メサ型にエッチン
グ成形し、このエッチング部の埋め込み構造として、メ
サストライプ側面の全部を覆うp-バッファ層を含むp-
−n−p構造を積層してなり、メサストライプ部分から
のリーク電流発生を防止できると共に、エッチング加工
や結晶成長に高度な制御性を必要とすることのない半導
体レーザ素子の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明の半導体レーザ素
子の製造方法は、第1導電型基板上に第1導電型バッフ
ァ層と活性層と第2導電型クラッド層をこの順で積層す
る工程と、少なくとも前記第2導電型クラッド層と前記
活性層をエッチング除去し、前記第1導電型の半導体を
露出させて、少なくとも活性層と第2導電型クラッド層
からなるメサストライプ構造を形成する工程と、前記メ
サストライプ構造の上面を除く領域に前記メサストライ
プ構造の側面と前記露出した第1導電型の半導体とを、
完全に覆うようにキャリア濃度の低い第1導電型抵抗層
を形成する工程と、上記メサストライプ構造の上面を除
く領域で前記第1導電型抵抗層の上に、第2導電型電流
ブロック層と第1導電型電流狭窄層とをこの順に形成す
る工程と、前記メサストライプ構造の上面と前記第1導
電型電流狭窄層とを覆うように第2導電型埋め込み層を
形成する工程と、を有したことを特徴とする。
【0006】
【発明の実施の形態】以下、本発明の実施の形態につい
て図1(A)(B)を参照しながら詳説する。P型(1
00)InP基板1上にP型InPバッファ層2(厚さ
3μm)、ノンドープInGaPAs、活性層3(発光
波長L3μm、厚さ0.2μm)、n型InPクラッド
層4(厚さ0.5μm)を順次液相エピタキシャル法に
より成長させる。次にフォトリングラフィ技術により幅
3μm程度のフォトレジストストライプ(図示せず)を
<011>方向に形成した後、Br−メタノール溶液に
よりこの多層結晶構造を表面からバッファ層2の途中迄
エッチングしてメサ状のストライプを形成する。これを
図1(A)に示す。この際、メサ寸法をストライプ幅w
=2〜4μm、高さh=2μmに設定することにより後
工程での埋め込み成長の際にメサ上面部への成長を抑制
することが可能となる(水戸他:電子通信学会技術報告
OQE80−116)。埋込み成長はメサ状ストライプ
に沿ってP-InPバッファ層7(平坦部での厚さ0.
5μm)、n−InP電流ブロック層5、P−InP電
流狭搾層6(平坦部での厚さ0.5μm)、n−InP
埋込み層8(平坦部での厚さ3μm)の順に液相エピタ
キシャル法により行う。この工程を図1(B)に示す。
次に、n側及びP側の電極(図示せず)をInP埋め込
み層8表面とInP基板1の裏面に形成し、<110>
面で劈開してレーザ共振器を構成する。
【0007】上記構造の半導体レーザ素子において、レ
ーザ発振用活性層3となるInGaPAs層は、厚さ方
向がバッファ層2とクラッド層4のInP層、また左右
面方向がバッファ層7のInP層に接合し、ヘテロ接合
でストライプ状に限定された活性領域を形成している。
バッファ層7はメサストライプの側面に成長し易いた
め、クラッド層4及び活性層3の側面はバッファ層7の
P-InP層で覆われ、クラッド層4と電流ブロック層
5は完全に遮断されることとなりこの経路を介してのリ
ーク電流は発生しない。すなわち、バッファ層7がクラ
ッド層4及び活性層3の側面全部が覆われず、例えばク
ラッド層4と電流ブロック層5が直接接触する場合は、
該部分をゲートとする、埋込み層8(n型)、電流狭搾
層6(p型)、電流ブロック層5(n型)及びバッファ
層2または7(p型)からなるサイリスタが構成され、
発光強度増加などのため駆動電流を多くすると、クラッ
ド層4からのゲート電流(前記リーク電流)も多くなり
サイリスタがターンオンし、発光に寄与しうる供給電流
を大幅に低減してしまう。本例においては、このような
ゲートへの電流通路がなくサイリスタのターンオンは阻
止される。そしてまた、バッファ層7はキャリア濃度を
低く設定しているために抵抗層としての機能を有し、洩
れ電流の発生を阻止すると同時に活性層3よりも禁制帯
幅が大きく屈折率の小さい層であるために活性層3へキ
ャリアと光を閉じ込める作用も有する。
【0008】n側電極及びP側電極を介して素子内へ駆
動電流を注入すると、注入された電流はクラッド層4及
び活性層3のメサストライプ部に対応する電流通路のみ
に流れ、メサストライプ部の周囲に電流狭搾層6、電流
ブロック層5及びバッファ層7で構成されるp−n−p
-構造は電流を完全に遮断する。またバッファ層7と活
性層3の接合界面によりキャリアと光が活性層3内へ閉
じ込められる。p−n−p-構造の各p−n接合界面は
メサストライプ部のクラッド層4の肩部に集束されてお
り、クラッド層4の肩部より湾曲しながら左右方向へ張
出している。これはバッファ層7がメサストライプ部で
エピタキシャル成長される際に横方向への成長が行われ
るためであり、このバッファ層7を下地層として順次電
流ブロック層、電流狭搾層が堆積される。以上により、
活性層3には高密度の電流が供給されることとなり、こ
の結果発振しきい値電流は15〜20mAと低く、10
0℃付近まで特性温度70K以上と優れた特性を示し
た。また、エッチング深さ、成長層厚の精密な制御を必
要としないので素子製作の歩留りが大きく向上した。
【0009】尚、上記実施の形態では1.3μmの発光
波長を呈するInGaPAsを活性層として用いている
が、本発明はこれに限定されることなく1.1μm〜
1.7μmの範囲内のInGaPAsあるいはその他の
化合物半導体のいずれも使用できる。また、埋め込み成
長には計4層のInPを用いているが、活性層よりも禁
制帯幅が大きく、屈折率の小さいInGaPAsを用い
てもよい。
【0010】
【発明の効果】以上詳説した如く本発明によれば、メサ
ストライプ構造の第2導電型クラッド層から、埋め込み
層などにより構成される第2導電型埋め込み層−第1導
電型電流狭窄層−第2導電型電流ブロック層−第1導電
型抵抗層のサイリスタのゲートとなる第2導電型電流ブ
ロック層への電流通路が完全に遮断され、これによるサ
イリスタのターンオンを阻止し、駆動電流範囲を拡大し
てなおかつ無効電流を抑制できると共に、結晶成長やエ
ッチング加工に高度な制御性を必要とすることなく容易
に埋め込み構造の半導体レーザを作製することができ、
歩留りの向上を期待できる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to a semiconductor laser having a buried hetero structure. 2. Description of the Related Art A semiconductor laser having a buried heterostructure in which a laser oscillation active layer is surrounded by a heterojunction interface enables a low oscillation threshold current value, a stabilized oscillation lateral mode, and high temperature operation. It has excellent characteristics such as that and is expected to be used as a laser light source. In particular, in a semiconductor laser using a P-type substrate as a substrate for epitaxial growth, the pn junction forming the current narrowing path has a large withstand voltage, so that a high voltage can be applied to perform a large output operation. is there. However, FIG.
, A P-type InP buffer layer 2, a non-doped InGaPAs active layer 3, and an n-type In are formed on the P-type InP substrate 1.
After the P clad layer 4 is sequentially grown, both sides of the growth layer are etched deeper than the active layer 3 along the stripe, and the n-type InP current blocking layer 5 and the P-type current narrowing layer 6 are regrown in this portion. In the conventional semiconductor laser device structure in which the buried growth is performed, the cladding layer 4 and the current blocking layer 5 are formed.
Since it is necessary to prevent conduction between the current blocking layer 5 and the current blocking layer 5, it is necessary to regulate the height of the current blocking layer 5 to be equal to or lower than the height of the active layer 3. Therefore, it is important to accurately control the etching depth and the growth thickness of the current blocking layer 5, but it cannot be said that the current liquid phase epitaxial growth technology and wet etching method have sufficient controllability, and the yield is reduced. Has the drawback of causing In view of the above problems, the present invention grows a multi-layer crystal structure having a laser oscillation active layer limited by a heterojunction and then etches it into a mesa shape. , as an embedded structure of the etching unit, p cover the entire mesa stripe sides - p containing buffer layer -
Provided is a method of manufacturing a semiconductor laser device, which is formed by stacking -np structures, can prevent generation of a leak current from a mesa stripe portion, and does not require a high degree of controllability in etching processing and crystal growth. The purpose is to According to the method of manufacturing a semiconductor laser device of the present invention, a first conductivity type buffer is provided on a first conductivity type substrate.
Layer, the active layer, and the second conductivity type cladding layer are laminated in this order.
And at least the second conductivity type cladding layer and the
The active layer is removed by etching to remove the first conductivity type semiconductor.
At least the active layer and the second conductivity type clad layer are exposed.
Forming a mesa stripe structure consisting of
In the area excluding the upper surface of the sustain stripe structure,
The side surface of the substrate structure and the exposed first conductivity type semiconductor,
A first conductivity type resistance layer having a low carrier concentration so as to completely cover it.
And the upper surface of the mesa stripe structure.
A current of the second conductivity type on the resistance layer of the first conductivity type in a region.
A block layer and a first conductivity type current confinement layer are formed in this order.
And the upper surface of the mesa stripe structure and the first conductive layer.
A second conductivity type buried layer so as to cover the conductivity type current confinement layer.
And a forming step . Embodiments of the present invention will be described in detail below with reference to FIGS. 1 (A) and 1 (B). P type (1
00) P-type InP buffer layer 2 (thickness 3 μm), non-doped InGaPAs, active layer 3 (emission wavelength L 3 μm, thickness 0.2 μm), n-type InP clad layer 4 (thickness 0.5 μm) on InP substrate 1. Are sequentially grown by a liquid phase epitaxial method. Next, a photoresist stripe (not shown) having a width of about 3 μm is formed in the <011> direction by the photolinography technique, and then the multilayer crystal structure is etched from the surface to the middle of the buffer layer 2 with a Br-methanol solution. Form a mesa-shaped stripe. This is shown in FIG. At this time, the mesa size is the stripe width w
= 2 to 4 μm and height h = 2 μm, it becomes possible to suppress the growth on the upper surface of the mesa at the time of embedded growth in a later process (Mito et al .: Technical Report OQE80-116 of the Institute of Electronics and Communication Engineers). ). Buried growth is carried out along the mesa stripes with the P -- InP buffer layer 7 (thickness of 0.
5 μm), n-InP current blocking layer 5, P-InP current narrowing layer 6 (thickness at flat portion 0.5 μm), n-InP
The buried layer 8 (thickness at the flat portion is 3 μm) is sequentially formed by the liquid phase epitaxial method. This step is shown in FIG.
Next, n-side and P-side electrodes (not shown) are formed on the front surface of the InP buried layer 8 and the back surface of the InP substrate 1, and <110>.
The surface is cleaved to form a laser resonator. In the semiconductor laser device having the above structure, the InGaPAs layer serving as the laser oscillation active layer 3 is the InP layers of the buffer layer 2 and the cladding layer 4 in the thickness direction, and the InP layer of the buffer layer 7 in the left and right surface directions. They are joined to each other to form an active region limited to a stripe shape by a heterojunction.
Since the buffer layer 7 easily grows on the side surface of the mesa stripe, the side surfaces of the cladding layer 4 and the active layer 3 are covered with the P -- InP layer of the buffer layer 7, and the cladding layer 4 and the current blocking layer 5 are completely cut off. This means that no leak current will occur through this path. That is, when the buffer layer 7 does not cover the entire side surfaces of the cladding layer 4 and the active layer 3 and, for example, the cladding layer 4 and the current blocking layer 5 are in direct contact with each other,
A thyristor including the buried layer 8 (n type), the current narrowing layer 6 (p type), the current blocking layer 5 (n type), and the buffer layer 2 or 7 (p type), which uses the portion as a gate, is formed.
If the drive current is increased to increase the light emission intensity, the gate current (leakage current) from the cladding layer 4 is also increased, and the thyristor is turned on, greatly reducing the supply current that can contribute to light emission. In this example, there is no such current path to the gate and turn-on of the thyristor is blocked. Further, the buffer layer 7 has a function as a resistance layer because the carrier concentration is set to be low, and prevents generation of leakage current, and at the same time, is a layer having a larger forbidden band width and a smaller refractive index than the active layer 3. Because of this, it also has the function of confining carriers and light in the active layer 3. When a driving current is injected into the device through the n-side electrode and the P-side electrode, the injected current flows only in the current path corresponding to the mesa stripe portion of the clad layer 4 and the active layer 3, and the mesa stripe portion is formed. P-n-p composed of a current constricting layer 6, a current blocking layer 5 and a buffer layer 7 around the
-The structure blocks the current completely. Further, carriers and light are confined in the active layer 3 by the junction interface between the buffer layer 7 and the active layer 3. Each pn junction interface of the p-n-p - structure is focused on the shoulder portion of the cladding layer 4 in the mesa stripe portion, and extends in the left-right direction while curving from the shoulder portion of the cladding layer 4. This is because the buffer layer 7 grows laterally when it is epitaxially grown in the mesa stripe portion, and the current blocking layer and the current narrowing layer are sequentially deposited using the buffer layer 7 as a base layer. From the above,
A high-density current is supplied to the active layer 3, and as a result, the oscillation threshold current is as low as 15 to 20 mA.
It showed excellent characteristics with a characteristic temperature of 70K or higher up to around 0 ° C. Further, since the precise control of the etching depth and the growth layer thickness is not required, the device manufacturing yield is greatly improved. In the above embodiment, InGaPAs having an emission wavelength of 1.3 μm is used as the active layer, but the present invention is not limited to this, and 1.1 μm-
Either InGaPAs in the range of 1.7 μm or other compound semiconductors can be used. Although a total of four layers of InP are used for the buried growth, InGaPAs having a larger forbidden band width and a smaller refractive index than the active layer may be used. As described above in detail, according to the present invention, the second conductivity type clad layer having the mesa stripe structure is used as the second conductivity type clad layer-the second conductivity type clad layer- the first conductivity type.
Electric current confinement layer-Second conductivity type current block layer-First conductivity
The current path to the second conductivity type current block layer, which serves as the gate of the thyristor of the type resistance layer, is completely cut off, the turn-on of the thyristor due to this is blocked, the drive current range can be expanded, and the reactive current can be suppressed. It is possible to easily fabricate a semiconductor laser with a buried structure without requiring high controllability for crystal growth or etching.
It can be expected to improve the yield.
【図面の簡単な説明】
【図1】本発明の実施の態様に係る埋め込みヘテロ接合
構造半導体レーザの要部断面図である。
【図2】従来の埋め込みヘテロ接合構造半導体レーザの
要部断面図である。
【符号の説明】
1 基板
2 バッファ層
3 活性層
4 クラッド層
5 電流ブロック層
6 電流狭搾層
7 バッファ層
8 埋め込み層BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of essential parts of a buried heterojunction structure semiconductor laser according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of a main part of a conventional buried heterojunction structure semiconductor laser. [Explanation of reference numerals] 1 substrate 2 buffer layer 3 active layer 4 clad layer 5 current blocking layer 6 current narrowing layer 7 buffer layer 8 buried layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 完益 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭58−200584(JP,A) 特開 昭59−127893(JP,A) ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Matsui 22-22 Nagaikecho, Abeno-ku, Osaka City, Osaka Prefecture Sharp Corporation (56) References JP-A-58-200584 (JP, A) JP 59-127893 (JP, A)
Claims (1)
と第2導電型クラッド層をこの順で積層する工程と、 少なくとも前記第2導電型クラッド層と前記活性層をエ
ッチング除去し、第1導電型の半導体を露出させて、少
なくとも活性層と第2導電型クラッド層からなるメサス
トライプ構造を形成する工程と、 前記メサストライプ構造の上面を除く領域に前記メサス
トライプ構造の側面と前記露出した第1導電型の半導体
とを、完全に覆うようにキャリア濃度の低い第1導電型
抵抗層を形成する工程と、 上記メサストライプ構造の上面を除く領域で前記第1導
電型抵抗層の上に、第2導電型電流ブロック層と第1導
電型電流狭窄層とをこの順に形成する工程と、 前記メサストライプ構造の上面と前記第1導電型電流狭
窄層とを覆うように第2導電型埋め込み層を形成する工
程と、を有したことを特徴とする半導体レーザ素子の製
造方法。 (57) [Claims] First conductivity type buffer layer and active layer on first conductivity type substrate
And a step of laminating the second conductivity type cladding layer in this order, and at least the second conductivity type cladding layer and the active layer.
To remove the first conductivity type semiconductor,
Mesa consisting of at least active layer and second conductivity type cladding layer
Forming a tripe structure, and forming the mesa in a region other than the upper surface of the mesa stripe structure.
Side surface of tripe structure and the exposed first conductivity type semiconductor
And the first conductivity type of low carrier concentration so as to completely cover
The step of forming a resistance layer and the first conductive layer in a region other than the upper surface of the mesa stripe structure are performed.
The second conductive type current block layer and the first conductive layer are formed on the electric resistance layer.
A step of forming an electric current confinement layer in this order, an upper surface of the mesa stripe structure and the first conductivity type current constriction layer.
A step of forming a buried layer of the second conductivity type so as to cover the confinement layer.
Of a semiconductor laser device characterized by having
Construction method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8079957A JP2678153B2 (en) | 1996-04-02 | 1996-04-02 | Method for manufacturing semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8079957A JP2678153B2 (en) | 1996-04-02 | 1996-04-02 | Method for manufacturing semiconductor laser device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60033601A Division JPH0766994B2 (en) | 1985-02-19 | 1985-02-19 | Semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08242036A JPH08242036A (en) | 1996-09-17 |
JP2678153B2 true JP2678153B2 (en) | 1997-11-17 |
Family
ID=13704795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8079957A Expired - Lifetime JP2678153B2 (en) | 1996-04-02 | 1996-04-02 | Method for manufacturing semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2678153B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200584A (en) * | 1982-05-18 | 1983-11-22 | Fujitsu Ltd | Semiconductor light emitting device |
JPS59127893A (en) * | 1983-01-11 | 1984-07-23 | Nec Corp | Semiconductor laser |
-
1996
- 1996-04-02 JP JP8079957A patent/JP2678153B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08242036A (en) | 1996-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0766994B2 (en) | Semiconductor laser device | |
JP2699888B2 (en) | Buried p-type substrate semiconductor laser | |
JP2678153B2 (en) | Method for manufacturing semiconductor laser device | |
JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH0927651A (en) | Semiconductor laser | |
JP2550714B2 (en) | High-resistance semiconductor layer embedded semiconductor laser | |
JP2680804B2 (en) | Semiconductor laser | |
JP3652454B2 (en) | Semiconductor laser and manufacturing method thereof | |
JP2685499B2 (en) | Semiconductor laser device | |
JP2527197B2 (en) | Optical integrated device | |
JP2000077780A (en) | Semiconductor laser and manufacture thereof | |
JPH07120836B2 (en) | Semiconductor laser | |
JP3199329B2 (en) | Method of manufacturing semiconductor laser device | |
KR100311459B1 (en) | Method for manufacturing laser diode | |
JPS59125684A (en) | Buried type semiconductor laser | |
JPS6124839B2 (en) | ||
JPH08236858A (en) | P-type substrate buried type semiconductor laser and its manufacture | |
JPS6261383A (en) | Semiconductor laser and manufacture thereof | |
JPH04257284A (en) | Buried hetero structured semiconductor laser | |
JPH10261831A (en) | Semiconductor laser | |
JPH0349282A (en) | Semiconductor luminescent device | |
JP2921053B2 (en) | Semiconductor light emitting device | |
JPS622720B2 (en) | ||
JPH0779181B2 (en) | Optical integrated device | |
JPH0697603A (en) | Semiconductor laser and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |