JP2677895B2 - 多重伝送方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のネットワークに接続された多重ノー
ド間で、データの伝送を行う多重伝送方式に関する。

（従来の技術） 従来、この種の多重伝送方式には、電子処理制御を行
うマイクロプロセッサ（CPU）に、多重通信ネットワー
クの伝送制御を行う多重伝送制御用IC、送受信用のバッ
ファ及びインターフェース等からなる通信制御回路を付
加して多重ノードとし、複数の上記多重ノードをツイス
トペア電線等からなる共通の信号伝送路（データバス）
で相互に接続してバス型の多重通信ネットワークを構成
すると共に、上記構成で種々の応答性を持つ（例えば伝
送速度が異なる）多重通信ネットワークを、CPUによる
ゲートウエイ機能を有する伝送制御部（ゲートウエイノ
ード）で接続して多重伝送を行うものがあった。そし
て、一方のネットワークからの送信データを他のネット
ワークに送信する際に伝送エラーが発生した場合には、
送信元の多重ノードからは同一の送信データが再送信さ
れ、ゲートウエイノードはデータバスを介して上記再送
信された送信データを受信側のネットワークに送信して
いた。

（発明が解決しようとする課題） ところが、上記伝送方式では、ローカルエラー等のデ
ータの伝送エラーが送信側ネットワーク内で発生した場
合、すなわちゲートウエイノードは、送信データを正確
に受信しているにもかかわらず、送信側ネットワーク内
の他の多重ノードが不良でACK信号を送信しない場合で
も、送信元ノードは、伝送エラーと判断して同一の送信
データを再送信するので、ゲートウエイノードは、ゲー
トウエイ機能により再送信される同一の送信データの伝
送制御を再び行わなければならず、受信側ネットワーク
へ送信するデータの伝送量を不必要に増大させ、このた
め受信側ネットワーク内のデータ伝送が混み合い、他の
送信データの送信（例えば、受信側のネットワーク内で
のデータ伝送）に支障をきたすという問題点があった。

本発明は、上記問題点に鑑みなされたものであって、
伝送エラーによりデータの再送信が起こった場合、他の
ネットワークのデータ伝送に悪影響を与えず、効率的に
データ伝送を行うことができる多重伝送方式を提供する
ことを目的とする。

（課題を解決するための手段） 上記目的を達成するために、本発明では、共通の信号
伝送路を介して相互に接続された少なくとも２つの多重
ノードと、当該各多重ノードが接続された少なくとも２
つの系統の信号伝送路と、該信号伝送路にそれぞれ接続
され前記各信号伝送路間での信号伝送を行う伝送制御手
段とを備え、当該各多重ノードはいずれかの多重ノード
の送信要求に応じて所定の送信データを送信する多重伝
送方式において、前記伝送制御手段はいずれかの前記信
号伝送路を介して入力するデータを記憶する記憶手段
と、前記データの入力時間を検出する時間検出手段とを
設け、前記記憶手段に最後に記憶されているデータと、
新たに入力したデータとを比較し、当該比較結果が同一
で、かつ前記時間検出手段で検出された入力時間が予め
決められた所定時間内の場合には、前記新たに入力した
データの送信を行わない多重伝送方式が提供される。

（作用） 伝送制御手段は、新たな送信データが入力すると、上
記データと最後に記憶されているデータとを比較すると
共に、その入力時間を検出し、これらのデータが一致
し、かつデータの入力時間が予め決められた所定時間内
の場合には、既に送信したデータと同一と判断して、受
信側の信号伝送路への上記データの送信を行わないよう
に伝送制御する。

従って、受信側ネットワークでは、同一の送信データ
を再び取り込むことがなくなり、これによりデータの再
送信が起こった場合でも、受信側ネットワークでのデー
タ伝送は悪影響を受けることがなくなる。

（実施例） 以下、本発明の実施例を第１図乃至第３図の図面に基
づき詳細に説明する。

第１図は、本発明に係る多重伝送方式の構成を示す構
成ブロック図である。図において、各多重ノード11〜1
3、21〜23は、応答性（例えば伝送速度）が異なるもの
の、同一の構成ブロックになっているので、ここでは説
明の都合上代表して多重ノード11の構成を説明する。

多重ノード11では、電子処理制御を行うCPU11aに、多
重通信ネットワークの伝送制御を行う多重伝送制御用I
C、送受信用のバッファ及びインターフェース等からな
る通信制御回路11bを付加してなる。

各多重ノード11〜13のCPUは、それぞれ同じ応答性
（例えばデータ伝送速度が高速の応答性）を持ち、各通
信制御回路を介してそれぞれ共通の多重伝送路（データ
バス）10aで接続されてネットワーク10を構成してお
り、各通信制御回路では送信の際には上記バッファにCP
Uからのデータを書き込み、書き込みが終了するとバッ
ファのデータをインターフェースを介してデータバス10
aに送出しており、また受信の際にはインターフェース
を介してデータバス10aから入力するデータを上記バッ
ファに書き込み、書き込みが終了するとバッファのデー
タをCPUに送出している。

各多重ノード21〜23のCPUは、それぞれ同じ応答性
（例えば多重ノード11〜15のCPUのデータ伝送速度より
は低速の応答性）を持ち、各通信制御回路を介してそれ
ぞれ共通のデータバス20aで接続されてネットワーク20
を構成しており、各通信制御回路では多重ノード11〜13
の通信制御回路と同様に、CPU及びデータバス20aとデー
タ信号の送受を行っている。

データバス10a、20aは、それぞれ100Kbps以上、数10K
bpsの伝送速度のツイストペア電線等からなるデータバ
スで、多重ノード11〜13、21〜23は上記データバス10
a、20aを介してデータフレームやACK信号等の信号を伝
送している。

伝送制御部（ゲートウエイノード）30は、多重伝送制
御用のCPU30aに、通信制御回路30b、30cと、内部メモリ
30d、タイマカウンタ回路30d等を付加してなっている。
通信制御回路30b、30cは、それぞれ制御用IC、ネットワ
ークとデータ信号の送受信を行う各ネットワーク用バッ
ファ及びインターフェース等からなり、送信の際には上
記バッファにCPU30aからのデータを書き込み、書き込み
が終了するとバッファのデータをインターフェースに介
してネットワーク10、20に送出しており、また受信の際
にはインターフェースを介してネットワーク10、20から
入力するデータを上記バッファに書き込み、書き込みが
終了するとバッファのデータをCPU30aに送出して、ネッ
トワーク10、20とのデータ信号の送受信を行う。

CPU30aは、通信制御回路30b、30cを介してそれぞれネ
ットワーク10、20と接続され、データバス10a、20aから
各多重ノードごとに取り込まれてネットワーク用バッフ
ァに格納されている新たなデータを読み出し、上記内部
メモリ30dに最後に書き込まれたデータと上記新たなデ
ータとの比較を行い、両データの一致を判断する。ま
た、CPU30aは、上記新たなデータの入力があると、タイ
マカウンタ回路30dを制御し、入力が終了するまでのカ
ウントを行わせ、そのカウント値が予め設定された所定
時間Ｔ内（例えば、Ｔ＝5msec）がどうか判断する。な
お、設定された所定時間Ｔを5msecとしたのは、データ
信号のデータフレームは、通常4msec強であり、上記デ
ータ信号を取り込む時間とデータフレームの後述するAC
K信号領域を認識する時間とをあわせ、再送信は少なく
とも１つ目のデータ受信から5msec以内には終了してい
ると考えられるためである。

そして、CPU30aは、上記両データが一致し、かつカウ
ント値が所定時間内の場合には、新たなに入力したデー
タ信号は、伝送エラーにより再送信されたデータ信号と
判断して、他方のネットワークへの上記データ信号の送
信を取りやめ、またそれ以外の場合、すなわち両データ
が不一致、又はカウント値が所定時間Ｔ以外の場合に
は、入力したデータ信号は、新たなにデータと判断し、
該当するデータを内部メモリ30dに書き込んだ後、上記
内部メモリ30dから読み出し、他方のネットワークの応
答性に対応したデータ信号に変換した後、送信要求のあ
った多重ノードに返送するゲートウエイ機能を実現して
いる。従って、ネットワーク10と20のバス間では、デー
タ信号の伝送が可能になる。

第２図は、本発明の多重伝送方式に用いるデータフレ
ームのフォーマット構成の一実施例を示す模式図であ
る。このデータフレームＦは、スタートビット、IDデー
タ、データ、ACK信号領域を有するデータ構成になって
いる。

上記スタートビットは、フレームＦの開始を示す特定
のビットである。また、IDデータは、宛先を示すアドレ
ス、自局を示すアドレス及びデータのデータ長を示す情
報等から構成されている。ACK信号領域は、複数のビッ
ト領域からなり、各多重ノードに対し、その多重ノード
のアドレスに対応したビット領域を割り当て、かつ上記
割り当てられた各ビット領域の間に、各受信多重ノード
が正常にフレームを受信したときに返送するACK信号を
配置しており、送信多重ノードは上記返送されるACK信
号によって正常受信の確認を行う。

次に、各ネットワーク間のデータ伝送におけるゲート
ウエイノードの受信処理動作について第３図のフローチ
ャートに基づいて説明する。なお、この実施例では、多
重ノード11から多重ノード21に所定のデータを伝送する
場合について説明する。

CPU30aは、ネットワーク10からデータ信号の受信があ
ると、通信制御回路30bから上記データ信号を取り込
み、上記データ信号と内部メモリ30dに最後に書き込ま
れたデータとの比較を行い、両データが一致するかどう
か判断する（ステップ101）。

ここで、両データが一致する場合には、次にタイマカ
ウンタ回路30eのカウント値が所定時間Ｔ以上かどうか
判断する（ステップ102）。また、両データが一致しな
い場合には、取り込んだデータ信号は再送信による信号
ではなく、新たにネットワーク10から送信されたデータ
信号であると判断し、上記取り込んだデータ信号を内部
メモリ30dに書き込んで記憶させた後、上記データ信号
を通信制御回路30cのネットワーク用送信バッファに書
き込み（ステップ103）、さらにタイマカウンタ回路30e
のカウント値をクリアにし、改めて“0"からカウントを
再スタートさせ（ステップ104）、次に入力するデータ
信号の受信処理動作を行う ステップ102において、タイマカウンタ回路30eのカウ
ント値が所定時間Ｔ以上の場合にも、上記同様、取り込
んだデータ信号は新たにネットワーク10から送信された
データ信号であると判断し、上記データ信号を内部メモ
リ30dに記憶させた後、通信制御回路30cのネットワーク
用送信バッファに書き込み（ステップ103）、さらにタ
イマカウンタ回路30eのカウント値をクリアにし、カウ
ントを再スタートさせる（ステップ104）。また、カウ
ント値が所定時間Ｔ未満の場合には、取り込んだデータ
信号は再送信による信号と判断してステップ103のメモ
リへの書き込みを行うことなく、タイマカウンタ回路30
eのカウント値をクリアにし、カウントを再スタートさ
せ（ステップ104）、次に入力するデータ信号の受信処
理動作を行う。

これにより、CPU30aは、ネットワーク10から入力した
データ信号が、内部メモリ30dに最後に書き込まれたデ
ータと同一で、かつ上記データ信号の入力時間が所定時
間Ｔ内の場合には、入力したデータ信号が多重ノード11
から再送信されたデータ信号と判断してネットワーク20
への送信処理をスキップすることができる。また、両デ
ータが一致しない場合、又はデータ信号の入力時間が所
定時間Ｔ以上の場合のいずれかに該当する際には、入力
したデータ信号は新たにネットワーク10から送信された
データ信号であると判断してネットワーク20への送信処
理を行うことができる。

従って、本実施例では、ゲートウエイノードが、ータ
信号を正確に受信しているにもかかわらず、伝送エラー
が発生した場合、ゲートウエイノードは再送信されたデ
ータ信号を検出することができるので、同一のデータ信
号をゲートウエイ機能によって送信処理することがなく
なり、受信側ネットワークへ送信するデータの伝送量を
削減できる。

なお、本実施例では、ネットワーク10からネットワー
ク20へのデータ信号の伝送制御について説明したが、本
発明はこれのみに限らず、各ネットワーク双方からのデ
ータ信号の伝送制御にも同様に実施できることは言うま
でもなく、この場合にはさらに効率的にデータ伝送を行
うことができる。

（発明の効果） 以上説明したように、本発明では、共通の信号伝送路
を介して相互に接続された少なくとも２つの多重ノード
と、当該各多重ノードが接続された少なくとも２つの系
統の信号伝送路と、該信号伝送路にそれぞれ接続され前
記各信号伝送路間での信号伝送を行う伝送制御手段とを
備え、当該各多重ノードはいずれかの多重ノードの送信
要求に応じて所定の送信データを送信する多重伝送方式
において、前記伝送制御手段はいずれかの前記信号伝送
路を介して入力するデータを記憶する記憶手段と、前記
データの入力時間を検出する時間検出手段とを設け、前
記記憶手段に最後に記憶されているデータと、新たに入
力したデータとを比較し、当該比較結果が同一で、かつ
前記時間検出手段で検出された入力時間が予め決められ
た所定時間内の場合には、前記新たに入力したデータの
送信を行わないので、データの再送信が起こった場合で
も、同一の送信データを再び他のネットワークに送信す
ることがなくなり、受信側ネットワークでのデータ伝送
に悪影響を与えず、効率的にデータ伝送を行うことがで
きる。

【図面の簡単な説明】

第１図は、本発明に係る多重伝送方式の構成を示す構成
ブロック図、第２図は本発明の多重伝送方式に用いるデ
ータフレームのフォーマット構成の一実施例を示す模式
図、第３図は第１図に示した伝送制御部の受信処理動作
を説明するためのフローチャートである。 10,20……ネットワーク、10a,20a……多重伝送路（デー
タバス）、11〜13,21〜23……多重ノード、30……伝送
制御部（ゲートウエイノード）、11a……CPU、30b,30c
……通信制御回路、30d……内部メモリ、30e……タイマ
カウンタ回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】共通の信号伝送路を介して相互に接続され
   た少なくとも２つの多重ノードと、当該各多重ノードが
   接続された少なくとも２つの系統の信号伝送路と、該信
   号伝送路にそれぞれ接続され前記各信号伝送路間での信
   号伝送を行う伝送制御手段とを備え、当該各多重ノード
   はいずれかの多重ノードの送信要求に応じて所定の送信
   データを送信する多重伝送方式において、前記伝送制御
   手段はいずれかの前記信号伝送路を介して入力するデー
   タを記憶する記憶手段と、前記データの入力時間を検出
   する時間検出手段とを設け、前記記憶手段に最後に記憶
   されているデータと、新たに入力したデータとを比較
   し、当該比較結果が同一で、かつ前記時間検出手段で検
   出された入力時間が予め決められた所定時間内の場合に
   は、前記新たに入力したデータの送信を行わないことを
   特徴とする多重伝送方式。