JP2675375B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、CCD固体撮像素子を備えた固体撮像装置に
関する。

（ロ） 従来の技術 従来、CCD固体撮像素子を用いた撮像装置に於いて
は、固体撮像素子の動作原理を活用して電子シャッタ動
作を行うことが考えられている。この電子シャッタ動作
は、１フィールド毎の光電変換期間の途中で固体撮像素
子の受光部にそれまで蓄積された光電荷を排出し、残余
の光電変換期間のみに光電荷を蓄積するもので、光電荷
を排出するタイミングに依ってシャッタ速度が決定され
る。このように、固体撮像素子の光電荷を光電変換期間
の途中で排出することで、実効光電変換期間を可変設定
することは、例えば特開昭63-24764号公報に開示されて
いる。

第２図は、上述の如き電子シャッタ動作を行う固体撮
像装置の構成を示すブロック図である。

フレームトランスファ型のCCD固体撮像素子（１）
は、撮像部（Ｉ）、蓄積部（Ｓ）及び水平レジスタ
（Ｈ）からなり、撮像部（Ｉ）で光電変換に依って得ら
れた画像電荷は、一旦蓄積部（Ｓ）に転送蓄積された後
に、水平レジスタ（Ｈ）を介して画像信号Ｘ（ｔ）とし
て出力される。この画像信号Ｘ（ｔ）は信号処理回路
（２）でサンプルホールド、ガンマ補正等の処理が施さ
れてビデオ信号Ｙ（ｔ）となる。

一方、CCD（１）は駆動回路（３）に依ってパルス駆
動されるもので、撮像部（Ｉ）には逆方向転送クロック
φ_B或いは順方向転送クロックφ_Fが排出クロック発生回
路（3B）或いは読出クロック発生回路（3F）から夫々供
給される。また、蓄積部（Ｓ）には蓄積転送クロックφ
_Sが蓄積クロック発生回路（3S）から供給され、水平レ
ジスタ（Ｈ）には水平転送クロックφ_Hが出力クロック
発生回路（3H）から出力される。これら各クロック発生
回路（3B）（3F）（3S）（3H）は同一の発振源からの基
本クロックに基づいて動作せしめられ、これと共に基本
クロックに基づいて垂直ブランキングパルスVD及び水平
ブランキングパルスHDが作成される。

読出クロック発生回路（3F）は、読出タイミング制御
回路（５）からの読出タイミング信号FTに依って動作
し、垂直ブランキングパルスVDのブランキング期間中に
撮像部（Ｉ）の画像電荷を読出駆動すると共に、排出ク
ロック発生回路（3B）は排出タイミング制御回路（４）
からの排出タイミング信号BTに従って動作し、排出タイ
ミング制御回路（４）に設定されたタイミングで撮像部
（Ｉ）の画像電荷が逆方向に転送駆動されて排出され
る。即ち、読出タイミング信号FTは、第３図に示す如く
タイミングパルス（イ）が垂直ブランキングパルスVDの
ブランキング期間に設定されており、このタイミングパ
ルス（イ）に基づいて順方向転送パルスφ_Fが発生す
る。また、排出タイミング信号BTは、垂直ブランキング
期間1Vの任意のタイミングにタイミングパルス（ロ）が
設定され、このタイミングパルス（ロ）に従って逆方向
転送パルスφ_Bが発生する。従ってタイミングパルス
（イ）からタイミングパルス（ロ）までの期間が実効光
電変換期間Ｅとなる。

ところで、画像電荷の排出駆動は、ノイズの発生防止
のために水平ブランキングパルスHDのブランキング期間
中に行う必要があり、逆転送クロックφ_Bの転送クロッ
クは、水平ブランキングパルスHDのブランキング期間内
に収められている。このため、排出タイミング制御回路
（４）は、排出駆動のタイミングを水平ブランキング期
間1Hのステップで可変設定するように構成されている。
このような排出タイミング制御回路（４）は、例えば排
出タイミングを水平走査線番号で記憶するｎビットのデ
ータメモリと垂直ブランキングパルスVDでリセットされ
て水平走査線数をカウントするｎビットのカウンタとに
依り、カウンタの出力とデータメモリに記憶されたデー
タとの一致を検知してタイミングパルスを発生するよう
に構成される。

（ハ） 発明が解決しようとする課題 しかしながら、上述の如き固体撮像装置に於いては、
画像電荷の排出タイミングが1Hのステップで可変設定さ
れるためシャッタ速度も1Hのステップ、例えばNTSC方式
の場合には63.5μＳのステップで可変設定されることに
なる。このように、シャッタ速度の変化のステップが一
定に設定される場合、シャッタ速度が遅いような場合に
は、特に問題とはならないが、シャッタ速度が速くなっ
てくると、１ステップでの変化率が大きくなるという問
題が生じる。

また、特定の撮像に於いて、あるシャッタ速度を得よ
うとする場合、所望のシャッタ速度がシャッタ速度の変
化のステップから外れていると、そのシャッタ速度を実
現することができない。

そこで本発明は、シャッタ速度の変化のステップを可
能な限り細かくし、好ましくは連続的に変化することを
目的とする。

（ニ） 課題を解決するための手段 本発明は上述の課題を解決するためのもので、受光し
た画像を光電変換することで画像情報を得る固体撮像素
子、この固体撮像素子の光電変換電荷を排出駆動した後
に読出駆動する駆動回路、この駆動回路の電荷排出駆動
タイミングを一定間隔のステップで変化して１フィール
ド期間中の任意のタイミングに設定する排出タイミング
制御回路、上記駆動回路の電荷読出駆動タイミングを１
フィールド期間中の特定期間内に可変設定する読出タイ
ミング制御回路、を備え、電荷読出駆動タイミングの設
定される特定期間が電荷排出駆動タイミングの変化する
１ステップに対応し、電荷排出駆動タイミングから電荷
読出駆動タイミングまでの期間が実効光電変換期間とな
ることを特徴とする。

（ホ） 作用 本発明に依れば、電荷排出駆動タイミングを一定間隔
で段階的に変化すると共に、その一定間隔の範囲で電荷
読出駆動タイミングを変化することで、両タイミングに
依って設定される実効光電変換期間の長さを略連続的に
変化させることができ、シャッタ速度を自由に設定でき
る。

（ヘ） 実施例 本発明の一実施例を図面に依って説明する。

第１図は本発明固体撮像装置の構成を示すブロック図
である。この図に於いてCCD固体撮像素子（１）及び駆
動回路（３）は第２図に示すものと同一で、同一部分に
は同一符号が付してある。

本発明の特徴とするところは、撮像部（Ｉ）の画像電
荷の排出タイミングを水平ブランキング期間1H単位で変
化して垂直ブランキング期間1V中の任意のタイミングに
設定すると共に、読出タイミングを1V毎の特定の1H内に
可変設定することにある。即ち、排出タイミング制御回
路（10）は、排出タイミングが水平走査番号で記憶され
るｎビットのデータメモリ（11）と垂直ブランキングパ
ルスVDでリセットされて水平ブランキングパルスHDでカ
ウントアップされるｎビットのステップカウンタ（12）
とｎビットの比較器（13）からなり、ステップカウンタ
（12）の出力がデータメモリ（11）に記憶されたデータ
と一致すると比較器（13）がタイミングパルスを出力す
るように構成され、データメモリに記憶されたデータに
基づくタイミングにパルスを有する排出タイミング信号
BTを発生する。また、読出タイミング制御回路（20）
は、読出タイミングを記憶するｍビットのデータメモリ
（21）と読出タイミング信号FTでリセットされて基本ク
ロックCKでカウントアップされるｍビットのステップカ
ウンタ（22）とｍビットの比較器（23）からなり、ステ
ップカウンタ（22）の出力がデータメモリ（21）に記憶
されたデータと一致するとタイミングパルスを発生する
ように構成される。基本クロックCKは、NTSC方式の場合
水平ブランキングパルスHDの約2700倍の周波数を有して
おり、読出タイミングを1Hの1/2700のステップ（NTSCの
場合23.8nsec）で可変設定することが可能となる。従っ
て、読出タイミング信号FTのタイミングパルスから０〜
1H期間だけ遅れたタイミングにパルスを有する読出タイ
ミング信号FTが得られる。ここで、ステップカウンタ
（22）を読出タイミング信号FTのタイミングパルスでリ
セットされてから1H期間のみ動作するように構成してお
けば、ステップカウンタ（22）のビット数ｍは最小限に
できる。

尚、データメモリ（11）（21）に変えて、ｎビット及
びｍビットのアップダウンカウンタで構成することも可
能であり、さらにｍビットのアップダウンカウンタのリ
ップルキャリー信号（カウンタが最大値か最小値にカウ
ントアップしたときに発生する信号）及びリップルボロ
ー信号（カウンタが最小値から最大値にカウントダウン
したときに発生する信号）に依ってｎビットのアップダ
ウンカウンタをカウントダウン及びカウントアップさせ
るように構成すれば、タイミングの設定が１入力に依り
可能となる。

上述の構成に依ると、CCD（１）の実効光電変換期間
Ｅは、排出タイミングが1H単位で伸長或いは短縮されて
読出タイミングが1H期間内でさらに細かく伸長或いは短
縮されることで、長さが略連続的に変化させることが可
能となる。

以上の実施例に於いては、読出タイミング制御回路
（20）をステップカウンタ（22）に依って構成する場合
を例示したが、遅延期間が０〜1Hの間で可変可能な遅延
回路に依って読出タイミング信号FTを遅延することでも
読出タイミング制御回路を構成できる。

（ト） 発明の効果 本発明に依れば、CCD固体撮像素子の実効光電変換期
間長を略連続的に変化することが可能となり、電子シャ
ッタのシャッタ速度を自由に選択でき、電子スチルカメ
ラ等に採用すれば優れた電子シャッタ機能が期待でき
る。

【図面の簡単な説明】

第１図は本発明固体撮像装置の構成を示すブロック図、
第２図は従来の固体撮像装置の構成を示すブロック図、
第３図は第２図のタイミング図である。 （１）……CCD固体撮像素子、（２）……信号処理回
路、（３）……駆動回路、（４）（10）……排出タイミ
ング制御回路、（５）（20）……読出タイミング制御回
路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】受光した画像を光電変換することで画像情
   報を得る固体撮像素子、この固体撮像素子の光電変換電
   荷を排出駆動した後に読出駆動する駆動回路、この駆動
   回路の電荷排出駆動タイミングを一定間隔のステップで
   変化して１垂直走査期間中の任意のタイミングに設定す
   る排出タイミング制御回路、上記駆動回路の電荷読出駆
   動タイミングを１垂直走査期間中の特定期間内で可変設
   定する読出タイミング制御回路、を備え、 電荷読出駆動タイミングの設定される特定範囲が電荷排
   出駆動タイミングの変化する１ステップに一致し、電荷
   排出駆動タイミングから電荷読出駆動タイミングまでの
   期間が実効光電変換期間となることを特徴とする固体撮
   像装置。
2. 【請求項２】請求項第１項記載の固体撮像装置に於い
   て、 上記排出タイミング制御回路は、上記駆動回路の電荷排
   出駆動タイミングを水平走査期間単位で可変設定すると
   共に、上記読出タイミング制御回路は、上記駆動回路の
   電荷読出駆動タイミングを各垂直走査期間で特定の１水
   平走査期間内に設定することを特徴とする固体撮像装
   置。