JP2674546B2 - Beam-lead type semiconductor device manufacturing method - Google Patents

Beam-lead type semiconductor device manufacturing method

Info

Publication number
JP2674546B2
JP2674546B2 JP7037931A JP3793195A JP2674546B2 JP 2674546 B2 JP2674546 B2 JP 2674546B2 JP 7037931 A JP7037931 A JP 7037931A JP 3793195 A JP3793195 A JP 3793195A JP 2674546 B2 JP2674546 B2 JP 2674546B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
beam lead
groove
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7037931A
Other languages
Japanese (ja)
Other versions
JPH08236528A (en
Inventor
登 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7037931A priority Critical patent/JP2674546B2/en
Publication of JPH08236528A publication Critical patent/JPH08236528A/en
Application granted granted Critical
Publication of JP2674546B2 publication Critical patent/JP2674546B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【産業上の利用分野】本発明は、ビームリード型半導体
装置の製造方法に関し、特に、半導体基板を形成する際
のエッチング処理での悪影響を最小にするビームリード
型半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a beam lead type semiconductor device, and more particularly to a method of manufacturing a beam lead type semiconductor device which minimizes an adverse effect in an etching process when forming a semiconductor substrate.

【従来の技術】一般に、従来、この種のビームリード型
半導体装置の製造方法では、図5に示されるような、3
つの工程(A)、(B)、(C)の作業がある。工程
(A)では、絶縁膜部30に被覆された半導体基板部1
0の表面上に、トランジスタ、ダイオード、および、集
積回路等の少なくとも1つで素子部2が形成される。工
程(B)では、比較的薄い金属層による微細なパターン
の素子部内配線4が素子部2内に形成されると共に、強
度を得るためほぼ10μmまたはこれ以上の厚さの金属
層によるビームリード5が絶縁膜部30上に形成され
る。素子部内配線4およびビームリード5は同種の金属
を2つ以上の工程、例えば、スパッタ工程と、2回のメ
ッキ工程、に分割して形成される。次いで、半導体基板
部10は、裏面を適当な厚さ、例えば、ほぼ50μmの
厚さまで研磨され、半導体基板部10の素子部2の背面
に当たる部分には、フォトレジスト層8が形成される。
工程(C)では、半導体基板部10が、フォトレジスト
層8にしたがったエッチングにより素子部2の近傍を残
して除去される。更に、ビームリード5および除去され
た半導体基板部10の間にあった部分の絶縁膜部30と
残されたフォトレジスト層8とが除去されて半導体基板
部10から半導体基板19が形成されると共に絶縁膜3
が形成され、且つ、ビームリード5の裏面が露出されて
ビームリード型半導体装置が完成する。図5に示される
ように、ビームリード型半導体装置のビームリード5
が、素子部2または半導体基板19に、機械的に結合さ
れているのは、絶縁膜3を挟んで半導体基板19と接し
ている部分である。この結果、図6に示されるように、
半導体基板19が素子部内配線4の範囲より十分に大き
な(ビームリード5の長さ方向でほぼ180μm)場
合、半導体基板19を介して浮遊容量が大きくなり、リ
ード間の容量が大きくなってしまう。また逆に、半導体
基板18で示されるように、素子部内配線4の範囲程度
(ビームリード5の長さ方向でほぼ170μm)まで小
さい場合、半導体基板18とビームリード5との接着部
分の面積が小さくなり、ビームリード5が半導体基板1
8から剥がれやすくなる。更に、ビームリード型半導体
装置は、数GHzの超高周波回路に使用されており、容
量の小さいことが、高性能を実現するために、非常に重
要である。
2. Description of the Related Art Generally, in a conventional method of manufacturing a beam lead type semiconductor device of this kind, as shown in FIG.
There are two processes (A), (B), and (C). In the step (A), the semiconductor substrate portion 1 covered with the insulating film portion 30
The element unit 2 is formed on the surface of 0 with at least one of a transistor, a diode, an integrated circuit, and the like. In the step (B), in-element wiring 4 having a fine pattern made of a relatively thin metal layer is formed in the element portion 2, and in order to obtain strength, a beam lead 5 made of a metal layer having a thickness of about 10 μm or more is formed. Are formed on the insulating film portion 30. The in-element wiring 4 and the beam lead 5 are formed by dividing the same kind of metal into two or more steps, for example, a sputtering step and two plating steps. Next, the back surface of the semiconductor substrate portion 10 is polished to an appropriate thickness, for example, a thickness of about 50 μm, and the photoresist layer 8 is formed on the portion of the semiconductor substrate portion 10 corresponding to the back surface of the element portion 2.
In the step (C), the semiconductor substrate portion 10 is removed by etching according to the photoresist layer 8 while leaving the vicinity of the element portion 2. Further, the insulating film portion 30 between the beam lead 5 and the removed semiconductor substrate portion 10 and the remaining photoresist layer 8 are removed to form the semiconductor substrate 19 from the semiconductor substrate portion 10 and the insulating film. Three
Is formed and the back surface of the beam lead 5 is exposed to complete the beam lead type semiconductor device. As shown in FIG. 5, the beam lead 5 of the beam lead type semiconductor device is shown.
However, what is mechanically coupled to the element portion 2 or the semiconductor substrate 19 is a portion in contact with the semiconductor substrate 19 with the insulating film 3 interposed therebetween. As a result, as shown in FIG.
When the semiconductor substrate 19 is sufficiently larger than the range of the wiring 4 in the element portion (approximately 180 μm in the length direction of the beam lead 5), the stray capacitance increases via the semiconductor substrate 19 and the capacitance between the leads also increases. On the contrary, as shown in the semiconductor substrate 18, when the wiring is small to the extent of the wiring in the element portion 4 (approximately 170 μm in the length direction of the beam lead 5), the area of the bonding portion between the semiconductor substrate 18 and the beam lead 5 is The beam lead 5 becomes smaller and the semiconductor substrate 1
It becomes easy to peel off from 8. Further, the beam lead type semiconductor device is used for an ultra high frequency circuit of several GHz, and it is very important that the capacity is small in order to realize high performance.

【発明が解決しようとする課題】上述した従来のビーム
リード型半導体装置の製造方法は、半導体基盤部の不要
部分をエッチング処理により取り除く際、半導体基板部
の面内またはウェーハ部分間でのエッチング速度のばら
つき、フォトレジスト層と半導体基板部との密着度、半
導体基板部の厚さ等により、エッチング領域の横方向へ
の拡がり方が変わり、エッチング後の半導体基板に大き
さのばらつきが現れる。この結果、半導体基板の大きさ
が小さめになった場合、半導体基板からビームリードが
剥がれやすくなるという問題点がある。他方、半導体基
板とビームリードとの機械的強度を十分に確保するため
には、ほぼ1500μm以上の大きさにする必要があ
る。ビームリードの幅広部と半導体基板とが接触する幅
が10μmで、浮遊容量がほぼ0.09pFである場
合、接触する幅が20μm増えると、浮遊容量はほぼ
0.14pFになる。このように、エッチングのばらつ
きにより半導体基板が大きめになると、浮遊容量は一層
大きくなる。この結果、従来の製造方法によるビームリ
ード型半導体装置を超高周波回路に使用するには、性能
の低下が免れないという問題点がある。本発明の課題
は、エッチング処理による悪影響を最小にして、半導体
基板とビームリードとの接触面をほぼ一定に形成でき
る、安定したビームリード型半導体装置の製造方法を提
供することである。
The above-described conventional method for manufacturing a beam-lead type semiconductor device has the etching rate within the plane of the semiconductor substrate portion or between wafer portions when the unnecessary portion of the semiconductor substrate portion is removed by etching treatment. Variation, the degree of adhesion between the photoresist layer and the semiconductor substrate portion, the thickness of the semiconductor substrate portion, and the like change the lateral expansion of the etching region, resulting in variation in size of the semiconductor substrate after etching. As a result, when the size of the semiconductor substrate becomes smaller, there is a problem that the beam leads are easily peeled off from the semiconductor substrate. On the other hand, in order to secure sufficient mechanical strength between the semiconductor substrate and the beam lead, it is necessary to make the size approximately 1500 μm 2 or more. When the contact width between the wide portion of the beam lead and the semiconductor substrate is 10 μm and the stray capacitance is about 0.09 pF, when the contact width increases by 20 μm, the stray capacitance becomes about 0.14 pF. As described above, when the semiconductor substrate becomes larger due to variations in etching, the stray capacitance becomes even larger. As a result, there is a problem in that the use of the beam-lead type semiconductor device by the conventional manufacturing method inevitably deteriorates the performance. An object of the present invention is to provide a stable method of manufacturing a beam lead type semiconductor device, which can form a contact surface between a semiconductor substrate and a beam lead substantially constant while minimizing adverse effects of the etching process.

【課題を解決するための手段】本発明によるビームリー
ド型半導体装置の製造方法は、半導体基板部のビームリ
ード形成予定領域を横切る溝を絶縁膜に被覆される表面
に形成する第1の工程と、液状の絶縁物を塗布して前記
溝を充填すると共にビームリード形成予定領域を被覆す
る第2の工程と、該絶縁物上にビームリードを形成して
活性領域に接続する第3の工程と、該活性領域を残して
前記半導体基板部および前記絶縁物の一部を選択的に除
去して半導体基板を形成する第4の工程とを含んでい
る。また、第1の工程での別の方法は、前記溝を、前記
活性領域を取り囲む位置に形成している。また、前記第
4の工程では、前記絶縁物のすべてを除去すること、お
よび、前記絶縁物を、前記溝により前記半導体基板と前
記ビームリードとの接続周辺部に形成された間隙に残す
ことのいずれかにしている。
A method of manufacturing a beam lead type semiconductor device according to the present invention comprises a first step of forming a groove crossing a beam lead formation planned region of a semiconductor substrate portion on a surface covered with an insulating film. A second step of applying a liquid insulating material to fill the groove and cover a region where a beam lead is to be formed, and a third step of forming a beam lead on the insulating material and connecting to the active area And a fourth step of forming a semiconductor substrate by selectively removing a part of the semiconductor substrate and the insulator while leaving the active region. In another method in the first step, the groove is formed at a position surrounding the active region. In addition, in the fourth step, all of the insulator is removed, and the insulator is left in a gap formed around the connection peripheral portion between the semiconductor substrate and the beam lead by the groove. Have one.

【作用】上記手段によるビームリード型半導体装置の製
造方法では、溝とこの溝に絶縁物を充填することとが、
半導体基板の大きさを規定すると共に、半導体基板とビ
ームリードとの間の浮遊容量の増加を防止している。
In the method of manufacturing the beam lead type semiconductor device by the above means, the groove and filling the groove with an insulating material are
The size of the semiconductor substrate is regulated, and the stray capacitance between the semiconductor substrate and the beam lead is prevented from increasing.

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を示す製造工程図である。
図1に示されたビームリード型半導体装置の製造方法で
は、6つの工程(A)、(B)、〜(F)が示されてい
る。まず、材料としては、従来と同様に、素子部2は、
1.0×10Ωcm以上の高抵抗値を有する半絶縁性
で、100μm×100μm程度の大きさの、“GaA
s”によるものであり、半導体基板部10の表面上で活
性領域となる。また、素子部2には、1.0〜5.0×
1018cm−3の濃度で1.5〜2.5μmの厚さの
バッファ層と、この表面を、更に、1.0〜1.5×1
17cm−3の濃度で0.3〜0.5μmの厚さのア
クティブ層とが積層されており、これらを用いてショッ
トキーダイオードが形成されているものとする。また、
半導体基板部10で素子部2以外の表面上に、厚さ約5
000オングストロームの絶縁膜部30が被覆されてい
るものとする。まず、工程(A)は、半導体基板部10
にビームリード5を固定する領域の外側に、深さ5μ
m、幅20μmほどの大きさの溝6を形成する。次の工
程(B)は、絶縁物部70としてポリイミドを、溝6に
充填すると共に、平坦部で2μmの厚さになるようにス
ピン塗布処理する。次の工程(C)は、活性領域となる
素子部2と、ビームリード5を半導体基板1に固定する
領域との部分のポリイミド(絶縁物部70)を除去す
る。次の工程(D)では、図2に示されるように、素子
部2の素子部内配線4およびほぼ120μm幅のビーム
リード5が、同種の金属を2つ以上の工程、例えば、ス
パッタ工程と、2回のメッキ工程とにより形成される。
次いで、工程は、素子部2を保護するため、ウェーハ部
分の上面をガラス板(図示されず)に張り付け、半導体
基板部10の裏面を、例えばCMP(ケミカル・メカニ
カル・ポリッシング)により、研磨して厚さをほぼ50
μmにし、素子部2の活性領域から溝6の中心線付近ま
での裏面部にフォトレジスト層8を形成する。次の工程
(E)では、半導体基板部10が、フォトレジスト層8
にしたがったエッチングにより素子部2の近傍を残して
除去され、半導体基板部10から半導体基板1が生成さ
れる。最後の工程(F)では、生成された半導体基板1
の周辺の絶縁膜部30および絶縁物部70が除去されて
ビームリード5の裏面が露出されると共に、絶縁膜3が
形成され、次いで、ガラス板から剥がされてビームリー
ド型ショットキーダイオードの半導体装置が完成する。
この例では、半導体基板の周辺部で溝の一方の壁により
間隙が形成され、半導体基板のビームリード近辺はエッ
チングの処理範囲から除外できる。この結果、ビームリ
ードが絶縁膜を介して固定される領域の面積がほぼ一定
にできると共に、面積を最小に規定できるので、半導体
基板とビームリードとの間の浮遊容量を最小に低減でき
る。例えば、ビームリードの幅広部と半導体基板とが接
触する幅が10μmで、浮遊容量がほぼ0.09pFで
ある場合、エッチング処理のばらつきにより接触する幅
が20μm増えても、浮遊容量は0.10pF以下(従
来はほぼ0.14pF)に抑えられる。また、エッチン
グ処理による半導体基板の大きさのばらつきが特性に与
える影響は極小さい。次に、図3に示される例では、図
1に示される工程(E)に続いて、溝6部分の絶縁物部
70から半導体基板1の外部露出部分を削除し、半導体
基板1とビームリード5との接続周辺部の間隙に絶縁物
7を残したものである。この絶縁物7は、半導体基板1
にビームリード5を固定する役割を有するので、ビーム
リード5を固定する溝6以外での絶縁膜3を介して接着
する面積を、より小さくすることができる。この結果、
半導体基板1のエッチング処理のばらつきにより生じる
浮遊容量のばらつきは、絶縁物7の厚さのため従来の値
より小さくなる。次に、図4に示されるれうでは、20
μmの溝6に対して縦断する50μmの縦溝61が、活
性領域の素子部2の周囲を取り囲む位置に設けられてい
る。溝6および縦溝61は、共に5μmの深さを有して
いる。縦溝61はビームリード5の長さ方向に垂直方向
のエッチング処理によるばらつきの影響を抑えることが
できる。この結果、図2に示されるような溝6だけの場
合と比較して、半導体基板とビームリードとの間の浮遊
容量を、より小さくすることができる。上記説明では、
半導体基板とビームリードとの間のエアギャップは、溝
の深さ5μmにより決定されている。この溝の深さが浅
すぎると、エアギャップは、狭く、従って、半導体基板
とビームリードとの間の浮遊容量を最小にできない。他
方、溝の深さが深すぎると、絶縁物の埋め込み性が悪
く、エッチング処理が困難になる。上記説明によるビー
ムリード型半導体装置の製造方法は、ショットキーダイ
オード以外のダイオード、トランジスタ、集積回路等に
も応用できる。また、半導体基板の材料も“GaAs”
だけではなく、“Si”等にも応用できる。特に、抵抗
率が低い半導体基板を使用する場合、ビームリード間の
浮遊容量が大きくなるため、浮遊容量の増大防止に、上
記製造方法およびこの製造方法による構造は有効であ
る。また、絶縁物としてポリイミドを使用したが、代わ
りに、他の液状絶縁物、例えば“SOG”、を使用して
も、同様な効果を得ることができる。更に、通常の半導
体装置の製造技術であるフォトリソグラフィエッチング
等の処理も適用できるので、この発明による効果は大き
い。この様に、上記構成要素の材料、形状、サイズ、位
置等は、上記機能を満たすものであれば、上記説明によ
り限定されるものではない。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a manufacturing process diagram showing an embodiment of the present invention.
In the method of manufacturing the beam lead type semiconductor device shown in FIG. 1, six steps (A), (B) and (F) are shown. First, as the material, the element portion 2 is
A semi-insulating material having a high resistance value of 1.0 × 10 7 Ωcm or more and a size of about 100 μm × 100 μm, “GaA
s ″ and becomes an active region on the surface of the semiconductor substrate portion 10. Further, the element portion 2 has 1.0 to 5.0 ×.
A buffer layer having a concentration of 10 18 cm −3 and a thickness of 1.5 to 2.5 μm, and the surface of the buffer layer were further 1.0 to 1.5 × 1.
It is assumed that an active layer having a concentration of 0 17 cm −3 and a thickness of 0.3 to 0.5 μm is stacked, and a Schottky diode is formed using these. Also,
The semiconductor substrate 10 has a thickness of about 5 on the surface other than the element 2.
It is assumed that the insulating film portion 30 of 000 angstrom is covered. First, in the step (A), the semiconductor substrate portion 10
Outside the area where the beam lead 5 is fixed to the
A groove 6 having a size of m and a width of 20 μm is formed. In the next step (B), polyimide is filled in the groove 6 as the insulator portion 70, and spin coating is performed so that the flat portion has a thickness of 2 μm. In the next step (C), the polyimide (insulator part 70) in the element part 2 which becomes the active region and the part where the beam lead 5 is fixed to the semiconductor substrate 1 is removed. In the next step (D), as shown in FIG. 2, the element portion internal wiring 4 of the element portion 2 and the beam lead 5 having a width of approximately 120 μm are formed of two or more steps of the same metal, for example, a sputtering step, It is formed by two plating steps.
Next, in the step, in order to protect the element portion 2, the upper surface of the wafer portion is attached to a glass plate (not shown), and the back surface of the semiconductor substrate portion 10 is polished by, for example, CMP (Chemical Mechanical Polishing). Thickness is almost 50
μm, and a photoresist layer 8 is formed on the back surface portion from the active region of the element portion 2 to the vicinity of the center line of the groove 6. In the next step (E), the semiconductor substrate portion 10 is turned into the photoresist layer 8
The semiconductor substrate 1 is generated from the semiconductor substrate 10 by removing the semiconductor substrate 1 by etching according to the above method, except for the vicinity of the element 2. In the final step (F), the generated semiconductor substrate 1
The insulating film portion 30 and the insulating material portion 70 around the are removed to expose the back surface of the beam lead 5, the insulating film 3 is formed, and then peeled off from the glass plate to form a semiconductor of the beam lead type Schottky diode. The device is completed.
In this example, a gap is formed by one wall of the groove at the peripheral portion of the semiconductor substrate, and the vicinity of the beam lead of the semiconductor substrate can be excluded from the etching processing range. As a result, the area of the region where the beam lead is fixed via the insulating film can be made substantially constant, and the area can be defined to the minimum, so that the stray capacitance between the semiconductor substrate and the beam lead can be reduced to the minimum. For example, if the contact width between the wide part of the beam lead and the semiconductor substrate is 10 μm and the stray capacitance is about 0.09 pF, the stray capacitance is 0.10 pF even if the contact width is increased by 20 μm due to variations in the etching process. It can be suppressed to the value below (about 0.14 pF in the past). Further, the influence of the variation in the size of the semiconductor substrate on the characteristics due to the etching process is extremely small. Next, in the example shown in FIG. 3, subsequent to the step (E) shown in FIG. 1, the externally exposed portion of the semiconductor substrate 1 is removed from the insulator portion 70 in the groove 6 to remove the semiconductor substrate 1 and the beam lead. Insulator 7 is left in the gap around the connection with 5. This insulator 7 is the semiconductor substrate 1
Since it has a role of fixing the beam lead 5 in, the area to be bonded via the insulating film 3 other than the groove 6 for fixing the beam lead 5 can be made smaller. As a result,
The variation of the stray capacitance caused by the variation of the etching process of the semiconductor substrate 1 is smaller than the conventional value due to the thickness of the insulator 7. Next, in the case shown in FIG.
A 50 μm vertical groove 61, which is cut longitudinally with respect to the μm groove 6, is provided at a position surrounding the periphery of the element portion 2 in the active region. The groove 6 and the vertical groove 61 both have a depth of 5 μm. The vertical groove 61 can suppress the influence of variations due to the etching process in the direction perpendicular to the length direction of the beam lead 5. As a result, the stray capacitance between the semiconductor substrate and the beam lead can be made smaller than in the case where only the groove 6 shown in FIG. 2 is used. In the above description,
The air gap between the semiconductor substrate and the beam lead is determined by the groove depth of 5 μm. If the depth of this groove is too shallow, the air gap will be narrow and therefore stray capacitance between the semiconductor substrate and the beam lead cannot be minimized. On the other hand, when the depth of the groove is too deep, the filling property of the insulating material is poor and the etching process becomes difficult. The method of manufacturing the beam read type semiconductor device described above can be applied to diodes other than Schottky diodes, transistors, integrated circuits, and the like. Also, the material of the semiconductor substrate is "GaAs"
It can be applied not only to "Si", etc. In particular, when a semiconductor substrate having a low resistivity is used, the stray capacitance between the beam leads becomes large. Therefore, the above manufacturing method and the structure by this manufacturing method are effective in preventing the stray capacitance from increasing. Although polyimide is used as the insulator, the same effect can be obtained by using another liquid insulator, for example, "SOG" instead. Furthermore, since a process such as photolithography etching, which is a usual semiconductor device manufacturing technique, can be applied, the effect of the present invention is great. As described above, the materials, shapes, sizes, positions, etc. of the constituent elements are not limited by the above description as long as they fulfill the above functions.

【発明の効果】以上説明したように本発明によれば、半
導体基板部のビームリード形成予定領域を横切る溝を絶
縁膜に被覆される表面に形成し、次いで、液状の絶縁物
を塗布して溝を充填すると共にビームリード形成面を被
覆した後、この絶縁物上にビームリードを形成して活性
領域に接続し、この活性領域を残して半導体基板部の一
部を選択的に除去し、半導体基板を形成する工程が提案
されている。この方法によれば、最初に形成された溝に
より、半導体基板の活性領域部分の大きさが決められ、
半導体基板のエッチング処理のばらつきには影響が少な
いので、ビームリードを半導体基板に固定する部分の面
積が固定され、この面積を最小限にして、ビームリード
間の浮遊容量を小さくできると共に、浮遊容量のばらつ
きも小さくできる。また、溝を、活性領域を取り囲む位
置に形成することにより、裏面から半導体基板をエッチ
ングする際、溝の深さ分だけ少いエッチング処理で各半
導体装置の分離ができる。この結果、作業時間の短縮、
エッチングによる横拡がりおよび横拡がりのばらつきの
縮小が得られ、より安定した製造が実現できる。
As described above, according to the present invention, a groove that traverses a region where a beam lead is to be formed in a semiconductor substrate portion is formed on the surface covered with an insulating film, and then a liquid insulating material is applied. After filling the groove and covering the beam lead forming surface, a beam lead is formed on this insulator and connected to the active region, and a part of the semiconductor substrate portion is selectively removed leaving this active region, A process of forming a semiconductor substrate has been proposed. According to this method, the size of the active region portion of the semiconductor substrate is determined by the groove formed first,
Since there is little influence on the variation in the etching process of the semiconductor substrate, the area of the portion where the beam leads are fixed to the semiconductor substrate is fixed, and this area can be minimized to reduce the stray capacitance between the beam leads and to reduce the stray capacitance. Can also be reduced. Further, by forming the groove in a position surrounding the active region, when the semiconductor substrate is etched from the back surface, each semiconductor device can be separated by a small etching process by the depth of the groove. As a result, work time is shortened,
Lateral expansion due to etching and variation in lateral expansion can be reduced, and more stable manufacturing can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す工程図である。FIG. 1 is a process chart showing one embodiment of the present invention.

【図2】図1内の一実施例を示す平面図である。FIG. 2 is a plan view showing an embodiment in FIG.

【図3】本発明の別の一実施例を示す部分断面図であ
る。
FIG. 3 is a partial cross-sectional view showing another embodiment of the present invention.

【図4】図2とは別の一実施例を示す平面図である。FIG. 4 is a plan view showing another embodiment different from FIG.

【図5】従来の一例を示す工程図である。FIG. 5 is a process chart showing a conventional example.

【図6】図5内の一例を示す平面図である。FIG. 6 is a plan view showing an example in FIG.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 素子部(活性領域) 3 絶縁膜 4 素子部内配線 5 ビームリード 6 溝 7 絶縁物(ポリイミド) 8 フォトレジスト層 10 半導体基板部 30 絶縁膜部 61 縦溝 70 絶縁物部(ポリイミド) DESCRIPTION OF SYMBOLS 1 semiconductor substrate 2 element part (active region) 3 insulating film 4 wiring in element part 5 beam lead 6 groove 7 insulator (polyimide) 8 photoresist layer 10 semiconductor substrate part 30 insulating film part 61 vertical groove 70 insulator part (polyimide)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板部のビームリード形成予定領
域を横切る溝を絶縁膜に被覆される表面に形成する第1
の工程と、液状の絶縁物を塗布して前記溝を充填すると
共にビームリード形成予定領域を被覆する第2の工程
と、該絶縁物上にビームリードを形成して活性領域に接
続する第3の工程と、該活性領域を残して前記半導体基
板部および前記絶縁物の一部を選択的に除去して半導体
基板を形成する第4の工程とを含むことを特徴とするビ
ームリード型半導体装置の製造方法。
1. A first method for forming a groove across a region for forming a beam lead of a semiconductor substrate on a surface covered with an insulating film.
A second step of applying a liquid insulating material to fill the groove and cover a region where a beam lead is to be formed, and a third step of forming a beam lead on the insulating material and connecting it to an active area. And a fourth step of selectively removing a part of the semiconductor substrate portion and the insulator while leaving the active region to form a semiconductor substrate. Manufacturing method.
【請求項2】 請求項1において、第1の工程で、前記
溝を、前記活性領域を取り囲む位置に形成することを特
徴とするビームリード型半導体装置の製造方法。
2. The method of manufacturing a beam lead type semiconductor device according to claim 1, wherein the groove is formed at a position surrounding the active region in the first step.
【請求項3】 請求項1において、前記第4の工程で、
前記絶縁物のすべてを除去することを特徴とするビーム
リード型半導体装置の製造方法。
3. The method according to claim 1, wherein in the fourth step,
A method for manufacturing a beam lead type semiconductor device, characterized in that all of said insulator is removed.
【請求項4】 請求項1において、前記第4の工程で、
前記絶縁物を残す部分は、前記溝により前記半導体基板
と前記ビームリードとの接続周辺部に形成された間隙で
あることを特徴とするビームリード型半導体装置の製造
方法。
4. The method according to claim 1, wherein in the fourth step,
The method for manufacturing a beam lead type semiconductor device, wherein the portion where the insulator is left is a gap formed by the groove at a peripheral portion of the connection between the semiconductor substrate and the beam lead.
JP7037931A 1995-02-27 1995-02-27 Beam-lead type semiconductor device manufacturing method Expired - Fee Related JP2674546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7037931A JP2674546B2 (en) 1995-02-27 1995-02-27 Beam-lead type semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7037931A JP2674546B2 (en) 1995-02-27 1995-02-27 Beam-lead type semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH08236528A JPH08236528A (en) 1996-09-13
JP2674546B2 true JP2674546B2 (en) 1997-11-12

Family

ID=12511307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7037931A Expired - Fee Related JP2674546B2 (en) 1995-02-27 1995-02-27 Beam-lead type semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2674546B2 (en)

Also Published As

Publication number Publication date
JPH08236528A (en) 1996-09-13

Similar Documents

Publication Publication Date Title
JP3287346B2 (en) Semiconductor device
US7633159B2 (en) Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
US4916520A (en) Semiconductor device with airbridge interconnection
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
JP2803408B2 (en) Semiconductor device
US9425133B2 (en) Integrated circuits and methods of forming conductive lines and conductive pads therefor
EP0608090B1 (en) Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device
JPH01266786A (en) Construction of conductor of hybrid integrated circuit and its manufacture
JP2674546B2 (en) Beam-lead type semiconductor device manufacturing method
JPH023944A (en) Semiconductor device
JPH08255810A (en) Semiconductor device and manufacture thereof
US20240038725A1 (en) Semiconductor package
JP2970622B2 (en) Semiconductor device and manufacturing method thereof
US11011491B2 (en) Semiconductor device packages and methods of manufacturing the same
JP2003109987A (en) Flip chip mounting board and semiconductor device
US6074948A (en) Method for manufacturing thin semiconductor device
JPH0443416B2 (en)
JPS63204742A (en) Manufacture of semiconductor device
JPH0786612A (en) Monolithic semiconductor device
JP3214410B2 (en) Semiconductor wiring equipment
JPH08236690A (en) Three-dimensional mounting module and manufacture thereof
JPH05251513A (en) Semiconductor device
JP2758729B2 (en) Semiconductor device
JPH01209765A (en) Thin film transistor
JPH0714989A (en) Semiconductor integrated circuit device and manufacturing thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970617

LAPS Cancellation because of no payment of annual fees