JP2672407B2 - パケット情報カウンタ - Google Patents
パケット情報カウンタInfo
- Publication number
- JP2672407B2 JP2672407B2 JP3053393A JP5339391A JP2672407B2 JP 2672407 B2 JP2672407 B2 JP 2672407B2 JP 3053393 A JP3053393 A JP 3053393A JP 5339391 A JP5339391 A JP 5339391A JP 2672407 B2 JP2672407 B2 JP 2672407B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- information
- port
- statistical information
- packet information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばＣＳＭＡ／Ｃ
Ｄ（Carrier Sense Multiple Access/Collision Detect
ion ）方式のローカル・エリア・ネットワーク（ＬＡ
Ｎ）において、複数のケーブルセグメントを相互に接続
・中継するマルチポートリピータ等に使用され、ネット
ワーク管理上必要とされる各ポートの統計情報を蓄積す
るパケット情報カウンタに関する。
Ｄ（Carrier Sense Multiple Access/Collision Detect
ion ）方式のローカル・エリア・ネットワーク（ＬＡ
Ｎ）において、複数のケーブルセグメントを相互に接続
・中継するマルチポートリピータ等に使用され、ネット
ワーク管理上必要とされる各ポートの統計情報を蓄積す
るパケット情報カウンタに関する。
【０００２】
【従来の技術】ＣＳＭＡ／ＣＤ方式のＬＡＮに使用され
るマルチポートリピータ等では、例えば衝突検出時に適
切な再送タイミングを決定する等、複数のケーブルセグ
メント間でのパケットの伝送を支障なく行うために、各
セグメントが接続されるポートの受信状況を統計情報と
して蓄積しておく必要がある。この統計情報としては、
例えばパケットの衝突回数、正常パケット受信数、ＣＲ
Ｃエラー数、パケット長エラー数及び受信クロックエラ
ー数等のエラー情報があり、これらはパケット情報カウ
ンタに順次蓄積されていくようになっている。
るマルチポートリピータ等では、例えば衝突検出時に適
切な再送タイミングを決定する等、複数のケーブルセグ
メント間でのパケットの伝送を支障なく行うために、各
セグメントが接続されるポートの受信状況を統計情報と
して蓄積しておく必要がある。この統計情報としては、
例えばパケットの衝突回数、正常パケット受信数、ＣＲ
Ｃエラー数、パケット長エラー数及び受信クロックエラ
ー数等のエラー情報があり、これらはパケット情報カウ
ンタに順次蓄積されていくようになっている。
【０００３】図３は従来のパケット情報カウンタ１の概
略構成を示すブロック図である。各セグメント２1 ，２
2 ，…，２N からポートＰ1 ，Ｐ2 ，…，ＰN を介して
入力されるパケットは、パケット情報検出器３1 ，
３2 ，…，３N に夫々入力されると共に衝突検出回路４
に入力されている。パケット情報検出器３1 〜３N は、
夫々受信パケットからＣＲＣエラー、パケット長エラー
及び受信クロックエラー等のパケット情報を検出する。
また、衝突検出回路４は、各ポートでのパケットの衝突
を検出し、パケット情報検出器３1 〜３N の動作を制御
する。パケット情報検出器３1 〜３N の出力側には、統
計情報を検出するためのカウンタ群５1 ，５2 ，…，５
N が設置されている。各カウンタ群５1 〜５N は、夫々
正常パケットカウンタ６1 、ＣＲＣエラーカウンタ
６2 、ＲＵＮＴパケットカウンタ６3 、クロックエラー
カウンタ６M 等、種々のパケット情報を夫々蓄積するた
めの複数種類のカウンタから構成されている。
略構成を示すブロック図である。各セグメント２1 ，２
2 ，…，２N からポートＰ1 ，Ｐ2 ，…，ＰN を介して
入力されるパケットは、パケット情報検出器３1 ，
３2 ，…，３N に夫々入力されると共に衝突検出回路４
に入力されている。パケット情報検出器３1 〜３N は、
夫々受信パケットからＣＲＣエラー、パケット長エラー
及び受信クロックエラー等のパケット情報を検出する。
また、衝突検出回路４は、各ポートでのパケットの衝突
を検出し、パケット情報検出器３1 〜３N の動作を制御
する。パケット情報検出器３1 〜３N の出力側には、統
計情報を検出するためのカウンタ群５1 ，５2 ，…，５
N が設置されている。各カウンタ群５1 〜５N は、夫々
正常パケットカウンタ６1 、ＣＲＣエラーカウンタ
６2 、ＲＵＮＴパケットカウンタ６3 、クロックエラー
カウンタ６M 等、種々のパケット情報を夫々蓄積するた
めの複数種類のカウンタから構成されている。
【０００４】このように構成されたパケット情報カウン
タにおいては、ポートＰ1 〜ＰN のうち、いずれか一つ
のポートで正しくパケットが受信されたときには、対応
するポート番号の正常パケットカウンタ６1 をカウント
アップさせ、データが衝突したり、受信パケットになん
らかのエラーが発生したときには、対応するポートの対
応するカウンタ６i をカウントアップさせることによ
り、順次統計情報が蓄積されることになる。
タにおいては、ポートＰ1 〜ＰN のうち、いずれか一つ
のポートで正しくパケットが受信されたときには、対応
するポート番号の正常パケットカウンタ６1 をカウント
アップさせ、データが衝突したり、受信パケットになん
らかのエラーが発生したときには、対応するポートの対
応するカウンタ６i をカウントアップさせることによ
り、順次統計情報が蓄積されることになる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のパケット情報カウンタでは、各ポート毎に必要
なパケット情報を蓄積するための複数のカウンタを設け
る必要があるため、ポート数をＮ、ポート毎に蓄積すべ
き統計情報の種類をＭとしたとき、Ｎ×Ｍ個のカウンタ
を設けなければならない。このため、ポート数やパケッ
ト情報数が増えると、カウンタ数が増大すると共に、各
カウンタの入出力のための配線数が増大し、回路規模が
大きくなってしまうという問題点がある。また、従来の
パケット情報カウンタでは、接続すべきポート数や統計
情報の種類が増えたときには、新たにカウンタを増設す
る必要があるため、システムの拡張性及び柔軟性に欠け
るという問題点もある。
た従来のパケット情報カウンタでは、各ポート毎に必要
なパケット情報を蓄積するための複数のカウンタを設け
る必要があるため、ポート数をＮ、ポート毎に蓄積すべ
き統計情報の種類をＭとしたとき、Ｎ×Ｍ個のカウンタ
を設けなければならない。このため、ポート数やパケッ
ト情報数が増えると、カウンタ数が増大すると共に、各
カウンタの入出力のための配線数が増大し、回路規模が
大きくなってしまうという問題点がある。また、従来の
パケット情報カウンタでは、接続すべきポート数や統計
情報の種類が増えたときには、新たにカウンタを増設す
る必要があるため、システムの拡張性及び柔軟性に欠け
るという問題点もある。
【０００６】本発明は、このような従来の問題点を解決
するためになされたもので、回路規模を縮小することが
でき、システムの拡張性及び柔軟性に優れたパケット情
報カウンタを提供することを目的とする。
するためになされたもので、回路規模を縮小することが
でき、システムの拡張性及び柔軟性に優れたパケット情
報カウンタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るパケット情
報カウンタは、複数のポートから夫々受信されるパケッ
トの各種エラー情報等のパケット情報を蓄積した統計情
報を記憶するメモリと、前記各ポートにおけるパケット
の衝突を検出する衝突検出手段と、前記各ポートから受
信されるパケットの前記パケット情報を検出するパケッ
ト情報検出手段と、パケットが受信されたポートを特定
する受信ポート番号を出力する受信ポートエンコード手
段と、前記衝突検出手段の出力、前記検出されたパケッ
ト情報及び前記受信ポート番号に基づいて前記メモリ内
の必要な前記統計情報を選択的に書き替える統計情報更
新手段とを具備してなることを特徴とする。
報カウンタは、複数のポートから夫々受信されるパケッ
トの各種エラー情報等のパケット情報を蓄積した統計情
報を記憶するメモリと、前記各ポートにおけるパケット
の衝突を検出する衝突検出手段と、前記各ポートから受
信されるパケットの前記パケット情報を検出するパケッ
ト情報検出手段と、パケットが受信されたポートを特定
する受信ポート番号を出力する受信ポートエンコード手
段と、前記衝突検出手段の出力、前記検出されたパケッ
ト情報及び前記受信ポート番号に基づいて前記メモリ内
の必要な前記統計情報を選択的に書き替える統計情報更
新手段とを具備してなることを特徴とする。
【０００８】
【作用】統計情報として蓄積すべき正常パケット受信
数、ＣＲＣエラー数、パケット長エラー数、受信クロッ
クエラー数等は、パケットの衝突がなく受信が完了した
場合にパケットが正常であるかどうかを示す情報として
パケット情報カウンタ内に蓄積される。パケットの衝突
があった場合には、送信端末はデータの送信を直ちに中
断するため、パケットの内容をチェックする意味は無
く、これらの情報が更新されることはない。従って、こ
れらの統計情報が書き替えられるのは、必ず１つのポー
トのみから１つのパケットが受信されている場合のみで
ある。従って、複数のポートについてのこれらの統計情
報が同時に書き替えられることはない。本発明では、こ
の点に着目し、各ポート毎の統計情報をメモリに蓄積
し、衝突検出手段の出力と受信ポート番号とパケット情
報とに基づき、統計情報更新手段によりメモリ内の必要
な統計情報を選択的に書き替えるようにしている。した
がって、この発明によれば、従来のように多数のカウン
タを必要としないため、回路構成及び入出力の配線が簡
略化され、回路規模を縮小することができる。また、本
発明によれば、ポート数及び統計情報の種類を変更した
場合でも、アドレスを変更するだけでこれに対処するこ
とができ、システムの拡張が容易になる。なお、パケッ
トの衝突を検出した場合には、統計情報として衝突があ
ったポート番号の衝突回数を更新する必要があるため、
この場合には、複数のポートについての衝突回数が同時
に書き替えられる可能性もあるが、衝突回数カウンタの
みであれば、これを各ポート毎に設けても回路規模はそ
れほど大きくなることはない。また、後述する実施例に
示す構成によれば、衝突回数についてもメモリ内に共有
化することができる。
数、ＣＲＣエラー数、パケット長エラー数、受信クロッ
クエラー数等は、パケットの衝突がなく受信が完了した
場合にパケットが正常であるかどうかを示す情報として
パケット情報カウンタ内に蓄積される。パケットの衝突
があった場合には、送信端末はデータの送信を直ちに中
断するため、パケットの内容をチェックする意味は無
く、これらの情報が更新されることはない。従って、こ
れらの統計情報が書き替えられるのは、必ず１つのポー
トのみから１つのパケットが受信されている場合のみで
ある。従って、複数のポートについてのこれらの統計情
報が同時に書き替えられることはない。本発明では、こ
の点に着目し、各ポート毎の統計情報をメモリに蓄積
し、衝突検出手段の出力と受信ポート番号とパケット情
報とに基づき、統計情報更新手段によりメモリ内の必要
な統計情報を選択的に書き替えるようにしている。した
がって、この発明によれば、従来のように多数のカウン
タを必要としないため、回路構成及び入出力の配線が簡
略化され、回路規模を縮小することができる。また、本
発明によれば、ポート数及び統計情報の種類を変更した
場合でも、アドレスを変更するだけでこれに対処するこ
とができ、システムの拡張が容易になる。なお、パケッ
トの衝突を検出した場合には、統計情報として衝突があ
ったポート番号の衝突回数を更新する必要があるため、
この場合には、複数のポートについての衝突回数が同時
に書き替えられる可能性もあるが、衝突回数カウンタの
みであれば、これを各ポート毎に設けても回路規模はそ
れほど大きくなることはない。また、後述する実施例に
示す構成によれば、衝突回数についてもメモリ内に共有
化することができる。
【０００９】なお、パケット情報が得られるのは、１つ
のポートだけにパケットが受信されている場合であるか
ら、各ポートのパケット情報検出手段は、同時に一つし
か使用されない。このため、このパケット情報検出手段
を共用することにより、更に回路規模を縮小することが
できる。また、メモリとしてデュアルポートメモリを使
用すると、統計情報を必要なタイミングで読み出すこと
ができ、ネットワーク管理が容易になるという利点があ
る。
のポートだけにパケットが受信されている場合であるか
ら、各ポートのパケット情報検出手段は、同時に一つし
か使用されない。このため、このパケット情報検出手段
を共用することにより、更に回路規模を縮小することが
できる。また、メモリとしてデュアルポートメモリを使
用すると、統計情報を必要なタイミングで読み出すこと
ができ、ネットワーク管理が容易になるという利点があ
る。
【００１０】
【実施例】以下、添付の図面に基づいて、本発明の実施
例に係るパケット情報カウンタについて説明する。図１
は、本実施例に係るパケット情報カウンタ１１の構成を
示すブロック図である。このパケット情報カウンタ１１
は、複数のセグメント２1 ，２2 ，２3 ，…，２N 上の
データを相互に中継するマルチポートリピータに内蔵さ
れる。各セグメント２1 〜２N からポートＰ1 ，Ｐ2 ，
Ｐ3 ，…，ＰN を介して入力されるパケットは、マルチ
プレクサ１２、受信キャリア検出回路１３、受信ポート
エンコーダ１４及び衝突検出回路１５に入力されてい
る。マルチプレクサ１２は、受信キャリア検出回路１３
で検出された受信ポート番号のポートを選択する。選択
されたポートの受信パケットは、パケット情報検出器１
６に入力されている。パケット情報検出器１６は、選択
された受信パケットに含まれるパケット情報を順次検出
する。
例に係るパケット情報カウンタについて説明する。図１
は、本実施例に係るパケット情報カウンタ１１の構成を
示すブロック図である。このパケット情報カウンタ１１
は、複数のセグメント２1 ，２2 ，２3 ，…，２N 上の
データを相互に中継するマルチポートリピータに内蔵さ
れる。各セグメント２1 〜２N からポートＰ1 ，Ｐ2 ，
Ｐ3 ，…，ＰN を介して入力されるパケットは、マルチ
プレクサ１２、受信キャリア検出回路１３、受信ポート
エンコーダ１４及び衝突検出回路１５に入力されてい
る。マルチプレクサ１２は、受信キャリア検出回路１３
で検出された受信ポート番号のポートを選択する。選択
されたポートの受信パケットは、パケット情報検出器１
６に入力されている。パケット情報検出器１６は、選択
された受信パケットに含まれるパケット情報を順次検出
する。
【００１１】受信キャリア検出回路１３は、各セグメン
ト２1 〜２N にこのリピータ以外の局がキャリアを送出
したことを検出する。この受信キャリア検出回路１３の
検出結果は、ラッチ回路１７でラッチされるようになっ
ている。ラッチ回路１７は、１回の受信動作中、即ちい
ずれか一つのポートの受信キャリアがアクティブになっ
てから全ての受信キャリアが非アクティブになるまでの
間にアクティブになった受信キャリアをラッチする。受
信ポートエンコーダ１４は、１つのポートのみからキャ
リアを検出した場合に、そのポート番号をｎ1 ビット
（２n1≧１）のポートアドレスにエンコードする。衝突
検出回路１５は、ポートＰ1 〜ＰN のうち、少なくとも
１つのポートで衝突が発生したことを検出する。衝突検
出回路１５の出力は、制御回路１８に入力されている。
ト２1 〜２N にこのリピータ以外の局がキャリアを送出
したことを検出する。この受信キャリア検出回路１３の
検出結果は、ラッチ回路１７でラッチされるようになっ
ている。ラッチ回路１７は、１回の受信動作中、即ちい
ずれか一つのポートの受信キャリアがアクティブになっ
てから全ての受信キャリアが非アクティブになるまでの
間にアクティブになった受信キャリアをラッチする。受
信ポートエンコーダ１４は、１つのポートのみからキャ
リアを検出した場合に、そのポート番号をｎ1 ビット
（２n1≧１）のポートアドレスにエンコードする。衝突
検出回路１５は、ポートＰ1 〜ＰN のうち、少なくとも
１つのポートで衝突が発生したことを検出する。衝突検
出回路１５の出力は、制御回路１８に入力されている。
【００１２】マルチプレクサ１９は、パケット情報検出
器１６から出力されるパケット情報を、制御回路１８の
出力に基づいて順次切り替える。また、マルチプレクサ
２０は、ラッチ回路１７にラッチされた受信キャリアを
ポート毎に切り替える。マルチプレクサ１９，２０の出
力はマルチプレクサ２１に入力されている。マルチプレ
クサ２１は、衝突検出回路１５が衝突を検出したときに
は、マルチプレクサ２０の出力を選択し、衝突検出回路
１５が衝突を検出しなかったときには、マルチプレクサ
１９の出力を選択する。
器１６から出力されるパケット情報を、制御回路１８の
出力に基づいて順次切り替える。また、マルチプレクサ
２０は、ラッチ回路１７にラッチされた受信キャリアを
ポート毎に切り替える。マルチプレクサ１９，２０の出
力はマルチプレクサ２１に入力されている。マルチプレ
クサ２１は、衝突検出回路１５が衝突を検出したときに
は、マルチプレクサ２０の出力を選択し、衝突検出回路
１５が衝突を検出しなかったときには、マルチプレクサ
１９の出力を選択する。
【００１３】また、このパケット情報カウンタ１１に
は、ＣＲＣエラー、パケット長エラー等の統計情報を蓄
積するためのデュアルポートＲＡＭ２２が設けられてい
る。図２は、このデュアルポートＲＡＭ２２に記憶され
る統計情報を示す模式図である。この図に示すように、
デュアルポートＲＡＭ２２の記憶領域は、ポート毎に区
分され、各記憶領域に正常パケットカウント値、ＣＲＣ
エラーカウント値、パケット長エラーカウント値及び衝
突回数等の各統計情報が記憶されるようになっている。
ポート数がＮ、各ポートの統計情報の種類をＭとする
と、このデュアルポートＲＡＭ２２には、Ｎ×Ｍ個の統
計情報が蓄積されることになる。
は、ＣＲＣエラー、パケット長エラー等の統計情報を蓄
積するためのデュアルポートＲＡＭ２２が設けられてい
る。図２は、このデュアルポートＲＡＭ２２に記憶され
る統計情報を示す模式図である。この図に示すように、
デュアルポートＲＡＭ２２の記憶領域は、ポート毎に区
分され、各記憶領域に正常パケットカウント値、ＣＲＣ
エラーカウント値、パケット長エラーカウント値及び衝
突回数等の各統計情報が記憶されるようになっている。
ポート数がＮ、各ポートの統計情報の種類をＭとする
と、このデュアルポートＲＡＭ２２には、Ｎ×Ｍ個の統
計情報が蓄積されることになる。
【００１４】このデュアルポートＲＡＭ２２は、加算器
２４と図示しないＣＰＵとから夫々アクセス可能なもの
となっている。デュアルポートＲＡＭ２２は、アドレス
発生回路２３からｎ2 ビットのアドレスを与えられる。
アドレス発生回路２３は、制御回路１８からの出力と受
信ポートエンコーダ１４の出力とによってアドレスを決
定する。デュアルポートＲＡＭ２２から読み出されたｎ
3 ビットの統計情報は、加算器２４によってマルチプレ
クサ２１の出力と加算され、再度同一アドレスに書き込
まれるようになっている。このように、制御回路１８、
マルチプレクサ２１、アドレス発生回路２３及び加算器
２４は、デュアルポートＲＡＭ２２に記憶された内容を
更新する統計情報更新手段を構成している。
２４と図示しないＣＰＵとから夫々アクセス可能なもの
となっている。デュアルポートＲＡＭ２２は、アドレス
発生回路２３からｎ2 ビットのアドレスを与えられる。
アドレス発生回路２３は、制御回路１８からの出力と受
信ポートエンコーダ１４の出力とによってアドレスを決
定する。デュアルポートＲＡＭ２２から読み出されたｎ
3 ビットの統計情報は、加算器２４によってマルチプレ
クサ２１の出力と加算され、再度同一アドレスに書き込
まれるようになっている。このように、制御回路１８、
マルチプレクサ２１、アドレス発生回路２３及び加算器
２４は、デュアルポートＲＡＭ２２に記憶された内容を
更新する統計情報更新手段を構成している。
【００１５】次にこのように構成された本実施例に係る
パケット情報カウンタ１１の動作について説明する。先
ず、初期設定時には、ＣＰＵによりデュアルポートＲＡ
Ｍ２２の全アドレスに０が書き込まれ、統計情報がクリ
アされる。パケット情報カウンタ１１は、１回の受信動
作が終了した時点で一連の動作を行う。ここで、１回の
受信動作とは、いずれか一つのポートの受信キャリアが
アクティブになってから、全てのポートの受信キャリア
が非アクティブになるまでの動作である。
パケット情報カウンタ１１の動作について説明する。先
ず、初期設定時には、ＣＰＵによりデュアルポートＲＡ
Ｍ２２の全アドレスに０が書き込まれ、統計情報がクリ
アされる。パケット情報カウンタ１１は、１回の受信動
作が終了した時点で一連の動作を行う。ここで、１回の
受信動作とは、いずれか一つのポートの受信キャリアが
アクティブになってから、全てのポートの受信キャリア
が非アクティブになるまでの動作である。
【００１６】受信中にパケットの衝突が発生した場合に
は、衝突検出回路１５がこれを検出し、マルチプレクサ
２１をマルチプレクサ２０側に切り替え、衝突回数が更
新される。即ち、制御回路１８は、マルチプレクサ２０
を制御して各ポートの受信キャリアを順番に選択すると
共に、アドレス発生回路２３を制御してデュアルポート
ＲＡＭ２２に記憶されている各ポートの衝突回数データ
を順番に加算器２４に読み出す。加算器２４は、受信キ
ャリアがアクティブであるポートについては、読み出さ
れた衝突回数データに１を加算してデュアルポートＲＡ
Ｍ２２に書き込む。これにより、衝突回数のデータを更
新することができる。
は、衝突検出回路１５がこれを検出し、マルチプレクサ
２１をマルチプレクサ２０側に切り替え、衝突回数が更
新される。即ち、制御回路１８は、マルチプレクサ２０
を制御して各ポートの受信キャリアを順番に選択すると
共に、アドレス発生回路２３を制御してデュアルポート
ＲＡＭ２２に記憶されている各ポートの衝突回数データ
を順番に加算器２４に読み出す。加算器２４は、受信キ
ャリアがアクティブであるポートについては、読み出さ
れた衝突回数データに１を加算してデュアルポートＲＡ
Ｍ２２に書き込む。これにより、衝突回数のデータを更
新することができる。
【００１７】受信中にパケットの衝突が発生しなかった
場合には、マルチプレクサ２１は、マルチプレクサ１９
の出力を選択し、受信パケットの各種統計情報を更新す
る。即ち、制御回路１８は、マルチプレクサ１９を制御
してパケット情報検出器１６で検出されたＣＲＣエラ
ー、クロックエラー等のパケット情報を順番に検索する
と共に、統計情報の種類を示す情報をアドレス発生回路
２３に出力する。また、アドレス発生回路２３には、受
信ポートエンコーダ１４からの受信ポート番号が供給さ
れる。アドレス発生回路２３は、受信ポート番号と統計
情報の種類とにより決定されるアドレスをデュアルポー
トＲＡＭ２２に出力する。これによりＲＡＭ２２からは
受信ポートの各統計情報が順番に加算器２４に読み出さ
れる。加算器２４は、マルチプレクサ１９から出力され
る該当統計情報の情報ビットが１である場合に、読み出
された統計情報をインクリメントしてデュアルポートＲ
ＡＭ２２に書き込む。これにより受信ポートの統計情報
が書き替えられる。
場合には、マルチプレクサ２１は、マルチプレクサ１９
の出力を選択し、受信パケットの各種統計情報を更新す
る。即ち、制御回路１８は、マルチプレクサ１９を制御
してパケット情報検出器１６で検出されたＣＲＣエラ
ー、クロックエラー等のパケット情報を順番に検索する
と共に、統計情報の種類を示す情報をアドレス発生回路
２３に出力する。また、アドレス発生回路２３には、受
信ポートエンコーダ１４からの受信ポート番号が供給さ
れる。アドレス発生回路２３は、受信ポート番号と統計
情報の種類とにより決定されるアドレスをデュアルポー
トＲＡＭ２２に出力する。これによりＲＡＭ２２からは
受信ポートの各統計情報が順番に加算器２４に読み出さ
れる。加算器２４は、マルチプレクサ１９から出力され
る該当統計情報の情報ビットが１である場合に、読み出
された統計情報をインクリメントしてデュアルポートＲ
ＡＭ２２に書き込む。これにより受信ポートの統計情報
が書き替えられる。
【００１８】このようにして更新された統計情報は、デ
ュアルポートＲＡＭ２２のもう一方のポートからＣＰＵ
によって読み出される。
ュアルポートＲＡＭ２２のもう一方のポートからＣＰＵ
によって読み出される。
【００１９】このように、本実施例に係るパケット情報
カウンタ１１によれば、各ポートの統計情報をデュアル
ポートＲＡＭ２２に蓄積するようにしているので、従来
のように、多数のカウンタを用いた場合に比べ、その回
路構成及び入出力配線を簡略化することができ、回路規
模を縮小することができると共に、システム拡張に対す
る柔軟性を向上させることができる。また、本実施例で
は、正常受信時の受信パケットは唯一であることに基づ
き、パケット情報検出器１６を各ポートで共有している
ので、更に回路規模を縮小することができる。
カウンタ１１によれば、各ポートの統計情報をデュアル
ポートＲＡＭ２２に蓄積するようにしているので、従来
のように、多数のカウンタを用いた場合に比べ、その回
路構成及び入出力配線を簡略化することができ、回路規
模を縮小することができると共に、システム拡張に対す
る柔軟性を向上させることができる。また、本実施例で
は、正常受信時の受信パケットは唯一であることに基づ
き、パケット情報検出器１６を各ポートで共有している
ので、更に回路規模を縮小することができる。
【００２０】なお、統計情報を記憶するメモリは、特に
デュアルポートＲＡＭに限定されるものではないが、こ
の実施例のように、デュアルポートＲＡＭを使用する
と、ＣＰＵ側からのアクセスが容易になり、ＣＰＵのメ
モリアクセス時の待ち時間を短縮することができるとい
う利点がある。
デュアルポートＲＡＭに限定されるものではないが、こ
の実施例のように、デュアルポートＲＡＭを使用する
と、ＣＰＵ側からのアクセスが容易になり、ＣＰＵのメ
モリアクセス時の待ち時間を短縮することができるとい
う利点がある。
【００２１】
【発明の効果】以上述べたように、本発明によれば、各
ポートの統計情報をメモリに蓄積するようにしているの
で、多数のカウンタを用いた従来のものに比べ、その回
路構成及び入出力配線を簡略化することができ、回路規
模を大幅に縮小することができる。また、本発明によれ
ば、統計情報の蓄積にメモリを使用したことにより、ポ
ート数及び統計情報の種類等を変更する場合にも、アド
レス指定を変えるだけでよいため、システムの拡張性及
び柔軟性を向上させることができるという効果を奏す
る。
ポートの統計情報をメモリに蓄積するようにしているの
で、多数のカウンタを用いた従来のものに比べ、その回
路構成及び入出力配線を簡略化することができ、回路規
模を大幅に縮小することができる。また、本発明によれ
ば、統計情報の蓄積にメモリを使用したことにより、ポ
ート数及び統計情報の種類等を変更する場合にも、アド
レス指定を変えるだけでよいため、システムの拡張性及
び柔軟性を向上させることができるという効果を奏す
る。
【図１】 本発明の実施例に係るパケット情報カウンタ
のブロック図である。
のブロック図である。
【図２】 同パケット情報カウンタにおけるデュアルポ
ートＲＡＭの記憶データを示す模式図である。
ートＲＡＭの記憶データを示す模式図である。
【図３】 従来のパケット情報カウンタのブロック図で
ある。
ある。
１，１１…パケット情報カウンタ、２1 〜２N …セグ
メント、３1 〜３N ，１６…パケット情報検出器、４，
１５…衝突検出回路、５1 〜５N …カウンタ群、１２，
１９〜２１…マルチプレクサ、１３…受信キャリア検出
回路、１４…受信ポートエンコーダ、１７…ラッチ回
路、１８…制御回路、２２…デュアルポートＲＡＭ、２
３…アドレス発生回路、２４…加算器。
メント、３1 〜３N ，１６…パケット情報検出器、４，
１５…衝突検出回路、５1 〜５N …カウンタ群、１２，
１９〜２１…マルチプレクサ、１３…受信キャリア検出
回路、１４…受信ポートエンコーダ、１７…ラッチ回
路、１８…制御回路、２２…デュアルポートＲＡＭ、２
３…アドレス発生回路、２４…加算器。
Claims (3)
- 【請求項１】 複数のポートから夫々受信されるパケッ
トの各種エラー情報等のパケット情報を蓄積した統計情
報を記憶するメモリと、前記各ポートにおけるパケット
の衝突を検出する衝突検出手段と、前記各ポートから受
信されるパケットの前記パケット情報を検出するパケッ
ト情報検出手段と、パケットが受信されたポートを特定
する受信ポート番号を出力する受信ポートエンコード手
段と、前記衝突検出手段の出力、前記検出されたパケッ
ト情報及び前記受信ポート番号に基づいて前記メモリ内
の必要な前記統計情報を選択的に書き替える統計情報更
新手段とを具備してなることを特徴とするパケット情報
カウンタ。 - 【請求項２】 前記複数のポートのうちパケットを受信
したポートを選択する選択手段を備え、この選択手段で
受信ポートを選択することにより前記パケット情報検出
手段を前記複数のポートで共有したことを特徴とする請
求項１記載のパケット情報カウンタ。 - 【請求項３】 前記メモリは、前記統計情報の更新と前
記統計情報の読み出しとを夫々異なるポートから行うこ
とが可能なデュアルポートメモリであることを特徴とす
る請求項１又は２記載のパケット情報カウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053393A JP2672407B2 (ja) | 1991-02-25 | 1991-02-25 | パケット情報カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053393A JP2672407B2 (ja) | 1991-02-25 | 1991-02-25 | パケット情報カウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270527A JPH04270527A (ja) | 1992-09-25 |
| JP2672407B2 true JP2672407B2 (ja) | 1997-11-05 |
Family
ID=12941581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053393A Expired - Fee Related JP2672407B2 (ja) | 1991-02-25 | 1991-02-25 | パケット情報カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672407B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108833203B (zh) * | 2018-05-23 | 2021-04-30 | 新华三信息安全技术有限公司 | 一种报文统计方法及装置 |
| DE102019106410A1 (de) * | 2019-03-13 | 2020-09-17 | Liebherr-Aerospace Lindenberg Gmbh | Vorrichtung und Verfahren zur Datenübertragung |
-
1991
- 1991-02-25 JP JP3053393A patent/JP2672407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04270527A (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884101A (en) | Apparatus for detecting data buffer faults | |
| US6700894B1 (en) | Method and apparatus for shared buffer packet switching | |
| EP0180448B1 (en) | Method of simultaneously transmitting isochronous and nonisochronous data on a local area network | |
| US5477536A (en) | Method and system for routing information between nodes in a communication network | |
| JP2672407B2 (ja) | パケット情報カウンタ | |
| US5309435A (en) | Multiring data transmission system | |
| EP0212701A1 (en) | Method of getting access to and utilizing a message channel in a communication system and arrangement for performing the method | |
| US5687173A (en) | Addressable high speed counter array | |
| JPH07273785A (ja) | リングシステムにおけるノード間情報収集方式 | |
| CA1317676C (en) | Address detection circuit using a memory | |
| JPH0226920B2 (ja) | ||
| US6314489B1 (en) | Methods and systems for storing cell data using a bank of cell buffers | |
| KR100226540B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
| US6370610B1 (en) | Apparatus for swapping input values into corresponding output values | |
| EP0365745A2 (en) | A method for detecting and avoiding erroneous decombining in combining networks for parallel computing systems | |
| US4771402A (en) | Address comparator | |
| JP2702171B2 (ja) | フレーム変換回路 | |
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| JP2540486B2 (ja) | 複数ル−プを用いたデ−タ送受信方法 | |
| JPH04220834A (ja) | Ａｔｍスイッチにおける優先制御バッファの制御方式 | |
| JPH0323026B2 (ja) | ||
| JPS6327741B2 (ja) | ||
| JP2586350B2 (ja) | Ｏｓｉ管理における障害検出処理方法及び装置 | |
| JPH09247202A (ja) | ノード装置 | |
| JP2619518B2 (ja) | データ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |