JP2669388B2 - Tape carrier type semiconductor device - Google Patents

Tape carrier type semiconductor device

Info

Publication number
JP2669388B2
JP2669388B2 JP7062344A JP6234495A JP2669388B2 JP 2669388 B2 JP2669388 B2 JP 2669388B2 JP 7062344 A JP7062344 A JP 7062344A JP 6234495 A JP6234495 A JP 6234495A JP 2669388 B2 JP2669388 B2 JP 2669388B2
Authority
JP
Japan
Prior art keywords
electrically connected
wiring
insulating film
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7062344A
Other languages
Japanese (ja)
Other versions
JPH08264589A (en
Inventor
史男 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7062344A priority Critical patent/JP2669388B2/en
Publication of JPH08264589A publication Critical patent/JPH08264589A/en
Application granted granted Critical
Publication of JP2669388B2 publication Critical patent/JP2669388B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はテープキャリア方式半導
体装置に関し、特に情報処理装置等の電子機器に使用さ
れる集積回路(LSI)の実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tape carrier type semiconductor device, and more particularly to a mounting structure of an integrated circuit (LSI) used in electronic equipment such as an information processing device.

【0002】[0002]

【従来の技術】近年、情報処理装置等に使用される集積
回路の集積度は増加の一途を辿る一方であり、それに伴
ってLSIパッケージもDIP(Dual Inlin
e Package)、QFP(Quad Flat
Package)、PGA(Pin Grid Arr
ay)へと高密度化が進んでいる。また、さらに高密度
化を行うために、絶縁フィルムにLSIを接続するTC
P(Tape Carrier Package)も使
用されている。
2. Description of the Related Art In recent years, the degree of integration of integrated circuits used in information processing devices and the like has been increasing, and along with this, LSI packages have also become DIP (Dual Inlin).
e Package), QFP (Quad Flat)
Package), PGA (Pin Grid Arr)
The densification is progressing to ay). Moreover, in order to further increase the density, TC for connecting the LSI to the insulating film
P (Tape Carrier Package) is also used.

【0003】例えば、図8に示すように、ICチップ2
5に取付けられたリード26を圧力パッド22によって
回路基板23上のOLB(Outer Lead Bo
nding)パッド24に圧接し、リード26をOLB
パッド24に電気的に接続している。圧力パッド22は
熱伝導プレート21と一体となっており、ICチップ2
5から発生した熱は熱伝導プレート21から外部に排熱
される。この実装技術については、USPatent
No.4658331に詳述されている。
For example, as shown in FIG.
The lead 26 attached to the No. 5 is connected to the OLB (Outer Lead Bo) on the circuit board 23 by the pressure pad 22.
nding) to the pad 24 by pressure contact and lead 26 to the OLB.
It is electrically connected to the pad 24. The pressure pad 22 is integrated with the heat conduction plate 21, and the IC chip 2
The heat generated from 5 is exhausted to the outside from the heat conduction plate 21. About this mounting technology, US Patent
No. See 4658331.

【0004】[0004]

【発明が解決しようとする課題】上述した従来の集積回
路の実装構造では、高密度パッケージであるPGAの場
合、PGAの基板の裏面に入出力(I/O)ピンを設
け、これらの入出力ピンの配線基板上への半田付け等で
PGAを配線基板上に実装している。
In the conventional integrated circuit mounting structure described above, in the case of a PGA which is a high-density package, input / output (I / O) pins are provided on the back surface of the PGA substrate, and these input / output (I / O) pins are provided. The PGA is mounted on the wiring board by soldering the pins onto the wiring board.

【0005】しかしながら、実装した後に入出力ピンの
半田付け等の検査を行うときに半田付け等の実装部分が
PGAに隠れて見えなくなるので、実装後の入出力ピン
の半田付け等を外観検査によって検査することができな
い。
However, when the soldering or the like of the input / output pins is inspected after mounting, the mounting portion for soldering or the like is hidden by the PGA and cannot be seen. Can not be inspected.

【0006】また、ICチップに取付けられたリードを
圧力パッドで回路基板上のOLBパッドに圧接して電気
的に接続する場合、回路基板上のOLBパッドとリード
とを圧接することで電気的に接続しているため、接続の
信頼性が低く、半導体装置の信頼性を大きく損う原因と
なっている。
Further, when a lead attached to an IC chip is pressed against an OLB pad on a circuit board with a pressure pad to be electrically connected, the OLB pad on the circuit board is electrically connected to the lead by pressing. Because of the connection, the reliability of the connection is low, which causes the reliability of the semiconductor device to be greatly impaired.

【0007】そこで、本発明の目的は上記の問題点を解
消し、実装後の半田付け状態を外観検査で検査すること
ができ、接続の信頼性を高くして半導体装置の信頼性を
向上させることができるテープキャリア方式半導体装置
を提供することにある。
Therefore, an object of the present invention is to solve the above-mentioned problems, to enable the appearance of a soldered state after mounting to be inspected by an appearance inspection, to improve the reliability of connection, and to improve the reliability of a semiconductor device. It is an object of the present invention to provide a tape carrier type semiconductor device which can be manufactured.

【0008】[0008]

【課題を解決するための手段】本発明によるテープキャ
リア方式半導体装置は、任意の配線が施された絶縁フィ
ルムに集積回路を電気的に接続したテープキャリア方式
半導体装置であって、一端が前記集積回路の入出力端子
に電気的に接続される配線の他端に電気的に接続されか
つ配線基板上の対応する位置に配設された半田を吸上げ
充填るスルーホールと、一端が前記集積回路の入出
力端子に電気的に接続される配線の他端に電気的に接続
されかつ前記配線基板上の対応する位置に電気的に接続
されるリード接続部材とを前記絶縁フィルム上に備えて
いる。
A tape carrier type semiconductor device according to the present invention is a tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with an arbitrary wiring. Suctions the solder that is electrically connected to the other end of the wiring that is electrically connected to the input / output terminals of the circuit and is placed at the corresponding position on the wiring board.
Is electrically connected to the through-hole you fill the corresponding position of one end of the integrated circuit is connected to input and output to the other end of the wiring which is electrically connected to the terminals electrically and the wiring substrate Te A lead connecting member is provided on the insulating film.

【0009】本発明による他のテープキャリア方式半導
体装置は、上記の構成のほかに、一端が前記集積回路の
入出力端子に電気的に接続される配線の他端に電気的に
接続されかつ前記配線基板上の対応する位置に配設され
たワイヤボンディング用のパッドにワイヤを介して電気
的に接続されるワイヤボンディング用パッド部材を前記
絶縁フィルム上に具備している。
In another tape carrier type semiconductor device according to the present invention, in addition to the above configuration, one end is electrically connected to the other end of a wiring electrically connected to an input / output terminal of the integrated circuit. A pad member for wire bonding, which is electrically connected via a wire to a pad for wire bonding arranged at a corresponding position on the wiring board, is provided on the insulating film.

【0010】本発明による別のテープキャリア方式半導
体装置は、上記の構成のほかに、一端が前記集積回路の
入出力端子に電気的に接続される配線の他端に電気的に
接続されかつ前記配線基板上の対応する位置に配設され
た布線接続用のパッドに布線を介して電気的に接続され
る布線接続用パッド部材を前記絶縁フィルム上に具備し
ている。
In another tape carrier type semiconductor device according to the present invention, in addition to the above-described structure, one end is electrically connected to the other end of a wiring electrically connected to an input / output terminal of the integrated circuit. A wiring connection pad member that is electrically connected via a wiring to a wiring connection pad disposed at a corresponding position on the wiring board is provided on the insulating film.

【0011】本発明によるさらに別のテープキャリア方
式半導体装置は、任意の配線が施された絶縁フィルムに
集積回路を電気的に接続したテープキャリア方式半導体
装置であって、一端が前記集積回路の入出力端子に電気
的に接続される配線の他端に電気的に接続されかつ配線
基板上の対応する位置に配設された半田を吸上げて充填
るスルーホールと、一端が前記集積回路の入出力端子
に電気的に接続される配線の他端に電気的に接続されか
つ前記配線基板上の対応する位置に配設されたワイヤボ
ンディング用のパッドにワイヤを介して電気的に接続さ
れるワイヤボンディング用パッド部材とを前記絶縁フィ
ルム上に備えている。
[0011] Still another tape carrier type semiconductor device according to the present invention is a tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with arbitrary wiring, and one end of the tape carrier type semiconductor device is provided with the integrated circuit. Suction and filling of solder that is electrically connected to the other end of the wiring that is electrically connected to the output terminal and that is arranged at the corresponding position on the wiring board
And a through hole you, one end of the wire bonding which is disposed electrically to the other end of the wiring connected are electrically connected and the corresponding position on the wiring board to the input and output terminals of the integrated circuit A pad member for wire bonding electrically connected to the pad via a wire is provided on the insulating film.

【0012】本発明によるさらにまた別のテープキャリ
ア方式半導体装置は、任意の配線が施された絶縁フィル
ムに集積回路を電気的に接続したテープキャリア方式半
導体装置であって、一端が前記集積回路の入出力端子に
電気的に接続される配線の他端に電気的に接続されかつ
配線基板上の対応する位置に配設された半田を吸上げて
充填るスルーホールと、一端が前記集積回路の入出力
端子に電気的に接続される配線の他端に電気的に接続さ
れかつ前記配線基板上の対応する位置に配設された布線
接続用のパッドに布線を介して電気的に接続される布線
接続用パッド部材とを前記絶縁フィルム上に備えてい
る。
Still another tape carrier type semiconductor device according to the present invention is a tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with arbitrary wiring, and one end of the integrated circuit is provided at one end. and a through hole you <br/> filled wicking electrically connected to the connected to the other end of the wiring electrically and solder disposed in corresponding positions on the wiring board to the input-output terminal, one end Is electrically connected to the other end of the wiring electrically connected to the input / output terminal of the integrated circuit, and connected to a wiring connection pad disposed at a corresponding position on the wiring board via a wiring. And a wiring connection pad member electrically connected to the insulating film.

【0013】[0013]

【作用】絶縁フィルムキャリアにスルーホールを設け、
スルーホール内に配線基板上のパッドに供給された半田
を吸い上がらせて絶縁フィルムキャリアと配線基板とを
電気的かつ機械的に接続する。
[Function] A through hole is provided in the insulating film carrier,
The insulating film carrier and the wiring board are electrically and mechanically connected by sucking up the solder supplied to the pad on the wiring board into the through hole.

【0014】これによって、絶縁フィルムキャリアと配
線基板との接続工程を簡単化することが可能となり、半
導体装置が製造しやすくなるとともに、低コスト化が可
能となる。
As a result, the process of connecting the insulating film carrier and the wiring board can be simplified, the semiconductor device can be easily manufactured, and the cost can be reduced.

【0015】また、スルーホール内への半田の吸い上が
り状態を外観検査で確認することが可能となるので、実
装後の半田付け状態の検査が容易となる。さらに、絶縁
フィルムキャリアと配線基板との接続を半田を用いて行
っているので、半導体装置に対する信頼性が向上する。
Further, since it becomes possible to confirm the state of the solder sucked into the through hole by the visual inspection, the inspection of the soldered state after mounting becomes easy. Furthermore, since the connection between the insulating film carrier and the wiring board is made using solder, the reliability of the semiconductor device is improved.

【0016】さらにまた、絶縁フィルムキャリア上のア
ウタリードにリードやボンディングパッド、あるいは半
田付け用パッドを夫々接続するように設置することで、
LSIと配線基板との接続ポイントを任意に増やすこと
も可能となり、より多くの接続ポイントを持ったLSI
にも対応可能となる。
Furthermore, by installing leads, bonding pads, or soldering pads to the outer leads on the insulating film carrier, respectively,
It is also possible to arbitrarily increase the number of connection points between the LSI and the wiring board, and an LSI having more connection points
Can also be handled.

【0017】[0017]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0018】図1は本発明の一実施例の斜視図であり、
図2は本発明の一実施例の部分断面図である。これらの
図において、本発明の一実施例によるテープキャリア方
式半導体装置は絶縁フィルムキャリア1とLSI5とが
機械的かつ電気的に接続されて構成されている。
FIG. 1 is a perspective view of an embodiment of the present invention.
FIG. 2 is a partial sectional view of an embodiment of the present invention. In these figures, a tape carrier type semiconductor device according to an embodiment of the present invention is constructed by connecting an insulating film carrier 1 and an LSI 5 mechanically and electrically.

【0019】厚さ約100μmの絶縁フィルムキャリア
1上にはCu等の導体にて幅40μmのアウタリード4
a,4bが配線されている。絶縁フィルムキャリア1の
中央部にはLSI5をマウントできるようにLSI5の
外形よりも大きな穴が設けられている。
On the insulating film carrier 1 having a thickness of about 100 μm, outer leads 4 having a width of 40 μm made of a conductor such as Cu
a and 4b are wired. A hole larger than the outer shape of the LSI 5 is provided at the center of the insulating film carrier 1 so that the LSI 5 can be mounted.

【0020】この穴にLSI5をセットし、LSI5の
入出力端子とインナリード3とをILB(Inner
Lead Bonding)部7で接続することで、絶
縁フィルムキャリア1とLSI5とが機械的かつ電気的
に接続される。インナリード3及びアウタリード4a,
4bは夫々LSI5と配線基板(図示せず)とを電気的
に接続するためのものである。
The LSI 5 is set in this hole, and the input / output terminal of the LSI 5 and the inner lead 3 are connected to the ILB (Inner).
The insulating film carrier 1 and the LSI 5 are mechanically and electrically connected to each other by connecting at the lead bonding section 7. The inner lead 3 and the outer lead 4a,
4b is for electrically connecting the LSI 5 to a wiring board (not shown).

【0021】アウタリード4aは一端がインナリード3
と接続され、他端にOLB部2が設けられている。ま
た、アウタリード4bは一端がインナリード3と接続さ
れ、他端にリード6が接続されている。
One end of the outer lead 4a is the inner lead 3
And an OLB part 2 is provided at the other end. The outer lead 4b has one end connected to the inner lead 3 and the other end connected to the lead 6.

【0022】OLB部2は絶縁フィルムキャリア1を貫
通するスルーホール2aと、スルーホール2aの壁面に
アウタリード4aと同じ導体でメタライズされたメタラ
イズ部2bとから構成されている。スルーホール2aの
形状は円形や方形等の制限はなく、また断面形状も長方
形や台形等の制限はないが、配線基板に対向する開口部
の大きさが約100μmφが望ましい。
The OLB portion 2 comprises a through hole 2a penetrating the insulating film carrier 1 and a metallized portion 2b metallized on the wall surface of the through hole 2a with the same conductor as the outer lead 4a. The shape of the through-hole 2a is not limited to a circle or a square, and the cross-sectional shape is not limited to a rectangle or a trapezoid. However, the size of the opening facing the wiring board is preferably about 100 μmφ.

【0023】図3は図1のOLB部2の拡大断面図であ
り、図4は図1のOLB部2の接続工程を示す図であ
る。図4(a)は配線基板8のパッド10上への半田9
の供給を示す図であり、図4(b)は配線基板8のパッ
ド10上の半田9に絶縁フィルムキャリア1のOLB部
2を重ねた状態を示す図であり、図4(c)は配線基板
8のパッド10上の半田9が絶縁フィルムキャリア1の
OLB部2に充填された状態を示す図である。
FIG. 3 is an enlarged sectional view of the OLB section 2 of FIG. 1, and FIG. 4 is a view showing a process of connecting the OLB section 2 of FIG. FIG. 4A shows the solder 9 on the pad 10 of the wiring board 8.
FIG. 4B is a view showing a state in which the OLB portion 2 of the insulating film carrier 1 is overlaid on the solder 9 on the pads 10 of the wiring board 8, and FIG. FIG. 4 is a diagram showing a state in which solder 9 on a pad 10 of a substrate 8 is filled in an OLB portion 2 of an insulating film carrier 1.

【0024】これら図3及び図4を用いてOLB部2の
スルーホール2a内に半田を充填する方法について説明
する。
A method of filling the through holes 2a of the OLB portion 2 with solder will be described with reference to FIGS. 3 and 4.

【0025】絶縁フィルムキャリア1に形成されたOL
B部2のスルーホール2aの側壁には半田9が濡れやす
いようなメタライズが施されてメタライズ部2bが形成
されている。また、メタライズ部2bはスルーホール2
aのみでなく、絶縁フィルムキャリア1の表面及び裏面
のスルーホール2a周辺にも形成され、半田9の密着面
積がより大きくなるようにしてある。
OL formed on the insulating film carrier 1
A metallized portion 2b is formed on the side wall of the through hole 2a of the B portion 2 by metallizing so that the solder 9 is easily wetted. In addition, the metallized portion 2b is a through hole 2.
Not only a, but also around the through holes 2a on the front surface and the back surface of the insulating film carrier 1, the contact area of the solder 9 becomes larger.

【0026】半田9がこのスルーホール2a内に充填さ
れることで、配線基板8と絶縁フィルムキャリア1上の
OLB部2とが電気的及び機械的に接続される。半田9
としてはSn63%とPb37%とからなる共晶半田や
Sn5%とPb95%とからなる高温半田、及びAu2
0%とSn80%とからなる高温半田等を使用する。
By filling the through hole 2a with the solder 9, the wiring board 8 and the OLB portion 2 on the insulating film carrier 1 are electrically and mechanically connected. Solder 9
Are eutectic solder consisting of Sn63% and Pb37%, high temperature solder consisting of Sn5% and Pb95%, and Au2.
A high temperature solder or the like composed of 0% and Sn80% is used.

【0027】絶縁フィルムキャリア1を配線基板8に接
続する場合、まず配線基板8のパッド10上に半田9を
供給する[図4(a)参照]。ここで、パッド10は配
線基板8内に形成された内層パターンに接続されてお
り、さらに外部に接続されるように配線されている。
When the insulating film carrier 1 is connected to the wiring board 8, the solder 9 is first supplied onto the pads 10 of the wiring board 8 [see FIG. 4 (a)]. Here, the pad 10 is connected to the inner layer pattern formed in the wiring board 8 and further wired so as to be connected to the outside.

【0028】絶縁フィルムキャリア1のOLB部2が配
線基板8のパッド10の上にくるように絶縁フィルムキ
ャリア1を配線基板8上に重ね合せる[図4(b)参
照]。この後に、絶縁フィルムキャリア1及び配線基板
8全体を200℃〜250℃に加熱して半田9を溶融す
る。これによって、半田9がOLB部2のスルーホール
2a内に吸い上げられる[図4(c)参照]。
The insulating film carrier 1 is superposed on the wiring board 8 so that the OLB portion 2 of the insulating film carrier 1 is on the pad 10 of the wiring board 8 [see FIG. 4 (b)]. Thereafter, the insulating film carrier 1 and the entire wiring board 8 are heated to 200 ° C. to 250 ° C. to melt the solder 9. As a result, the solder 9 is sucked into the through hole 2a of the OLB portion 2 (see FIG. 4C).

【0029】スルーホール2aの側壁には半田9が濡れ
やすいようにメタライズ部2bが形成されているので、
半田9はスルーホール2a内を非常に吸い上がりやすく
なっている。また、メタライズ部2bは絶縁フィルムキ
ャリア1上の配線(アウタリード4a)につながってい
るので、電気的にLSI5に接続することができる。
Since the metallized portion 2b is formed on the side wall of the through hole 2a so that the solder 9 is easily wetted,
The solder 9 is very easy to suck up in the through hole 2a. Further, since the metallized portion 2b is connected to the wiring (outer lead 4a) on the insulating film carrier 1, it can be electrically connected to the LSI 5.

【0030】上記の如く、本実施例では簡単な方法で絶
縁フィルムキャリア1と配線基板8とを接続することが
でき、スルーホール2aへの半田9の充填状態を外観検
査で確認することができるので、検査方法も簡便にな
る。
As described above, in this embodiment, the insulating film carrier 1 and the wiring board 8 can be connected by a simple method, and the filling state of the solder 9 in the through hole 2a can be confirmed by the visual inspection. Therefore, the inspection method is simplified.

【0031】図5は本発明の一実施例による絶縁フィル
ムキャリアと配線基板との接続状態を示す部分断面図で
ある。図において、絶縁フィルムキャリア1のアウタリ
ード4bに接続されたリード6は配線基板8上に位置決
めされたパッド11に半田によって接続される。
FIG. 5 is a partial sectional view showing a connection state between an insulating film carrier and a wiring board according to one embodiment of the present invention. In the figure, the leads 6 connected to the outer leads 4b of the insulating film carrier 1 are connected to the pads 11 positioned on the wiring board 8 by soldering.

【0032】この場合、スルーホール2a内に充填され
る半田9を予め配線基板8上のパッド11に供給してお
き、スルーホール2a内に半田9を充填する際に同時に
リード6が配線基板8上のパッド11に半田付けされる
ようにする。尚、この方法以外にも、スルーホール2a
内に半田9を充填した後に、リード6を熱風あるいは半
田ゴテ等によって配線基板8上のパッド11に半田付け
する方法を取ることも可能である。
In this case, the solder 9 to be filled in the through-hole 2a is supplied to the pad 11 on the wiring board 8 in advance, and when the solder 9 is filled in the through-hole 2a, the lead 6 is connected to the wiring board 8 at the same time. It should be soldered to the upper pad 11. In addition to this method, the through hole 2a
It is also possible to fill the inside with the solder 9 and then solder the leads 6 to the pads 11 on the wiring substrate 8 with hot air or a soldering iron.

【0033】図6は本発明の他の実施例による絶縁フィ
ルムキャリアと配線基板との接続状態を示す部分断面図
である。図において、本発明の他の実施例による絶縁フ
ィルムキャリア1にはアウタリード4bに接続されたワ
イヤボンディング用のボンディングパッド12が設けら
れており、このボンディングパッド12と配線基板8上
に位置決めされたパッド14とをワイヤ13で接続して
いる。
FIG. 6 is a partial sectional view showing a connection state between an insulating film carrier and a wiring board according to another embodiment of the present invention. In the figure, an insulating film carrier 1 according to another embodiment of the present invention is provided with a bonding pad 12 for wire bonding, which is connected to an outer lead 4b. The bonding pad 12 and the pad positioned on the wiring board 8 are provided. 14 are connected by a wire 13.

【0034】この方法であれば、絶縁フィルムキャリア
1上にリード6を接続しておかなくとも、ワイヤ13で
絶縁フィルムキャリア1上のアウタリード4bと配線基
板8上のパッド14とを任意に接続することが可能とな
る。
According to this method, the outer leads 4b on the insulating film carrier 1 and the pads 14 on the wiring board 8 are arbitrarily connected by the wires 13 without connecting the leads 6 on the insulating film carrier 1. It becomes possible.

【0035】図7は本発明の別の実施例による絶縁フィ
ルムキャリアと配線基板との接続状態を示す部分断面図
である。図において、本発明の別の実施例による絶縁フ
ィルムキャリア1にはアウタリード4bに接続された半
田付け用パッド15が設けられており、この半田付け用
パッド15と配線基板8上に位置決めされたパッド19
とを布線17(被覆線)で接続している。この場合、布
線17は半田付け用パッド15及び配線基板8上のパッ
ド19に夫々半田16,18によって接続固定されてい
る。
FIG. 7 is a partial sectional view showing a connection state between an insulating film carrier and a wiring board according to another embodiment of the present invention. In the figure, an insulating film carrier 1 according to another embodiment of the present invention is provided with a soldering pad 15 connected to an outer lead 4b. The soldering pad 15 and the pad positioned on the wiring board 8 are provided. 19
And are connected by a wiring 17 (covered wire). In this case, the wiring 17 is connected and fixed to the soldering pad 15 and the pad 19 on the wiring board 8 by solders 16 and 18, respectively.

【0036】このように、絶縁フィルムキャリア1にス
ルーホール2aを設け、スルーホール2a内に配線基板
8上のパッド11に供給された半田9を吸い上がらせる
ことで絶縁フィルムキャリア1と配線基板8とを電気的
かつ機械的に接続することによって、絶縁フィルムキャ
リア1と配線基板8との接続工程を簡単化することがで
き、製造しやすくすることができるので、低コスト化す
ることができる。
In this way, the insulating film carrier 1 is provided with the through holes 2a, and the solder 9 supplied to the pads 11 on the wiring board 8 is sucked up into the through holes 2a, whereby the insulating film carrier 1 and the wiring board 8 are sewn. By electrically and mechanically connecting the insulating film carrier 1 and the wiring board 8, the connecting process between the insulating film carrier 1 and the wiring board 8 can be simplified, and the manufacturing can be facilitated, so that the cost can be reduced.

【0037】また、スルーホール2a内への半田9の吸
い上がり状態を外観検査で確認することができるので、
実装後の半田付け状態の検査が容易となる。さらに、絶
縁フィルムキャリア1と配線基板8との接続を半田9を
用いて行っているので、半導体装置に対する信頼性を向
上させることができる。
Further, since it is possible to confirm the sucked state of the solder 9 into the through hole 2a by the visual inspection,
Inspection of the soldering state after mounting becomes easy. Further, since the insulating film carrier 1 and the wiring board 8 are connected using the solder 9, the reliability of the semiconductor device can be improved.

【0038】さらにまた、絶縁フィルムキャリア1上の
アウタリード4bにリード6やボンディングパッド1
2、あるいは半田付け用パッド15を夫々接続するよう
に設置することで、LSI5と配線基板8との接続ポイ
ントを任意に増やすことも可能となり、より多くの接続
ポイントを持ったLSIにも対応可能となる。
Further, the leads 6 and the bonding pads 1 are attached to the outer leads 4b on the insulating film carrier 1.
2, or by setting the soldering pads 15 so as to be connected to each other, it is possible to arbitrarily increase the number of connection points between the LSI 5 and the wiring board 8, and it is possible to correspond to an LSI having more connection points. Becomes

【0039】よって、実装後の半田付け状態を外観検査
によって検査することができ、接続の信頼性を高くして
半導体装置の信頼性を向上させることができる。
Therefore, the soldering state after mounting can be inspected by the visual inspection, and the reliability of the connection can be improved and the reliability of the semiconductor device can be improved.

【0040】[0040]

【発明の効果】以上説明したように本発明によれば、任
意の配線が施された絶縁フィルムに集積回路を電気的に
接続したテープキャリア方式半導体装置において、一端
が集積回路の入出力端子に電気的に接続される絶縁フィ
ルム上の配線の他端に電気的に接続されるスルーホール
に配線基板上の対応する位置に配設された半田を充填す
るともに、一端が集積回路の入出力端子に電気的に接続
される絶縁フィルム上の配線の他端に電気的に接続され
るリード接続部材を配線基板上の対応する位置に電気的
に接続することによって、実装後の半田付け状態を外観
検査によって検査することができ、接続の信頼性を高く
して装置の信頼性を向上させることができるという効果
がある。
As described above, according to the present invention, in a tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with an arbitrary wiring, one end is connected to an input / output terminal of the integrated circuit. A through hole electrically connected to the other end of the wiring on the insulating film electrically connected is filled with solder disposed at a corresponding position on the wiring board, and one end of the input / output terminal of the integrated circuit is provided. By electrically connecting the lead connection member electrically connected to the other end of the wiring on the insulating film electrically connected to the corresponding position on the wiring board, the soldering state after mounting can be seen. Inspection can be performed by inspection, and there is an effect that the reliability of the connection can be increased and the reliability of the device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の斜視図である。FIG. 1 is a perspective view of one embodiment of the present invention.

【図2】本発明の一実施例の部分断面図である。FIG. 2 is a partial cross-sectional view of one embodiment of the present invention.

【図3】図1のOLB部の拡大断面図である。FIG. 3 is an enlarged cross-sectional view of an OLB portion of FIG.

【図4】(a)は図3の配線基板のパッド上への半田の
供給を示す図、(b)は図3の配線基板のパッド上の半
田に絶縁フィルムキャリアのOLB部を重ねた状態を示
す図、(c)は図3の配線基板のパッド上の半田が絶縁
フィルムキャリアのOLB部に充填された状態を示す図
である。
4A is a view showing the supply of solder onto the pads of the wiring board of FIG. 3; FIG. 4B is a state in which the OLB portion of the insulating film carrier is overlaid on the solder on the pads of the wiring board of FIG. 3; 3C is a diagram showing a state in which the solder on the pad of the wiring board of FIG. 3 is filled in the OLB portion of the insulating film carrier.

【図5】本発明の一実施例による絶縁フィルムキャリア
と配線基板との接続状態を示す部分断面図である。
FIG. 5 is a partial cross-sectional view showing a connection state between an insulating film carrier and a wiring board according to one embodiment of the present invention.

【図6】本発明の他の実施例による絶縁フィルムキャリ
アと配線基板との接続状態を示す部分断面図である。
FIG. 6 is a partial sectional view showing a connection state between an insulating film carrier and a wiring board according to another embodiment of the present invention.

【図7】本発明の別の実施例による絶縁フィルムキャリ
アと配線基板との接続状態を示す部分断面図である。
FIG. 7 is a partial cross-sectional view showing a connection state between an insulating film carrier and a wiring board according to another embodiment of the present invention.

【図8】従来例の断面図である。FIG. 8 is a sectional view of a conventional example.

【符号の説明】[Explanation of symbols]

1 絶縁フィルムキャリア 2 OLB部 2a スルーホール 2b メタライズ部 3 インナリード 4a,4b アウタリード 5 LSI 6 リード 7 ILB部 8 配線基板 9 半田 10,11, 14,19 パッド 12 ボンディングパッド 13 ワイヤ 15 半田付け用パッド 16,18 半田 17 布線 DESCRIPTION OF SYMBOLS 1 Insulating film carrier 2 OLB part 2a Through hole 2b Metallized part 3 Inner lead 4a, 4b Outer lead 5 LSI 6 Lead 7 ILB part 8 Wiring board 9 Solder 10, 11, 14, 14, 19 Pad 12 Bonding pad 13 Wire 15 Solder pad 16, 18 Solder 17 Wiring

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 任意の配線が施された絶縁フィルムに集
積回路を電気的に接続したテープキャリア方式半導体装
置であって、一端が前記集積回路の入出力端子に電気的
に接続される配線の他端に電気的に接続されかつ配線基
板上の対応する位置に配設された半田を吸上げて充填
るスルーホールと、一端が前記集積回路の入出力端子に
電気的に接続される配線の他端に電気的に接続されかつ
前記配線基板上の対応する位置に電気的に接続されるリ
ード接続部材とを前記絶縁フィルム上に有することを特
徴とするテープキャリア方式半導体装置。
1. A tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with an arbitrary wiring, wherein one end of a wiring electrically connected to an input / output terminal of the integrated circuit. A through hole electrically connected to the other end and sucked and filled with solder disposed at a corresponding position on the wiring board; and one end electrically connected to an input / output terminal of the integrated circuit. A tape carrier type semiconductor device comprising, on the insulating film, a lead connection member electrically connected to the other end of the wiring to be connected and electrically connected to a corresponding position on the wiring board. .
【請求項2】 一端が前記集積回路の入出力端子に電気
的に接続される配線の他端に電気的に接続されかつ前記
配線基板上の対応する位置に配設されたワイヤボンディ
ング用のパッドにワイヤを介して電気的に接続されるワ
イヤボンディング用パッド部材を前記絶縁フィルム上に
含むことを特徴とする請求項1記載のテープキャリア方
式半導体装置。
2. A wire bonding pad having one end electrically connected to the other end of a wiring electrically connected to an input / output terminal of the integrated circuit and arranged at a corresponding position on the wiring board. 2. The tape carrier semiconductor device according to claim 1, further comprising a pad member for wire bonding, which is electrically connected to the wire via a wire, on the insulating film.
【請求項3】 一端が前記集積回路の入出力端子に電気
的に接続される配線の他端に電気的に接続されかつ前記
配線基板上の対応する位置に配設された布線接続用のパ
ッドに布線を介して電気的に接続される布線接続用パッ
ド部材を前記絶縁フィルム上に含むことを特徴とする請
求項1または請求項2記載のテープキャリア方式半導体
装置。
3. A wiring connection, one end of which is electrically connected to the other end of a wiring electrically connected to an input / output terminal of the integrated circuit, and which is disposed at a corresponding position on the wiring board. 3. The tape carrier semiconductor device according to claim 1, further comprising a wiring connection pad member electrically connected to the pad via a wiring, on the insulating film.
【請求項4】 任意の配線が施された絶縁フィルムに集
積回路を電気的に接続したテープキャリア方式半導体装
置であって、一端が前記集積回路の入出力端子に電気的
に接続される配線の他端に電気的に接続されかつ配線基
板上の対応する位置に配設された半田を吸上げて充填
るスルーホールと、一端が前記集積回路の入出力端子に
電気的に接続される配線の他端に電気的に接続されかつ
前記配線基板上の対応する位置に配設されたワイヤボン
ディング用のパッドにワイヤを介して電気的に接続され
るワイヤボンディング用パッド部材とを前記絶縁フィル
ム上に有することを特徴とするテープキャリア方式半導
体装置。
4. A tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with an arbitrary wiring, wherein one end of the wiring is electrically connected to an input / output terminal of the integrated circuit. A through hole electrically connected to the other end and sucked and filled with solder disposed at a corresponding position on the wiring board; and one end electrically connected to an input / output terminal of the integrated circuit. A wire bonding pad member electrically connected to the other end of the connected wiring and electrically connected via a wire to a wire bonding pad disposed at a corresponding position on the wiring board. A tape carrier type semiconductor device, which is provided on the insulating film.
【請求項5】 任意の配線が施された絶縁フィルムに集
積回路を電気的に接続したテープキャリア方式半導体装
置であって、一端が前記集積回路の入出力端子に電気的
に接続される配線の他端に電気的に接続されかつ配線基
板上の対応する位置に配設された半田を吸上げて充填
るスルーホールと、一端が前記集積回路の入出力端子に
電気的に接続される配線の他端に電気的に接続されかつ
前記配線基板上の対応する位置に配設された布線接続用
のパッドに布線を介して電気的に接続される布線接続用
パッド部材とを前記絶縁フィルム上に有することを特徴
とするテープキャリア方式半導体装置。
5. A tape carrier type semiconductor device in which an integrated circuit is electrically connected to an insulating film provided with an arbitrary wiring, wherein one end of the wiring is electrically connected to an input / output terminal of the integrated circuit. A through hole electrically connected to the other end and sucked and filled with solder disposed at a corresponding position on the wiring board; and one end electrically connected to an input / output terminal of the integrated circuit. Wiring connection pad electrically connected to the other end of the wiring to be connected and electrically connected via a wiring to a wiring connection pad disposed at a corresponding position on the wiring board A tape carrier type semiconductor device having a member on the insulating film.
JP7062344A 1995-03-22 1995-03-22 Tape carrier type semiconductor device Expired - Fee Related JP2669388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062344A JP2669388B2 (en) 1995-03-22 1995-03-22 Tape carrier type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062344A JP2669388B2 (en) 1995-03-22 1995-03-22 Tape carrier type semiconductor device

Publications (2)

Publication Number Publication Date
JPH08264589A JPH08264589A (en) 1996-10-11
JP2669388B2 true JP2669388B2 (en) 1997-10-27

Family

ID=13197420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062344A Expired - Fee Related JP2669388B2 (en) 1995-03-22 1995-03-22 Tape carrier type semiconductor device

Country Status (1)

Country Link
JP (1) JP2669388B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129745A (en) * 1989-10-16 1991-06-03 Sumitomo Bakelite Co Ltd Mounting of semiconductor device
JP2760627B2 (en) * 1990-04-12 1998-06-04 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
JPH08264589A (en) 1996-10-11

Similar Documents

Publication Publication Date Title
JP2595909B2 (en) Semiconductor device
JP3123638B2 (en) Semiconductor device
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JPH11297889A (en) Semiconductor package, mounting board and mounting method by use of them
US6486551B1 (en) Wired board and method of producing the same
JPH04273451A (en) Semiconductor device
JP2669388B2 (en) Tape carrier type semiconductor device
JPS61251047A (en) Method and apparatus for linking electrode of semiconductor chip to package lead and electronic package
JP2768315B2 (en) Semiconductor device
JP2722451B2 (en) Semiconductor device
JP3024596B2 (en) BGA type semiconductor device using film carrier tape
JP2636785B2 (en) Semiconductor device mounting method
JPH10229262A (en) Surface-mount structure of electronic part
JP3684517B2 (en) Semiconductor device
JP3055496B2 (en) Semiconductor device mounting structure
JP3019027B2 (en) Structure of IC package using rigid / flexible substrate
JPS6154656A (en) Semiconductor device
JP2652222B2 (en) Substrate for mounting electronic components
JP3030605B2 (en) Semiconductor device
JP2663986B2 (en) Highly integrated semiconductor devices
JP3194034B2 (en) Package for electronic components
JP2001319943A (en) Semiconductor device
JP3032124U (en) High density bonding pad array integrated circuit package with middle layer
JP2001102492A (en) Wiring board and mounting structure thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070704

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees