JP2668459B2 - Insulation film manufacturing method - Google Patents

Insulation film manufacturing method

Info

Publication number
JP2668459B2
JP2668459B2 JP7447091A JP7447091A JP2668459B2 JP 2668459 B2 JP2668459 B2 JP 2668459B2 JP 7447091 A JP7447091 A JP 7447091A JP 7447091 A JP7447091 A JP 7447091A JP 2668459 B2 JP2668459 B2 JP 2668459B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
atmosphere
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7447091A
Other languages
Japanese (ja)
Other versions
JPH04355924A (en
Inventor
宏 勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7447091A priority Critical patent/JP2668459B2/en
Publication of JPH04355924A publication Critical patent/JPH04355924A/en
Application granted granted Critical
Publication of JP2668459B2 publication Critical patent/JP2668459B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体界面との界面特
性が優れた酸化珪素膜を作製する方法を提供するもので
ある。
BACKGROUND OF THE INVENTION The present invention provides a method for producing a silicon oxide film having excellent interface characteristics with a semiconductor interface.

【0002】[0002]

【従来の技術】一般に酸化物の絶縁膜としては、絶縁ゲ
イト型電解効果トランジスタのゲート絶縁膜や、ガラス
基板上に半導体装置を形成するに際してガラス基板上に
形成する下地絶縁膜が知られている。そして、その作製
法としては、熱酸化法、光CVD法、スパッタリング法
が知られている。
2. Description of the Related Art In general, as an oxide insulating film, a gate insulating film of an insulated gate field effect transistor and a base insulating film formed on a glass substrate when a semiconductor device is formed on the glass substrate are known. . As the manufacturing method, a thermal oxidation method, a photo CVD method, and a sputtering method are known.

【0003】熱酸化法は400〜500℃以上の温度で
酸素とシランとを反応させて酸化珪素膜を基体上に形成
するのが代表的な例であるが、薄膜型の絶縁ゲイト型電
界効果トランジスタ(以下TFTと記す)のゲート絶縁
膜をこの熱酸化法で形成しようとすると、この際の熱エ
ネルギーによって、一導電型の半導体(例えばN型半導
体やP型半導体)の一導電型を付与する不純物(例え
ば、ボロン、リン)が真正半導体などの不要な部分へ拡
散したり、その他不要な熱ダメージを与えてしまう問題
があった。
A typical example of the thermal oxidation method is to react oxygen and silane at a temperature of 400 to 500 ° C. or higher to form a silicon oxide film on a substrate. When a gate insulating film of a transistor (hereinafter referred to as a TFT) is to be formed by this thermal oxidation method, one conductivity type semiconductor (for example, an N-type semiconductor or a P-type semiconductor) is given by heat energy at this time. (For example, boron and phosphorus) diffuse into unnecessary portions such as a genuine semiconductor, or cause unnecessary heat damage.

【0004】しかし、熱酸化法は2×1010eV-1cm-2
度の良好な界面準位密度が得られるために前述のような
問題点があるにもかかわらず多用されている。
[0004] However, the thermal oxidation method is frequently used in spite of the above-mentioned problems because a good interface state density of about 2 × 10 10 eV -1 cm -2 can be obtained.

【0005】また、光CVD法による方法は熱の影響が
全くないので、熱酸化法のような問題を解決することが
でき、しかも熱酸化法に匹敵する界面準位を実現できる
という利点を有する。しかしながら、成膜速度が非常に
遅いう欠点があり、生産性が低いという問題があった。
さらに、光CVD装置において用いられるUV光ランプ
に代表される紫外光源は寿命が短く、値段が高いという
コスト的な問題もあった。
[0005] Further, since the photo-CVD method has no effect of heat at all, it has the advantage that it can solve the problem of the thermal oxidation method and can realize an interface state comparable to the thermal oxidation method. . However, there is a drawback that the film forming rate is very slow, and there is a problem that productivity is low.
Further, ultraviolet light sources typified by UV light lamps used in a photo-CVD apparatus have a short life and are expensive, and thus have a cost problem.

【0006】スパッタリングによる方法は、150℃以
下の低温で成膜ができ、しかも成膜速度が速く、大面積
に均一に成膜できる。LSI等の集積回路例えばDRA
M(ダイナミクメモリ)のセルにおけるキャパシタ等に
用いられる酸化タンタルや酸化チタン、チタン酸バリウ
ム、チタン酸鉛等をターゲットを用意するだけで、成膜
することができる。等の特徴を有している。
[0006] In the sputtering method, a film can be formed at a low temperature of 150 ° C. or lower, and the film forming speed is high, and a uniform film can be formed over a large area. Integrated circuits such as LSI, for example, DRA
The film can be formed simply by preparing a target of tantalum oxide, titanium oxide, barium titanate, lead titanate, or the like used for a capacitor or the like in an M (dynamic memory) cell. Etc.

【0007】特に、酸素100%雰囲気中においてシリ
コンターゲットを用いてスパッタリングすることによっ
て得られた酸化珪素膜は、熱酸化法に匹敵する7×10
10eV-1cm-2程度の低い界面準位密度を有しており、しか
も酸化珪素膜中においては不要物であるアルゴン原子の
イオンが膜中に存在することがないので、固定電荷の存
在しない安定な絶縁膜を得ることができる。しかしなが
ら、この酸素100%雰囲気中におけるスパッタリング
によって得られた酸化珪素膜は、水素熱アニールによっ
て水素化しなければ全く実用に耐える絶縁膜とはならな
った。
In particular, the silicon oxide film obtained by sputtering using a silicon target in an atmosphere of 100% oxygen has a 7 × 10 film comparable to the thermal oxidation method.
It has a low interface state density of about 10 eV -1 cm -2 , and since the ions of argon atoms, which are unwanted substances in the silicon oxide film, do not exist in the film, there is a fixed charge. It is possible to obtain a stable insulating film. However, the silicon oxide film obtained by sputtering in an atmosphere of 100% oxygen does not become a practical insulating film unless hydrogenated by hydrogen thermal annealing.

【0008】[0008]

【発明が解決しようとする課題】スパッタリングによっ
て得られた酸化珪素膜は、水素熱アニールを行わければ
実用にならない。本発明は、この水素熱アニールの最適
条件を得ることを発明の目的とする。
The silicon oxide film obtained by sputtering is not practical unless hydrogen thermal annealing is performed. An object of the present invention is to obtain optimum conditions for the hydrogen thermal annealing.

【0009】[0009]

【課題を解決すための手段】本発明は、酸素100%雰
囲気中におけるスパッタリングにより基体上に酸化物絶
縁膜を形成する工程と、前期酸化物絶縁膜を250℃か
ら350℃の水素雰囲気中において、水素熱アニールす
ることを特徴とする絶縁膜作製方法である。
According to the present invention, there is provided a method of forming an oxide insulating film on a substrate by sputtering in an atmosphere of 100% oxygen, and forming the oxide insulating film in a hydrogen atmosphere of 250 ° C. to 350 ° C. And hydrogen thermal annealing.

【0010】本発明における基体というのは、ガラス基
板等の基板や、半導体層、金属であって、その上面また
は側面または周囲に電気的絶縁または電気的保護または
絶縁膜における電子現象を利用する目的で酸化物絶縁膜
が形成されるものをいう。絶縁膜における電子現象と
は、例えば絶縁膜(絶縁体)と半導体の界面における電
子現象であって、応用例としては絶縁ゲイト型電界効果
トランジスタ(TFT)、MIM型素子、MIS型素子
等がある。その他酸化物絶縁膜を利用したものとして
は、半導体集積回路におけるキャパシタ、半導体装置が
形成されるガラス基板上に下地膜として形成される酸化
珪素膜などがある。
The substrate in the present invention is a substrate such as a glass substrate, a semiconductor layer, or a metal, and the purpose is to electrically insulate or electrically protect the upper surface, side surfaces, or periphery thereof or to utilize an electronic phenomenon in an insulating film. In which an oxide insulating film is formed. The electronic phenomenon in the insulating film is, for example, an electronic phenomenon in the interface between the insulating film (insulator) and the semiconductor, and application examples thereof include an insulating gate type field effect transistor (TFT), MIM type element, MIS type element and the like. . Other materials that use an oxide insulating film include a capacitor in a semiconductor integrated circuit and a silicon oxide film formed as a base film on a glass substrate on which a semiconductor device is formed.

【0011】本発明の構成におけるスパッタリングは、
絶縁被膜を形成する際に一般に広く用いられているマグ
ネトロン型RFスパッタ装置を用いるのが好ましいが、
他のスパッタ法を用いてもよい。酸素100%の雰囲気
でスパッタリングを行うのは、不純物の混入しない緻密
な電気的に安定した絶縁膜を得るためである。また、水
素100%雰囲気において、250〜350℃の温度で
熱アニールを行うのは、7×1010eV-1cm-2程度の良好
な界面準位を得るためには、この温度範囲において30
〜60分熱アニールを行うことが最適であるという本発
明人が行った実験結果に基づくものである。以下実施例
を示し、本発明の構成を詳細に説明する。
The sputtering according to the structure of the present invention comprises:
It is preferable to use a magnetron type RF sputter device which is widely used when forming an insulating film.
Other sputtering methods may be used. The reason why sputtering is performed in an atmosphere of 100% oxygen is to obtain a dense electrically stable insulating film in which impurities are not mixed. Further, thermal annealing at a temperature of 250 to 350 ° C. in a 100% hydrogen atmosphere is performed in this temperature range in order to obtain a good interface state of about 7 × 10 10 eV −1 cm −2.
It is based on the result of an experiment conducted by the present inventor that it is optimal to perform thermal annealing for 60 minutes. Hereinafter, examples will be shown, and the configuration of the present invention will be described in detail.

【0012】[0012]

【実施例】【Example】

〔実施例1〕本実施例は、シリコン基板上に酸化珪素膜
を酸素100%雰囲気中において形成し、さらに水素雰
囲気中において350度の温度で30分間水素熱アニー
ルを行った絶縁膜の特性評価を行ったものである。
[Example 1] In this example, a silicon oxide film was formed on a silicon substrate in an atmosphere of 100% oxygen, and hydrogen thermal annealing was performed for 30 minutes at a temperature of 350 degrees in a hydrogen atmosphere. It was done.

【0013】本実施例においては、試料としてシリコン
基板上にマグイネトロン型RFスパッタ装置を用い酸化
珪素膜を作製した。この試料の作製条件は、RF出力4
00W、成膜圧力0.5pa、酸素100%雰囲気、基
板温度150℃で行った。また、ターゲットには多結晶
珪素のインゴットを用いた。
In this embodiment, a silicon oxide film was formed as a sample on a silicon substrate by using a magnetron type RF sputtering apparatus. The conditions for producing this sample were as follows: RF output 4
The process was performed at 00 W, a deposition pressure of 0.5 pa, an atmosphere of 100% oxygen, and a substrate temperature of 150 ° C. In addition, an ingot of polycrystalline silicon was used as a target.

【0014】このスパッタリング時の基板温度は常温付
近においても可能である。また、基板及びターゲットか
ら離れた場所において光エネルギー、電磁エネルギー、
あるいはECR条件を利用して酸素雰囲気をより活性化
あるいはよりプラズマ化(電離度を高める)すること
は、緻密な酸化物絶縁膜(本実施例においては酸化珪素
膜)を形成するために効果がある。
The substrate temperature at the time of this sputtering can be around room temperature. In addition, light energy, electromagnetic energy,
Alternatively, the activation or oxygenation of the oxygen atmosphere by using the ECR condition is more effective (to increase the degree of ionization) to form a dense oxide insulating film (a silicon oxide film in this embodiment). is there.

【0015】図1〜図3に本実施例で作製した酸化珪素
膜のスパッタリング時における成膜雰囲気中の酸素分圧
比と酸化珪素膜の諸特性の関係を示したグラフを示す。
本実施例においては、酸素(O2 )とアルゴン(Ar)
との混合雰囲気中においてスパッタリングを行い、酸素
とアルゴンの混合比を変化させることによって酸素分圧
を変化させた。酸素分圧は、((酸素分圧/(酸素分圧
+アルゴン分圧))で定義される。よって、酸素分圧比
が1.0ということは、酸素100%雰囲気ということで
ある。なお、本実施例においては、成膜時の酸素分圧以
外のパラメーターは全て同一条件にて行なった。
FIGS. 1 to 3 are graphs showing the relationship between the oxygen partial pressure ratio in the film formation atmosphere and various characteristics of the silicon oxide film during sputtering of the silicon oxide film manufactured in this embodiment.
In this embodiment, oxygen (O 2 ) and argon (Ar)
The sputtering was performed in an atmosphere mixed with the above, and the oxygen partial pressure was changed by changing the mixture ratio of oxygen and argon. The oxygen partial pressure is defined by ((oxygen partial pressure / (oxygen partial pressure + argon partial pressure)). Therefore, an oxygen partial pressure ratio of 1.0 means an atmosphere of 100% oxygen. In this example, the parameters other than the oxygen partial pressure during film formation were all set under the same conditions.

【0016】図1は、成膜時における雰囲気の酸素分圧
比と試料のシリコン基板と酸化珪素膜の界面における界
面準位密度との関係を示したグラフである。界面準位密
度の測定は、実施例2において説明する試料ならびに測
定法を用いて行なった。
FIG. 1 is a graph showing the relationship between the oxygen partial pressure ratio of the atmosphere during film formation and the interface state density at the interface between the sample silicon substrate and the silicon oxide film. The measurement of the interface state density was performed using the sample and the measurement method described in Example 2.

【0017】図2は、成膜時における雰囲気の酸素分圧
比とフラットバンド電圧VFBの関係を示したものであ
る。図2の特性を調べるために、試料としてシリコン半
導体(200μm厚)上に酸化珪素膜(1000Å厚)
をスパッタリング法によって形成し、さらにこの酸化珪
素膜を水素雰囲気中において350℃の温度で30分水
素熱アニールを行い、この酸化珪素膜上に1mmφのアル
ミニウム電極を形成したものを用いた。
FIG. 2 shows the relationship between the oxygen partial pressure ratio of the atmosphere during film formation and the flat band voltage V FB . In order to examine the characteristics shown in FIG. 2, a silicon oxide film (thickness: 1000 mm) was formed on a silicon semiconductor (thickness: 200 μm) as a sample.
Was formed by sputtering, further the silicon oxide film for 30 minutes hydrogen thermal annealing at a temperature of 350 ° C. in a hydrogen atmosphere, it was used to form the aluminum electrode 1 mm phi on the silicon oxide film.

【0018】本実施例においては、拡散炉を用いて水素
熱アニールを行なったがLPCVD装置や熱CVDの装
置等を用いてもよい。また、処理能力を高めるために一
般には基板を立てた状態でアニールを行なうが、基板に
大面積ガラス基板を用いた場合には重力による影響を均
一にするためにガラス基板を水平にするとよい。
In this embodiment, hydrogen thermal annealing is performed using a diffusion furnace, but an LPCVD apparatus, a thermal CVD apparatus, or the like may be used. In general, annealing is performed in a state where the substrate is set up to increase the processing capacity. However, when a large-area glass substrate is used as the substrate, it is preferable to level the glass substrate to make the influence of gravity uniform.

【0019】図1より、成膜時の酸素分圧が高い方が界
面準位密度が低いことがわかる。この場合、成膜時の酸
素分圧以外の条件は同一であるのだから界面準位密度は
成膜時の酸素分圧に依存していると考えてよい。
From FIG. 1, it is understood that the interface state density is lower as the oxygen partial pressure during film formation is higher. In this case, since the conditions other than the oxygen partial pressure during film formation are the same, it can be considered that the interface state density depends on the oxygen partial pressure during film formation.

【0020】フラットバンド電圧VFBとは、絶縁膜中の
固定電荷の影響を打ち消すのに必要な電圧であり、この
値が低い程絶縁膜としての特性が高いことを示す。
The flat band voltage V FB is a voltage required to cancel the influence of fixed charges in the insulating film, and the lower the value, the higher the characteristic of the insulating film.

【0021】図2を見れば明らかなように、スパッタリ
ング時における雰囲気中の酸素の割合(酸素分圧)が高
くなる程フラットバンド電圧が低下していることがわか
る。即ち、図2は酸素の割合が高い雰囲気におけるスパ
ッタリングによって得た酸化珪素膜は、その絶縁膜とし
ての特性が優れていることを示している。また、酸素の
割合は可能な限り高いほうが良く、できれば酸素100
%雰囲気中においてスパッタリングするのがよいことも
図1、図2より明らかである。
As is clear from FIG. 2, the flat band voltage decreases as the proportion of oxygen (oxygen partial pressure) in the atmosphere during sputtering increases. That is, FIG. 2 shows that a silicon oxide film obtained by sputtering in an atmosphere having a high oxygen content has excellent characteristics as an insulating film. Also, the proportion of oxygen should be as high as possible.
It is also clear from FIGS. 1 and 2 that the sputtering is preferably performed in a% atmosphere.

【0022】図3は、成膜時における酸素分圧と絶縁耐
圧の関係を示したものである。この場合における絶縁耐
圧とは、前述の1mmφのアルミ電極へのリーク電流が1
μAを超えた時の電圧とした。この測定値は試料によっ
てバラツキが大きいため、X(中央の黒点),σ(分散
シグマ値)(上下限)を示す。図3を見れば明らかなよ
うにスパッタリング時における雰囲気の酸素の割合(酸
素分圧)が大きい方が耐圧も高く、その試料によるバラ
ツキも小さいことがわかる。この耐圧の測定において試
料によってバラツキが大きいということは、絶縁膜とし
ての安定性が悪いことを示している。また、大量生産に
おいて、特性にバラツキが出てしまうのは産業上好まし
くないことはいうまでもない。
FIG. 3 shows the relationship between the oxygen partial pressure and the withstand voltage during film formation. In this case, the withstand voltage means that the above-mentioned leak current to the 1 mm φ aluminum electrode is 1
The voltage when the current exceeded μA was used. Since the measured values vary greatly depending on the sample, they indicate X (center black point) and σ (dispersion sigma value) (upper and lower limits). As is clear from FIG. 3, the larger the oxygen ratio (oxygen partial pressure) in the atmosphere during sputtering, the higher the withstand voltage and the smaller the variation due to the sample. The large variation among the samples in the measurement of the breakdown voltage indicates that the stability as the insulating film is poor. In addition, in mass production, it is needless to say that it is not industrially preferable that the characteristics vary.

【0023】図3より酸素100%雰囲気中のスパッタ
リングによって成膜した酸化珪素膜が最も電気的に安定
した絶縁膜であることがわかる。
It can be seen from FIG. 3 that the silicon oxide film formed by sputtering in an atmosphere of 100% oxygen is the most electrically stable insulating film.

【0024】図1、図2、図3が示すように成膜時に雰
囲気中のアルゴンの割合が高くなると、成膜された酸化
珪素膜の絶縁膜としての特性が悪化してしまう。この理
由は、酸化珪素膜中においては不要な不純物であるアル
ゴンの原子が酸化珪素膜中において、固定電荷として作
用してしまうからである。また、スパッタ時におけるア
ルゴンイオンによる酸化珪素膜表面のダメージもこれら
特性のバラツキの原因となる。
As shown in FIGS. 1, 2, and 3, when the proportion of argon in the atmosphere during film formation is high, the characteristics of the formed silicon oxide film as an insulating film deteriorate. The reason for this is that atoms of argon, which are unnecessary impurities in the silicon oxide film, act as fixed charges in the silicon oxide film. In addition, damage to the surface of the silicon oxide film due to argon ions during sputtering also causes variations in these characteristics.

【0025】本実施例においては、酸化物の絶縁膜とし
て酸化珪素を例にとり説明を行うが、酸化物であれば半
導体集積回路のキャパシタとして用いられる酸化タンタ
ル、酸化チタン、チタン酸バリウム、チタン酸鉛等の金
属酸化物絶縁膜を本発明の構成で成膜することができ
る。具体的には、酸素100%雰囲気中において前記金
属酸化物または金属のターゲットを用いてスパッタリン
グにて成膜を行い、さらに250℃〜350℃の水素雰
囲気中における水素熱アニールを行って、絶縁膜を形成
するのである。
Although silicon oxide is used as an example of an oxide insulating film in this embodiment, tantalum oxide, titanium oxide, barium titanate, or titanic acid used as a capacitor in a semiconductor integrated circuit can be used as the oxide insulating film. A metal oxide insulating film of lead or the like can be formed with the structure of the present invention. Specifically, a film is formed by sputtering using a target of the metal oxide or metal in an atmosphere of 100% oxygen, and further hydrogen thermal annealing is performed in a hydrogen atmosphere of 250 ° C. to 350 ° C. to form an insulating film. Is formed.

【0026】さらに、酸化物半導体あるいは酸化物絶縁
物、酸化物超伝導体等の酸化物をスパッタリング方法に
よって被膜形成するのに本発明の構成を適用すると、緻
密な酸化物が形成できることはいまでもない。この場合
は、水素熱アニールに代わりに他の適当なアニール方法
を用いればよい。
Furthermore, when the structure of the present invention is applied to form a film of an oxide such as an oxide semiconductor, an oxide insulator, or an oxide superconductor by a sputtering method, it is still possible to form a dense oxide. Absent. In this case, another appropriate annealing method may be used instead of the hydrogen thermal annealing.

【0027】以上、実施例1においては、スパッタリン
グによって成膜された酸化珪素膜の絶縁膜としての評価
を通して成膜時に雰囲気を酸素100%にすることの効
果、根拠を説明したが、以下実施例2において、成膜後
の膜を250℃〜350℃の水素雰囲気中におけて水素
熱アニールすることの効果、根拠を説明する。
As described above, in Example 1, the effect and basis of setting the atmosphere to 100% oxygen during film formation have been described through the evaluation of the silicon oxide film formed by sputtering as an insulating film. In 2, the effect and grounds of hydrogen thermal annealing of a film after film formation in a hydrogen atmosphere at 250 ° C. to 350 ° C. will be described.

【0028】〔実施例2〕本実施例においては、本発明
の構成であるスパッタリング後の水素熱アニールについ
て実験結果に基づいて説明する。図4には、半導体装置
に用いられる絶縁膜評価法の試料としては周知のMIS
型の構成が示されている。図4に示される構成は、厚さ
200μmの多結晶シリコンウェハー41上に、本発明
の構成である酸素100%雰囲気、基板温度150℃、
RF出力400W、成膜圧力0.5Paの成膜条件で、タ
ーゲットに多結晶シリコンターゲットを用い、マグネト
ロン型RFスパッタ装置で酸化珪素膜(SiO2)膜4
2を成膜し、成膜した酸化珪素膜を30分水素熱アニー
ルし、さらにアルミ電極43、44を設けたものであ
る。尚アニール時間は30分であり、大気圧において水
素を1リットル/分流入させた。
[Embodiment 2] In this embodiment, hydrogen thermal annealing after sputtering, which is a constitution of the present invention, will be described based on experimental results. FIG. 4 shows a well-known MIS as a sample of an insulating film evaluation method used for a semiconductor device.
The configuration of the mold is shown. The configuration shown in FIG. 4 is a polycrystalline silicon wafer 41 having a thickness of 200 μm, a 100% oxygen atmosphere according to the present invention, a substrate temperature of 150 ° C.
A silicon oxide film (SiO 2 ) film 4 is formed by a magnetron type RF sputtering device using a polycrystalline silicon target as a target under the film forming conditions of RF output of 400 W and film forming pressure of 0.5 Pa.
2 is formed, the formed silicon oxide film is subjected to hydrogen thermal annealing for 30 minutes, and aluminum electrodes 43 and 44 are further provided. The annealing time was 30 minutes, and hydrogen was introduced at 1 liter / minute at atmospheric pressure.

【0029】図5には、周知のRamp Voltag
eを加えることによって得た低周波におけるC−V特性
を示す。C−V特性の測定法としては、アルミ電極4
3、44に電圧を加えることによって行なった。
FIG. 5 shows a well-known Ramp Voltag.
6 shows CV characteristics at a low frequency obtained by adding e. As a method of measuring CV characteristics, an aluminum electrode 4
3 and 44 by applying a voltage.

【0030】図5のC−V特性の各曲線は、水素熱アニ
ール時の温度に違いに対応する。図5に示す通り、Cー
V特性を示す各曲線には水素熱アニール時の温度または
その有無が付与してある。水素熱アニール時間以外のパ
ラメーターは各CーV特性を示す試料において共通であ
る。
Each curve of the CV characteristic of FIG. 5 corresponds to the difference in temperature during the hydrogen thermal annealing. As shown in FIG. 5, each curve showing the CV characteristic is given the temperature at the time of hydrogen thermal annealing or its presence or absence. Parameters other than the hydrogen heat annealing time are common to the samples showing each CV characteristic.

【0031】図5に示される通り、水素熱アニール温度
が350度の場合が最も良好なC−V特性が得られた。
このCーV特性の評価方法については、後に〔補足説
明〕として説明する。
As shown in FIG. 5, the best CV characteristics were obtained when the hydrogen thermal annealing temperature was 350 degrees.
The method of evaluating the CV characteristics will be described later as [Supplementary Explanation].

【0032】この測定法によって得られたC−V特性の
急峻さは、この測定に用いた酸化珪素膜を図6に示す絶
縁ゲイト型電界効果トランジスタのゲート酸化膜として
用いた場合のID −VG 特性にそのまま反映する。従っ
て、一見その曲線の急峻性がよいように見えるアニール
温度450度の場合のC−V特性の酸化珪素膜をゲート
酸化膜として用いて図6に示す絶縁ゲイト型電界効果ト
ランジスタ作製した場合、図4に表れている曲線の一部
の乱れが、そのまま絶縁ゲイト型電界効果トランジスタ
のID −VG 特性に表れてしまい、不安定動作の原因と
なる。
The steepness of the C-V characteristic obtained by this measurement method, when used as a gate oxide film of the insulated gate field effect transistor shown in FIG. 6, a silicon oxide film used for this measurement I D - as it is reflected in the V G characteristics. Therefore, when the insulated gate field effect transistor shown in FIG. 6 is manufactured by using the silicon oxide film having the CV characteristic as the gate oxide film at the annealing temperature of 450 degrees, which seems to have a good steepness of the curve, Part of the curve shown in FIG. 4 appears as it is in the I D -V G characteristic of the insulated gate field effect transistor, which causes unstable operation.

【0033】しかもアニール温度450度の場合のC−
V特性を示す試料の絶縁膜と半導体の界面での界面準位
密度は、水素熱アニール温度が350度の場合よりも高
くなる。これは、何らかの原因によって図4に示される
曲線の一部の乱れの原因である新たな準位が、界面近傍
における半導体の禁止帯に発生するためであると考えら
れる。この何らかの原因の一つとしてシリコンと酸化珪
素の熱膨張係数の違いが考えられる。
In addition, C- at the annealing temperature of 450 ° C.
The interface state density at the interface between the insulating film and the semiconductor of the sample exhibiting V characteristics is higher than when the hydrogen thermal annealing temperature is 350 degrees. It is considered that this is because, for some reason, a new level, which is a cause of disturbance of a part of the curve shown in FIG. 4, is generated in the forbidden band of the semiconductor in the vicinity of the interface. One of the causes is considered to be a difference in thermal expansion coefficient between silicon and silicon oxide.

【0034】図6には、絶縁ゲイト型電界効果トランジ
スタ(TFT)の一例としてNチャネル型絶縁ゲイト型
電界効果トランジスタ(NTFT)を示す。図6におい
て61はガラス基板、62は下地酸化珪素膜、63はソ
ース領域、64はチャネル領域、65はドレイン領域、
66ゲート絶縁膜、67はソース電極、68はゲート電
極、69はドレイン電極、601は層間絶縁物である。
図6に示すのはNTFTであるが、もちろPTFTであ
ってもよい。また、TFTとしては図6の形式に限らな
いことはいうまでもない。
FIG. 6 shows an N-channel insulated gate field effect transistor (NTFT) as an example of an insulated gate field effect transistor (TFT). In FIG. 6, 61 is a glass substrate, 62 is a base silicon oxide film, 63 is a source region, 64 is a channel region, 65 is a drain region,
66 is a gate insulating film, 67 is a source electrode, 68 is a gate electrode, 69 is a drain electrode, and 601 is an interlayer insulator.
FIG. 6 shows an NTFT, but a PTFT may also be used. Needless to say, the TFT is not limited to the format shown in FIG.

【0035】図5を見れば判るように成膜後にアニール
を行わない酸化珪素膜のC−V特性はフラットに近く、
この酸化珪素膜をゲート酸化膜として用いても良好なI
D −VG 特性、即ち急峻性を有したID −VG 特性を持
つ絶縁ゲイト型電界効果トランジスタを得ることができ
ない。
As can be seen from FIG. 5, the CV characteristics of the silicon oxide film which is not annealed after the film formation is nearly flat,
Even if this silicon oxide film is used as a gate oxide film,
D -V G characteristics, i.e. it is not possible to obtain an insulating gate field effect transistor having a I D -V G characteristics having a steepness.

【0036】図5は、アニール時の温度を徐々に高くし
ていくと、C−V特性が改善されることを示している。
FIG. 5 shows that the CV characteristics are improved by gradually increasing the annealing temperature.

【0037】また、下記In addition, the following

【表1】 には、各試料の絶縁膜である酸化珪素膜42と多結晶シ
リコン41との界面における界面準位密度と水素熱アニ
ール時の温度との関係を表にまとめてある。
[Table 1] Table 1 summarizes the relationship between the interface state density at the interface between the silicon oxide film 42, which is the insulating film of each sample, and the polycrystalline silicon 41, and the temperature during hydrogen thermal annealing.

【0038】[0038]

【表1】[Table 1]

【0039】表1に示すように、アニール温度が350
度の場合、界面準位密度は7×1010eV-1cm-2程度であ
るが、アニール温度が300度の場合には1×1011eV
-1cm-2、アニール温度が250度の場合には3×1011
eV-1cm-2、アニールしない場合が1×1012eV-1cm-2
なってしまう。
As shown in Table 1, the annealing temperature was 350
Temperature, the interface state density is about 7 × 10 10 eV −1 cm −2 , but when the annealing temperature is 300 ° C., 1 × 10 11 eV
-1 cm -2 , 3 × 10 11 when the annealing temperature is 250 degrees
eV -1 cm -2 , and 1 × 10 12 eV -1 cm -2 when not annealed.

【0040】界面準位の測定は、周知のHigh Low Frequ
ency C−V法を用いて測定した。この方法は、高周波
信号を加えた場合におけるC−V特性と低周波信号を加
えた場合におけるC−V特性の比較からMIS構造のI
とS即ちこの場合は、絶縁膜42と多結晶半導体層41
との界面の界面準位密度の値を求める方法である。
The measurement of the interface state is performed by a well-known High Low Frequency
The ency was measured using the CV method. This method is based on a comparison between CV characteristics when a high-frequency signal is applied and CV characteristics when a low-frequency signal is applied.
And S, in this case, the insulating film 42 and the polycrystalline semiconductor layer 41
This is a method for calculating the value of the interface state density of the interface with the interface.

【0041】表1に示す各試料の界面準位密度を比較す
ると、最も界面準位密度が低いのが水素熱アニール温度
350度の場合であり、TFTのゲート酸化膜として用
いるには水素熱アニール温度350度の場合の酸化珪素
膜が最適である。
Comparing the interface state densities of the samples shown in Table 1, the interface state density was lowest when the hydrogen thermal annealing temperature was 350 ° C. A silicon oxide film at a temperature of 350 degrees is optimal.

【0042】一般的なTFTのゲート酸化膜とチャネル
形成領域の界面における実用的な界面準位密度として1
11eV-1cm-2程度の値を求めるのであれば、本発明の構
成にあるように水素熱アニールは水素100%雰囲気中
で、温度250度〜350度、アニール時間は30〜6
0分で行うのがよいと表1より結論できる。
As a practical interface state density at the interface between the gate oxide film and the channel formation region of a general TFT, 1
If a value of 0 11 eV -1 cm -2 is to be obtained, as in the configuration of the present invention, hydrogen thermal annealing is performed in a 100% hydrogen atmosphere at a temperature of 250 to 350 degrees and an annealing time of 30 to 6 degrees.
From Table 1, it can be concluded that it is better to perform the treatment in 0 minutes.

【0043】また、アニールの時間については、30分
以上行なってもその効果に大きな違いがなかった。しか
しながら、ばらつきなく水素熱アニールの効果を得るの
であれば30〜60分の時間をかけるのがよい。
Regarding the annealing time, there was no significant difference in the effect even if the annealing time was 30 minutes or more. However, if the effect of hydrogen thermal annealing can be obtained without variation, it is preferable to take 30 to 60 minutes.

【0044】本実施例において、アニール時の雰囲気を
水素以外の気体、例えば窒素とすると全く効果を得るこ
とができなかった。界面準位密度の発生要因としては、
界面の遷移層の構造・組成に起因する結合欠陥すなわち
不対結合手によるもの、半導体表面の点欠陥によるも
の、界面近傍のボンドのボンド長やボンド角の乱れによ
るもの等が考えられている。(参考文献 応用物理ハン
ドブックP423 平成2年3月30日発行 丸善株式
会社発行)
In this embodiment, if the atmosphere at the time of annealing is a gas other than hydrogen, for example, nitrogen, no effect can be obtained at all. The cause of the interface state density is as follows.
It is considered that there are bond defects due to the structure / composition of the transition layer at the interface, that is, due to dangling bonds, point defects at the semiconductor surface, and bond lengths and bond angles of bonds near the interface. (References Applied Physics Handbook P423 Mar. 30, 1990 Published by Maruzen Co., Ltd.)

【0045】一方、アモルファス半導体の不対結合手の
中和方法として水素プラズマを用いる方法が知られてい
る。上述のように界面準位の発生が界面における不対結
合手あるいは点欠陥あるいは結合手の乱れによるもので
あるならば、当然水素化による不対結合手の中和が大き
な効果を持つことが考えられる。
On the other hand, a method using hydrogen plasma is known as a method for neutralizing dangling bonds of an amorphous semiconductor. As described above, if the generation of interface states is due to dangling bonds, point defects, or disorder of dangling bonds at the interface, it is considered that neutralization of dangling bonds due to hydrogenation has a great effect. Can be

【0046】本発明の構成において、アニールに水素を
用いるのは上記の理由によるものであって、不活性気体
が効果がないのは明らかである。しかしながら何らかの
都合により不活性気体と水素の混合ガス雰囲気中におい
て本発明の構成における水素熱アニールを行なってもよ
い。
In the structure of the present invention, hydrogen is used for annealing for the above reason, and it is clear that inert gas has no effect. However, the hydrogen thermal annealing in the configuration of the present invention may be performed in an atmosphere of a mixed gas of an inert gas and hydrogen for some reasons.

【0047】本実施例においては、絶縁ゲイト型電界効
果トランジスタ(TFT)のゲート酸化膜として良好な
特性を有する酸化珪素膜を作製する手段として、酸素1
00%雰囲気中においてスパッタリングを用い、この成
膜後の酸化珪素膜を水素100%雰囲気中における水素
熱アニールによって完成させるもので、水素熱アニール
は欠くことの出来ない構成である。
In this example, oxygen 1 was used as a means for producing a silicon oxide film having good characteristics as a gate oxide film of an insulating gate type field effect transistor (TFT).
Sputtering is performed in a 00% atmosphere, and the silicon oxide film after the film formation is completed by hydrogen thermal annealing in a 100% hydrogen atmosphere. Hydrogen thermal annealing is indispensable.

【0048】また、絶縁ゲイト型電界効果トランジスタ
のゲート酸化膜として良好な特性を有する絶縁膜である
ということは、あらゆる電子装置に用いられる絶縁膜と
して良好な特性を有することを保証するものである。
The fact that the insulating film has good characteristics as the gate oxide film of the insulating gate type field effect transistor guarantees that the insulating film has good characteristics as an insulating film used in all electronic devices. .

【0049】一般に半導体表面に設けられる絶縁膜とし
て望まれる基本的用件は、 (1)界面準位密度が小さく、界面の固定電荷密度が制
御できる。 (2)膜が緻密で密着姓にとみ、半導体を外界から充分
保護する。 (3)界面のストレスが小さい。 (4)熱的および化学的に安定であり、長期信頼性を備
えている。 (5)不活性化膜(絶縁膜)形成プロセスとデバイス制
作の他のプロセスとの整合性がよい。 (6)ステップカバレージが良好である。 (以上 応用物理ハンドブックP422 平成2年3月
30日発行 丸善株式会社発行による)
In general, basic requirements for an insulating film provided on a semiconductor surface are as follows: (1) The interface state density is small, and the fixed charge density at the interface can be controlled. (2) The film is dense and adheres well to protect the semiconductor from the outside. (3) The interface stress is small. (4) It is thermally and chemically stable and has long-term reliability. (5) Good compatibility between the passivation film (insulating film) forming process and other processes for device fabrication. (6) Good step coverage. (End of Applied Physics Handbook P422 Published March 30, 1990 by Maruzen Co., Ltd.)

【0050】実施例2で説明したように、(1)の界面
準位密度については熱水素アニールのアニール温度を変
化させることによって達成することができる。また、界
面における固定電荷としては、ナトリウムイオン、アル
カリイオン等を挙げることができ、これらの固定電荷を
中和する方法としては、酸素100%雰囲気中において
スパッタリングをする際にターゲットにフッ素に代表さ
れるハロゲン元素を0.1〜5重量%またはリン、ボロ
ンを1×1019〜5×1020cm-3混入させる方法があ
る。また、雰囲気中にこれら元素を添加してもよい。こ
のように、界面の固定電荷密度をコントロールすること
も本発明の構成においては可能である。
As described in Example 2, the interface state density of (1) can be achieved by changing the annealing temperature of the thermal hydrogen annealing. Examples of the fixed charge at the interface include sodium ions and alkali ions. As a method for neutralizing these fixed charges, fluorine is typically used as a target when sputtering is performed in an atmosphere of 100% oxygen. 0.1 to 5% by weight of a halogen element or phosphorus and boron in a concentration of 1 × 10 19 to 5 × 10 20 cm −3 . Further, these elements may be added to the atmosphere. As described above, it is also possible in the configuration of the present invention to control the fixed charge density at the interface.

【0051】また、(2)、(4)は酸素100%雰囲
気中におけるスパッタリングによって何ら不純物のふく
まれない緻密な酸化物絶縁膜を得るという本願発明の特
徴の一つである。(3)は、スパッタリング法による成
膜が150度以下の低温で行われ、しかも膜に不純物で
あるアルゴン原子が混入せず、そのスパッタによる損傷
もないという本発明の特徴を考えれば、本発明の構成が
当然有している効果であることは明らかである。
(5)、(6)は、スパッタリング法による成膜が大面
積に安定して行なえるという周知のスパッタリング法の
特徴を考えるならば、当然本発明の構成において得られ
る効果である。
(2) and (4) are one of the features of the present invention that a dense oxide insulating film containing no impurities is obtained by sputtering in an atmosphere of 100% oxygen. In the case of (3), considering the characteristic of the present invention that the film formation by the sputtering method is performed at a low temperature of 150 ° C. or lower, the argon atoms as impurities are not mixed into the film, and the damage due to the sputtering is not considered. It is obvious that the configuration has the effect of course.
The advantages (5) and (6) are naturally obtained in the configuration of the present invention in view of the well-known feature of the sputtering method that film formation by the sputtering method can be stably performed over a large area.

【0052】〔補足説明〕以下、補足説明として図5の
CーV特性の曲線の形と界面準位の存在の関係について
説明する。図4に示すMIS型構成を有する試料の等価
回路を図7に示し、図7を用いて図5のグラフについて
説明する。以下図4の等価回路である図7について説明
する。図4において、アルミ電極43、44に挟まれた
酸化珪素膜と多結晶シリコン半導体膜41は、キャパシ
タ(容量C)を形成するが、このキャパシタCは、酸化
珪素膜自体のキャパシタCOXとCD で示される半導体の
空乏領域の容量の直列結合として示される。尚、半導体
の空乏領域の容量CD は、電極に加える電圧によって変
化するので図7において可変コンデンサとして示してあ
る。また、Ciは界面準位に起因する容量である。
[Supplementary Explanation] Hereinafter, as a supplementary explanation, the relationship between the shape of the curve of the CV characteristic in FIG. 5 and the existence of interface states will be described. FIG. 7 shows an equivalent circuit of the sample having the MIS structure shown in FIG. 4, and the graph of FIG. 5 will be described with reference to FIG. Hereinafter, FIG. 7 which is an equivalent circuit of FIG. 4 will be described. In FIG. 4, the silicon oxide film sandwiched between the aluminum electrodes 43 and 44 and the polycrystalline silicon semiconductor film 41 form a capacitor (capacitance C), which is a capacitor C OX and C of the silicon oxide film itself. It is shown as a series combination of the capacitance of the depletion region of the semiconductor indicated by D. The capacity C D of the depletion region of the semiconductor is shown as a variable capacitor in FIG. 7 so changed by the voltage applied to the electrodes. Also, C i is the capacitance caused by the interface state.

【0053】以下、図4において理想的な界面特性即ち
界面準位が十分小さい場合、即ち図7においてCi を無
視できる条件におけるC−V特性について説明する。こ
の場合、電子が信号電圧に追従できるように十分低い周
波数の測定信号電圧を直流バイアスとともに加える。
(参考文献 昭和56年7月15日 3版発行コロナ社
半導体デバイスの物理(2) P64 )尚、本明細
書中ならびに図5における電圧とは交流信号とともに加
えられる直流バイアスの電圧を示すものである。
Hereinafter, the C-V characteristic in the case where the ideal interface characteristic, that is, the interface state in FIG. 4 is sufficiently small, that is, in the condition where C i can be ignored in FIG. 7, will be described. In this case, a measurement signal voltage of sufficiently low frequency is applied along with the DC bias so that the electrons can follow the signal voltage.
(Reference: July 15, 1981, 3rd edition, published by Corona Co., Ltd. Semiconductor Device Physics (2) P64) The voltage in this specification and in FIG. 5 indicates a voltage of a DC bias applied together with an AC signal. is there.

【0054】もし図4に示すMIS構造における多結晶
シリコン半導体41と酸化珪素膜42の間の界面特性が
良好であるならば、界面準位は無視できる程度と考えら
れるので、Ci は無視できる。よって、キャパシタC
は、下記の数式
If the interface characteristic between the polycrystalline silicon semiconductor 41 and the silicon oxide film 42 in the MIS structure shown in FIG. 4 is good, the interface level is considered to be negligible, so that C i can be ignored. . Therefore, the capacitor C
Is the following formula

【数1】 と示される。(Equation 1) Is shown.

【0055】[0055]

【数1】(Equation 1)

【0056】また図5の縦軸の単位である規格値(C/
OX)は下記
Further, the standard value (C / C) which is the unit of the vertical axis in FIG.
C OX ) is as follows

【数2】 と示される。(Equation 2) Is shown.

【0057】[0057]

【数2】(Equation 2)

【0058】今、図3のアルミ電極43に負の電圧が加
わった場合を考えると、多結晶シリコン半導体膜41と
酸化珪素膜42の境界部分にはホールが蓄積するため、
多結晶シリコン半導体膜41の容量CD は大きくなる。
その結果、
Considering now that a negative voltage is applied to the aluminum electrode 43 of FIG. 3, holes accumulate at the boundary between the polycrystalline silicon semiconductor film 41 and the silicon oxide film 42.
Capacitance C D of the polycrystalline silicon semiconductor film 41 increases.
as a result,

【数2】より明らかなようにC/COXは1に近づく。## EQU2 ## As is clearer , C / C OX approaches 1.

【0059】また、アルミ電極43に電圧が加わる電圧
が十分小さければ、多結晶シリコン半導体膜41の容量
D は、この多結晶シリコン半導体膜41の酸化珪素膜
との界面付近で形成される空乏領域の容量のみとなり減
少する。その結果上記数式
When the voltage applied to the aluminum electrode 43 is sufficiently small, the capacitance C D of the polycrystalline silicon semiconductor film 41 is depleted near the interface between the polycrystalline silicon semiconductor film 41 and the silicon oxide film. Only the capacity of the area is reduced. As a result the above formula

【数2】に示されるC/COXの値は1より小さくなる。The value of C / C OX shown in Equation 2 is smaller than 1.

【0060】さらに、アルミ電極43に正の電圧が加わ
った場合、電子が多結晶シリコン半導体膜41と酸化珪
素膜42の境界部分に蓄積するので、多結晶シリコン半
導体膜41の容量CD は負の電圧がアルミ電極43に加
わった場合と同様に増大することになる。よって、この
場合もC/COXは1に近づく。
[0060] Further, when a positive voltage is applied to the aluminum electrode 43, the electrons are accumulated polycrystalline silicon semiconductor film 41 in the boundary portion of the silicon oxide film 42, the capacitance C D of the polycrystalline silicon semiconductor film 41 is negative Is increased in the same manner as when the voltage is applied to the aluminum electrode 43. Therefore, also in this case, C / C OX approaches 1.

【0061】即ち、図4(図7)において酸化珪素膜4
2とシリコン半導体41との界面特性が良好な場合は、
アルミ電極43に加わる電圧を負から正に変化させた場
合において、C/COXの値が1に近い値から1より小さ
い値になり、さらに1に近い値になる。
That is, in FIG. 4 (FIG. 7), the silicon oxide film 4
2 and the silicon semiconductor 41 have good interface characteristics,
When the voltage applied to the aluminum electrode 43 is changed from negative to positive, the value of C / C OX changes from a value close to 1 to a value smaller than 1, and further approaches 1.

【0062】上記の場合は、界面準位を無視した理想的
なモデルについてであるが、図5に示す本実施例におい
て250度以上の温度で水素熱アニールした場合の試料
のCーV特性が、この理想的なCーV特性によく合致し
ていることがわかる。
The above case is an ideal model in which the interface states are ignored, but the CV characteristics of the sample when hydrogen thermal annealing is performed at a temperature of 250 ° C. or higher in this embodiment shown in FIG. It can be seen that this ideally matches the CV characteristics.

【0063】つぎに図4の構成において、酸化珪素膜と
多結晶シリコン膜との間に界面準位が高い密度で存在し
ている場合のCーV特性について、図4の等価回路であ
る図7を用いて説明する。
Next, in the configuration of FIG. 4, the CV characteristic when the interface state exists at a high density between the silicon oxide film and the polycrystalline silicon film is a diagram showing an equivalent circuit of FIG. 7 will be described.

【0064】シリコン半導体と絶縁膜である酸化珪素膜
の界面において、界面準位すなわちトラップが存在して
いる場合、等価回路的には図7のCi がキャパシタとし
て存在していることになる。すると界面準位すなわちト
ラップに蓄えられる電荷が存在するので、Ci が大きく
なる。そして図4のアルミ電極43に加わる電圧がゼロ
になって、CD が小さくなっても下記
[0064] In the interface of the silicon oxide film which is a silicon semiconductor and the insulating film, if the interface state ie traps are present, the equivalent circuit is C i of FIG. 7 will be present as a capacitor. Then, since the interface state, that is, the charge stored in the trap exists, C i increases. And it becomes zero voltage applied to the aluminum electrode 43 of FIG. 4, even if C D is smaller below

【数3】 で示される(C/COX)は、(Equation 3) (C / C OX ) represented by

【数2】によって示される(C/COX)程には減少せ
ず、結果としてC/COXの値は1より大きく減少するこ
とはない。
It does not decrease as much as (C / C OX ) as shown by ## EQU2 ## and consequently the value of C / C OX does not decrease more than 1.

【0065】[0065]

【数3】(Equation 3)

【0066】このように界面準位密度の高い絶縁膜を用
いた試料のCーV特性の挙動は上記のモデルによって定
性的に説明することができる。従って図4の熱アニール
を行なわない場合の酸化珪素膜を図3の構成に用いた場
合のC−V特性においては、電極43に加える電圧が0
になってもC/COXの値が小さくならないのである。
The behavior of the CV characteristics of the sample using the insulating film having a high interface state density can be qualitatively explained by the above model. Therefore, in the CV characteristics when the silicon oxide film in the case of not performing the thermal annealing of FIG. 4 is used in the configuration of FIG. 3, the voltage applied to the electrode 43 is 0.
The value of C / C OX does not decrease.

【0067】[0067]

【発明の効果】本発明の構成である酸素100%雰囲気
中におけるスパッタリングによって得られた酸化珪素膜
を水素100%雰囲気中において250度から350度
の温度で水素熱アニールする方法は、良好な界面特性を
有する絶縁膜を得る絶縁膜作製方法であることが確認さ
れた。
The method of the present invention for thermally annealing a silicon oxide film obtained by sputtering in a 100% oxygen atmosphere at a temperature of 250 to 350 ° C. in a 100% hydrogen atmosphere has a good interface. It was confirmed that the method was an insulating film manufacturing method for obtaining an insulating film having characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施例のおいて作製した試料の界面準位密
度と成膜時の酸素分圧の関係を示す。
FIG. 1 shows the relationship between the interface state density of a sample manufactured in this example and the oxygen partial pressure during film formation.

【図2】 本実施例において作製した試料のフラットバ
ンド電圧と成膜時におおける酸素分圧との関係を示す。
FIG. 2 shows a relationship between a flat band voltage of a sample manufactured in this example and an oxygen partial pressure during film formation.

【図3】 本実施例において作製した試料の耐圧と成膜
時における酸素分圧との関係を示す。
FIG. 3 shows the relationship between the breakdown voltage of the sample manufactured in this example and the oxygen partial pressure during film formation.

【図4】 本実施例において作製した試料の構成を示
す。
FIG. 4 shows a configuration of a sample manufactured in this example.

【図5】 本実施例において作製した試料のCーV特性
を示す。
FIG. 5 shows CV characteristics of a sample manufactured in this example.

【図6】 本実施例において作製した試料の等価回路を
示す。
FIG. 6 shows an equivalent circuit of a sample manufactured in this example.

【図7】 本発明の構成を適用できる半導体装置の例と
してのTFTを示す。
FIG. 7 illustrates a TFT as an example of a semiconductor device to which the structure of the present invention can be applied.

【符号の説明】[Explanation of symbols]

43、44 アルミ電極 42 酸化珪素膜 41 多結晶シリコン 61 ガラス基板 62 酸化珪素膜 63 ソース領域 64 チャネル形成領域 65 ドレイン領域 66 酸化珪素膜 67 ソース電極 68 ゲート電極 69 ドレイン電極 601 層間絶縁膜 43, 44 Aluminum electrode 42 Silicon oxide film 41 Polycrystalline silicon 61 Glass substrate 62 Silicon oxide film 63 Source region 64 Channel formation region 65 Drain region 66 Silicon oxide film 67 Source electrode 68 Gate electrode 69 Drain electrode 601 Interlayer insulating film

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】酸素100%雰囲気中におけるスパッタリ
ングにより基体上に酸化珪素膜を形成する工程と、前記
酸化珪素膜を250℃から350℃の水素雰囲気中にお
いて、水素熱アニールすることを特徴とする絶縁膜作製
方法。
1. A step of forming a silicon oxide film on a substrate by sputtering in an atmosphere of 100% oxygen, and the step of subjecting the silicon oxide film to hydrogen thermal annealing in a hydrogen atmosphere of 250 ° C. to 350 ° C. Method for manufacturing insulating film.
JP7447091A 1991-03-14 1991-03-14 Insulation film manufacturing method Expired - Lifetime JP2668459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7447091A JP2668459B2 (en) 1991-03-14 1991-03-14 Insulation film manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7447091A JP2668459B2 (en) 1991-03-14 1991-03-14 Insulation film manufacturing method

Publications (2)

Publication Number Publication Date
JPH04355924A JPH04355924A (en) 1992-12-09
JP2668459B2 true JP2668459B2 (en) 1997-10-27

Family

ID=13548176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7447091A Expired - Lifetime JP2668459B2 (en) 1991-03-14 1991-03-14 Insulation film manufacturing method

Country Status (1)

Country Link
JP (1) JP2668459B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153769A (en) * 1993-11-30 1995-06-16 Hitachi Ltd Manufacture of semiconductor integrated circuit device and its manufacturing equipment
JP3957198B2 (en) * 2003-03-07 2007-08-15 日本電信電話株式会社 Thin film formation method

Also Published As

Publication number Publication date
JPH04355924A (en) 1992-12-09

Similar Documents

Publication Publication Date Title
US4151007A (en) Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
EP0459763A1 (en) Thin-film transistors
JPH0869998A (en) Tantalum oxide thin film preparation by low temperature ozone plasma annealing
KR20030015000A (en) Method for manufacturing capacitor having improved leakage current characteristic at interface between dielectric layer and upper electrode
JP2903134B2 (en) Semiconductor device
US6791156B2 (en) Semiconductor device and method for manufacturing it
JP2668459B2 (en) Insulation film manufacturing method
KR100275712B1 (en) Method of fabrication oxide film of semiconductor device
JP3372528B2 (en) Manufacturing method of semiconductor device
JP3247242B2 (en) Method for manufacturing semiconductor device
JPH0351094B2 (en)
JP3308513B2 (en) Method for manufacturing insulating gate type semiconductor device
JP3119988B2 (en) Method for manufacturing semiconductor device
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP2000164592A (en) Laminated-type or composite-type gate dielectric taking nitrogen into interface
JPH0656856B2 (en) Method for manufacturing semiconductor device
JPH0823095A (en) Semiconductor device and production process thereof
JP3367946B2 (en) Method for manufacturing semiconductor device
JP3340407B2 (en) Insulating coating and semiconductor device
JP3340429B2 (en) Semiconductor device
JP3143610B2 (en) Thin film insulated gate type semiconductor device and method of manufacturing the same
JPS5914672A (en) Manufacture of thin film transistor
JP3340406B2 (en) Method for manufacturing semiconductor device
JP3564505B2 (en) Method for manufacturing semiconductor device
KR930007188B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080704

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090704

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100704

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100704

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20110704

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 14