JP2668118B2 - MOS semiconductor device and manufacturing method thereof - Google Patents
MOS semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2668118B2 JP2668118B2 JP63028172A JP2817288A JP2668118B2 JP 2668118 B2 JP2668118 B2 JP 2668118B2 JP 63028172 A JP63028172 A JP 63028172A JP 2817288 A JP2817288 A JP 2817288A JP 2668118 B2 JP2668118 B2 JP 2668118B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- passivation film
- forming
- semiconductor device
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピューター等の電子機器に用いられ
ている半導体装置に関する。The present invention relates to a semiconductor device used in electronic equipment such as a computer.
この発明は、半導体装置において、半導体装置のパッ
シベーション膜を、二酸化シリコン膜とその上に形成し
たシリコンナイトライド膜又はシリコンオキシナイトラ
イド膜とからなる２層構造膜とするとともに、前記シリ
コンナイトライド膜又はシリコンオキシナイトライド膜
に水素拡散用ホールを設けることにより、ホットエレク
トロントラップによる半導体装置の劣化を防いだもので
ある。According to the present invention, in a semiconductor device, the passivation film of the semiconductor device is a two-layer structure film composed of a silicon dioxide film and a silicon nitride film or a silicon oxynitride film formed thereon, and the silicon nitride film Alternatively, by providing a hydrogen diffusion hole in the silicon oxynitride film, deterioration of the semiconductor device due to hot electron traps is prevented.
従来、第２図に示すように、MOS型半導体装置のアル
ミ配線の上に形成されているパッシベーション膜11は、
耐湿性に強いシリコンオキシナイトライド膜が一般的で
ある。Conventionally, as shown in FIG. 2, the passivation film 11 formed on the aluminum wiring of the MOS type semiconductor device is
A silicon oxynitride film having high moisture resistance is generally used.
しかし、シリコンオキシナイトライド膜をパッシベー
ション膜として用いたMOS型半導体装置の場合は、シリ
コンオキシナイトライド膜中の水素が、ゲート酸化膜４
まで拡散し、ドレイン領域３の近くで発生するホットエ
レクトロンが、ゲート酸化膜にトラップされやすくなる
ため、MOSトランジスタが経時変化するという問題点が
指摘されている。特に、ホットエレクトロンが発生しや
すい微細MOSトランジスタでは、劣化が著しくなる。J.M
itsuhashi el aI“MECHANICAL STRESS AND HYDROGEN EF
FECTS ON HOT CARRIER INJECTION"IEDM 1986 TechnicaI
Digest pp386 そこで、この発明は従来のこのような欠点を解決する
ために、ホットエレクトロンがトラップしにくく、MOS
トランジスタの経時変化の少ない半導体装置を得ること
を目的としている。However, in the case of a MOS type semiconductor device using a silicon oxynitride film as a passivation film, hydrogen in the silicon oxynitride film causes
It has been pointed out that hot electrons generated near the drain region 3 are easily trapped in the gate oxide film, so that the MOS transistor changes with time. In particular, in a fine MOS transistor in which hot electrons are easily generated, the deterioration is remarkable. JM
itsuhashi el aI “MECHANICAL STRESS AND HYDROGEN EF
FECTS ON HOT CARRIER INJECTION "IEDM 1986 TechnicaI
Digest pp386 Therefore, the present invention solves the above-mentioned drawbacks of the related art by making it difficult for hot electrons to be trapped.
It is an object of the present invention to obtain a semiconductor device in which a transistor has less change with time.
上記問題点を解決するために、この発明は、ゲート酸
化膜内の水素が半導体装置の外へ拡散できるように、拡
散用のパッシベーション膜をシリコンオキシナイトライ
ド膜から成るパッシベーション膜の下側に設けることに
より、ゲート酸化膜中の水素を熱処理により外部に拡散
することにより、ホットエレクトロントラップの増加を
おさえ、MOSトランジスタの経時変化をおさえた。In order to solve the above problems, the present invention provides a diffusion passivation film below a passivation film made of a silicon oxynitride film so that hydrogen in a gate oxide film can diffuse out of a semiconductor device. By diffusing the hydrogen in the gate oxide film to the outside by the heat treatment, the increase in the number of hot electron traps is suppressed, and the aging of the MOS transistor is suppressed.
以下に、この発明の実施例を図面に基づいて説明す
る。第１図は、本発明のMOS型半導体装置の断面図であ
る。シリコン基板１の表面にN+型のソース領域２とドレ
イン領域３を形成する。ソース領域２とドレイン領域３
との間の基板１の表面には、ゲート酸化膜４を介してゲ
ート電極５を形成する。各々の領域への電圧印加は、Al
配線7,8を介して行う。さらに、半導体装置を外部から
の異物浸入を防ぐためにパッシベーション膜を最後に形
成する。本発明のパッシベーション膜は、第１層のパッ
シベーション膜10と第２層のパッシベーション膜11とか
ら形成されている。第２層のパッシベーション膜11は、
シリコンナイトライド膜であり、膜が非常に緻密である
ため、水及び水素などの浸入に対しても半導体装置を保
護する能力がある。しかし、シリコンナイトライド膜11
には、形成時に非常に多くの水素が含まれている。従っ
てその水素は、拡散してゲート酸化膜４にも多量に入っ
てしまう。しかし、ソース領域２とドレイン領域３との
間にホットエレクトロンが発生すると、ホットエレクト
ロンは、水素が原因になって、ゲート酸化膜４にトラッ
プされる。即ち、MOSトランジスタの特性は、このトラ
ップによって経時変化してしまう。そこで、本発明は、
ゲート酸化膜４の中の水素が外へ逃げるための層を形成
した。即ち、第１層のパッシベーション膜である。水素
を拡散にしにくいシリコンナイトライド膜11に拡散ホー
ル12を形成すれば、ゲート酸化膜４内の水素は、矢印Ａ
のように、第１層のパッシベーション膜を介して、拡散
ホール12より外部へ逃げることができる。Al配線の下に
設けられている中管絶縁膜あるいはフィールド酸化膜６
を介しては、逃げることは難しい。理由は、中間絶縁膜
あるいは、フィールド酸化膜は、一般に850℃以上の高
温プロセスを経てきているために、水素の拡散係数が小
さいためである。そこで、本発明は、600℃以下の温度
で形成した二酸化シリコン膜を、第１のパッシベーショ
ン膜10として用いている。低温で形成した膜であるた
め、水素の拡散係数が大きい。Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a MOS type semiconductor device according to the present invention. An N + type source region 2 and a drain region 3 are formed on the surface of a silicon substrate 1. Source region 2 and drain region 3
A gate electrode 5 is formed on the surface of the substrate 1 between the gate electrode 5 and the gate oxide film 4. The voltage applied to each area is Al
This is done via wiring 7 and 8. Further, a passivation film is finally formed in the semiconductor device to prevent foreign matter from entering from the outside. The passivation film of the present invention is formed of a first-layer passivation film 10 and a second-layer passivation film 11. The second passivation film 11 is
Since it is a silicon nitride film, and the film is very dense, it has the ability to protect the semiconductor device even against the intrusion of water and hydrogen. However, the silicon nitride film 11
Contains a very large amount of hydrogen during formation. Therefore, the hydrogen diffuses and enters the gate oxide film 4 in a large amount. However, when hot electrons are generated between the source region 2 and the drain region 3, the hot electrons are trapped in the gate oxide film 4 due to hydrogen. That is, the characteristics of the MOS transistor change with time due to the trap. Therefore, the present invention
A layer was formed to allow hydrogen in the gate oxide film 4 to escape to the outside. That is, it is the first passivation film. If a diffusion hole 12 is formed in the silicon nitride film 11 that makes it difficult for hydrogen to diffuse, the hydrogen in the gate oxide film 4 will be blocked by the arrow A.
As described above, it is possible to escape from the diffusion hole 12 to the outside through the first-layer passivation film. Middle tube insulation film or field oxide film 6 provided under the Al wiring
It's hard to escape through. The reason is that the intermediate insulating film or the field oxide film generally has undergone a high temperature process of 850 ° C. or higher, so that the diffusion coefficient of hydrogen is small. Therefore, in the present invention, a silicon dioxide film formed at a temperature of 600 ° C. or lower is used as the first passivation film 10. Since it is a film formed at a low temperature, it has a large hydrogen diffusion coefficient.
従って、Alのアロイ温度よりも低い300℃以下の熱処
理により、ゲート酸化膜４の中の水素は、容易に矢印の
ように第１のパッシベーション膜10を介して外部へ逃げ
ることができる。この二酸化シリコン膜である第１のパ
ッシベーション膜10の水素の拡散係数は、その膜中のリ
ン濃度にも依存している。第３図は、リン濃度が0.5％
以下のNSG膜と３％のPSG膜の場合のアニールによるホッ
トエレクトロントラップの減少を示したグラフである。
リン濃度が0.5％以下であれば、水素の拡散が早く、ホ
ットエレクトロントラップによる劣化も少ない。又、こ
の水素拡散用の第１のパッシベーション膜10は、膜厚が
厚い方が、拡散しやすい。第４図は、ホットエレクトロ
ントラップによるMOSトランジスタの閾値電圧の変化△V
THの膜厚依存性を示したグラフである。膜厚は、2000Å
以上にすることにより、△VTHを少なくすることができ
る。Therefore, by heat treatment at 300 ° C. or lower, which is lower than the alloy temperature of Al, hydrogen in the gate oxide film 4 can easily escape to the outside through the first passivation film 10 as indicated by an arrow. The hydrogen diffusion coefficient of the first passivation film 10, which is a silicon dioxide film, also depends on the phosphorus concentration in the film. Fig. 3 shows that the phosphorus concentration is 0.5%
6 is a graph showing the reduction of hot electron traps due to annealing in the case of the following NSG film and 3% PSG film.
When the phosphorus concentration is 0.5% or less, hydrogen is diffused quickly and deterioration due to hot electron traps is small. Further, the thicker the first passivation film 10 for hydrogen diffusion, the easier the diffusion. Figure 4 shows the change in threshold voltage of MOS transistors due to hot electron traps ΔV
4 is a graph showing the dependence of TH on film thickness. The film thickness is 2000Å
With the above, ΔV TH can be reduced.
本発明の半導体装置の断面図を第１図に示したが、特
別に、水素拡散用ホール12を形成しなくても、水素を外
に逃がすことができる。即ち、水素拡散用の第１のパッ
シベーション膜10が外部に一部分出ていれば、その部分
より水素は外へ拡散することができる。従って、パッド
の形成時に、第１のパッシベーション膜と第２のパッシ
ベーション膜を同じパターンで穴あけすることによっ
て、形成できる。又以上の説明において、第２のパッシ
ベーション膜は、シリコンナイトライド膜として話を進
めてきたが、シリコンオキシナイトライド膜を用いても
よい。Although a cross-sectional view of the semiconductor device of the present invention is shown in FIG. 1, hydrogen can escape to the outside without forming the hydrogen diffusion hole 12 in particular. That is, if the first passivation film 10 for hydrogen diffusion is partly exposed to the outside, hydrogen can be diffused outside from that part. Therefore, when the pad is formed, the first passivation film and the second passivation film can be formed by forming holes in the same pattern. In the above description, the second passivation film has been described as a silicon nitride film, but a silicon oxynitride film may be used.
この発明は、以上説明したように、パッシベーション
膜を、水素拡散用の第１のパッシベーション膜と、水素
含有量が多いが耐湿性にすぐれるシリコンナイトライド
膜又はシリコンオキシナイトライド膜から成る第２のパ
ッシベーション膜とから構成することにより、又第２の
パッシベーション膜に水素拡散用の穴を設けることによ
り熱処理による水素の拡散を容易にしホットエレクトロ
ントラップの少ない安定なMOS型半導体装置を供給する
ことができる。As described above, according to the present invention, the passivation film comprises the first passivation film for hydrogen diffusion and the silicon nitride film or the silicon oxynitride film having a high hydrogen content but excellent moisture resistance. And the second passivation film is provided with a hole for hydrogen diffusion, so that hydrogen diffusion by heat treatment can be facilitated and a stable MOS semiconductor device with few hot electron traps can be supplied. it can.
第１図は、この発明にかかる半導体装置の断面図、第２
図は、従来の半導体装置の断面図、第３図は、本発明の
半導体装置におけるホットエレクトロントラップによる
閾値電圧変化とパッシベーション膜の特性図、第４図
は、パッシベーション膜厚の特性図である。 １……半導体基板 ２……N+ソース領域 ３……N+ドレイン領域 ４……ゲート酸化膜 ５……ゲート電極 10……第１のパッシベーション膜 11……シリコンナイトライド膜 12……水素拡散用ホールFIG. 1 is a sectional view of a semiconductor device according to the present invention, FIG.
FIG. 3 is a sectional view of a conventional semiconductor device, FIG. 3 is a characteristic diagram of a threshold voltage change due to hot electron traps and a passivation film in the semiconductor device of the present invention, and FIG. 4 is a characteristic diagram of a passivation film thickness. 1 …… Semiconductor substrate 2 …… N + source region 3 …… N + drain region 4 …… Gate oxide film 5 …… Gate electrode 10 …… First passivation film 11 …… Silicon nitride film 12 …… Hydrogen diffusion Hall for
Claims (6)
域の表面に互いに離間して設けられた第２導電型のソー
ス領域とドレイン領域と、前記ソース領域と前記ドレイ
ン領域との間の前記半導体領域の表面にゲート絶縁膜を
介して設けられたゲート電極とから成り、かつ、前記ソ
ース領域と前記ドレイン領域との間にホットエレクトロ
ンを発生するMOSトランジスタと、前記ゲート電極の上
に設けられた中間絶縁膜と、前記中間絶縁膜の上に設け
られたアルミ配線と、前記MOSトランジスタ及び前記ア
ルミ配線の上に全体に設けられたパッシベーション膜と
から成るMOS半導体装置において、前記パッシベーショ
ン膜は、膜厚2000Å以上のシリコン酸化膜である第１の
パッシベーション膜と、第１のパッシベーション膜の上
に設けられたシリコンナイトライドである第２のパッシ
ベーション膜とから成り、前記第１のパッシベーション
膜は前記中間絶縁膜及び前記第２のパッシベーション膜
に対して水素拡散しやすく、かつ、前記第２のパッシベ
ーション膜は、前記第１のパッシベーション膜を露出す
るための、前記ソース領域、ドレイン領域及びゲート電
極より離れた位置にあるフィールド酸化膜の上部に形成
された水素拡散用ホールを有することを特徴とするMOS
半導体装置。A first conductive type semiconductor region; a second conductive type source region and a drain region provided on the surface of the semiconductor region so as to be separated from each other; and a region between the source region and the drain region. A MOS transistor comprising a gate electrode provided on a surface of the semiconductor region via a gate insulating film, and generating hot electrons between the source region and the drain region; and a MOS transistor provided on the gate electrode. In the MOS semiconductor device comprising the intermediate insulating film provided, the aluminum wiring provided on the intermediate insulating film, and the passivation film provided entirely on the MOS transistor and the aluminum wiring, the passivation film is A first passivation film, which is a silicon oxide film having a film thickness of 2000 Å or more, and a silicon nitride film provided on the first passivation film. And a second passivation film which is a tride, wherein the first passivation film easily diffuses hydrogen into the intermediate insulating film and the second passivation film, and the second passivation film is the first passivation film. A MOS having a hydrogen diffusion hole formed on an upper portion of a field oxide film at a position apart from the source region, the drain region and the gate electrode for exposing one passivation film.
Semiconductor device.
が0.5％以下のPSG膜である請求項１記載のMOS半導体装
置。2. The MOS semiconductor device according to claim 1, wherein the first passivation film is a PSG film having a phosphorus concentration of 0.5% or less.
２のパッシベーション膜に形成された前記水素拡散用ホ
ールと同じパターンで穴を設けた請求項１記載のMOS半
導体装置。3. The MOS semiconductor device according to claim 1, wherein holes are formed in said first passivation film in the same pattern as said hydrogen diffusion holes formed in said second passivation film.
ン領域とを形成する工程と、前記ソース領域とドレイン
領域との間にゲート絶縁膜を介してゲート電極を形成す
る工程と、前記ゲート電極の上に850℃以上の温度で中
間絶縁膜を形成する工程と、前記中間絶縁膜の上にアル
ミ配線を形成する工程と、前記中間絶縁膜及びアルミ配
線の上に600℃以下の温度で膜厚2000Å以上の二酸化シ
リコンを形成する第１のパッシベーション膜形成工程
と、前記第１のパッシベーション膜の上にシリコンナイ
トライド膜を形成する第２のパッシベーション膜形成工
程と、前記第１のパッシベーション膜を露出するため
に、前記ソース領域、前記ドレイン領域及び前記ゲート
電極から離れた位置に前記第２のパッシベーション膜を
除去し、前記第２のパッシベーション膜に水素拡散用ホ
ールを設ける工程よりなることを特徴とするMOS半導体
装置の製造方法。4. A step of forming a source region and a drain region on a surface of a silicon substrate; a step of forming a gate electrode between the source region and the drain region via a gate insulating film; Forming an intermediate insulating film on the intermediate insulating film at a temperature of 850 ° C. or more, forming an aluminum wiring on the intermediate insulating film, and forming a film on the intermediate insulating film and the aluminum wiring at a temperature of 600 ° C. or less. First passivation film forming step of forming silicon dioxide of 2000 Å or more, second passivation film forming step of forming a silicon nitride film on the first passivation film, and exposing the first passivation film To remove the second passivation film, the second passivation film is removed at a position away from the source region, the drain region and the gate electrode. A method of manufacturing a MOS semiconductor device, which comprises the step of providing a hydrogen diffusion hole in a solution film.
ける工程の後に、前記穴部から水素を外方に拡散放出す
るために300℃以下の熱処理を含む請求項４記載のMOS半
導体装置の製造方法。5. The MOS semiconductor device according to claim 4, further comprising a heat treatment at 300 ° C. or less for diffusing hydrogen outward from the hole after the step of forming the hole in the second passivation film. Production method.
リンが0.5％以下のPSG膜を形成する工程である請求項４
記載のMOS型半導体装置の製造方法。6. The step of forming the first passivation film is a step of forming a PSG film containing 0.5% or less of phosphorus.
A method for manufacturing the MOS type semiconductor device described.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028172A JP2668118B2 (en) | 1988-02-09 | 1988-02-09 | MOS semiconductor device and manufacturing method thereof |
| US07/269,434 US5065222A (en) | 1987-11-11 | 1988-11-09 | Semiconductor device having two-layered passivation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028172A JP2668118B2 (en) | 1988-02-09 | 1988-02-09 | MOS semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01204433A JPH01204433A (en) | 1989-08-17 |
| JP2668118B2 true JP2668118B2 (en) | 1997-10-27 |
Family
ID=12241316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63028172A Expired - Lifetime JP2668118B2 (en) | 1987-11-11 | 1988-02-09 | MOS semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668118B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370178A (en) * | 1989-08-09 | 1991-03-26 | Seiko Instr Inc | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145137A (en) * | 1982-02-23 | 1983-08-29 | Seiko Epson Corp | Semiconductor device |
| JPS60154131A (en) * | 1984-01-25 | 1985-08-13 | Nippon Kokan Kk <Nkk> | Measuring device for azimuth angle and tensile force of mooring rope |
| JPS61150377A (en) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | Manufacture of mis type semiconductor device |
| JPS61154131A (en) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | Isolate-gate type field effect semiconductor device |
| JPS6341063A (en) * | 1986-08-07 | 1988-02-22 | Matsushita Electronics Corp | Manufacture of mos integrated circuit |
-
1988
- 1988-02-09 JP JP63028172A patent/JP2668118B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01204433A (en) | 1989-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065222A (en) | Semiconductor device having two-layered passivation film | |
| US4391650A (en) | Method for fabricating improved complementary metal oxide semiconductor devices | |
| US5057897A (en) | Charge neutralization using silicon-enriched oxide layer | |
| US4792841A (en) | Semiconductor devices and a process for producing the same | |
| US4835597A (en) | Semiconductor device having improved multi-layer structure of insulating film and conductive film | |
| US4005455A (en) | Corrosive resistant semiconductor interconnect pad | |
| US5128279A (en) | Charge neutralization using silicon-enriched oxide layer | |
| US4317274A (en) | Method of producing a semiconductor device | |
| US5243219A (en) | Semiconductor device having impurity diffusion region formed in substrate beneath interlayer contact hole | |
| US3761786A (en) | Semiconductor device having resistors constituted by an epitaxial layer | |
| JP2668118B2 (en) | MOS semiconductor device and manufacturing method thereof | |
| US4046607A (en) | Method of manufacturing a semiconductor device | |
| US5070386A (en) | Passivation layer structure with through-holes for semiconductor device | |
| US7187056B2 (en) | Radiation hardened bipolar junction transistor | |
| JPH118234A (en) | Semiconductor device | |
| US5219766A (en) | Semiconductor device having a radiation resistance and method for manufacturing same | |
| JP3311759B2 (en) | Integrated circuit having screen structure and method of manufacturing the same | |
| US6548873B2 (en) | Semiconductor device and manufacturing method of the same | |
| US4857484A (en) | Method of making an ion-implanted bonding connection of a semiconductor integrated circuit device | |
| JP2672537B2 (en) | Manufacturing method of nonvolatile semiconductor device | |
| JP2829012B2 (en) | Semiconductor nonvolatile memory device and method of manufacturing the same | |
| US5191402A (en) | Semiconductor device having an inter-layer insulating film disposed between two wiring layers | |
| JP2817518B2 (en) | Semiconductor device and manufacturing method thereof | |
| GB2152284A (en) | Semiconductor device and protective circuit | |
| JP2910369B2 (en) | Manufacturing method of floating gate type semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |