JP2667027B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JP2667027B2
JP2667027B2 JP34240589A JP34240589A JP2667027B2 JP 2667027 B2 JP2667027 B2 JP 2667027B2 JP 34240589 A JP34240589 A JP 34240589A JP 34240589 A JP34240589 A JP 34240589A JP 2667027 B2 JP2667027 B2 JP 2667027B2
Authority
JP
Japan
Prior art keywords
electrode
metal
gate electrode
semiconductor substrate
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34240589A
Other languages
English (en)
Other versions
JPH03201543A (ja
Inventor
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34240589A priority Critical patent/JP2667027B2/ja
Publication of JPH03201543A publication Critical patent/JPH03201543A/ja
Application granted granted Critical
Publication of JP2667027B2 publication Critical patent/JP2667027B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、圧接型半導体装置特に圧接型大電力用半導
体装置のゲート(Gate)を均一に加圧するのに好適する
ものである。
(従来の技術) 従来の圧接型半導体装置特に圧接型大電力用半導体装
置例えばGTO(Gate Turn Off Thyrister)などでは、ゲ
ート部分に均一な圧力を印加するために幾多の改良が加
えられており、その構造を第1図により説明する。
この素子は、セラミック(Ceramic)などから成り外
囲器として機能する筒状絶縁物1内にシリコン半導体基
板2から構成するGTOを組込む。この素子中、センター
ゲート(Center Gate)方式に限らずシリコン半導体基
板2は、導電型の違う少なくとも4半導体層を交互に重
ねて構成し、その頂面は、突出した複数の第1導電型
(N型)の半導体層即ちカソード領域とし、これに連続
して形成する第2導電型(P型)の半導体層の一部を露
出してゲート領域とする。これに対してサイドゲート方
式にあっては、ゲード領域とカソード領域の位置関係は
同然違ってくる。
ところで、半導体基板2の表面及び他の表面には、Al
などからなる第1と第2主電極(図示せず)を設け、こ
れに対向して第1及び第2電極部材(図では省略)を配
置し、更に、第1と第2の電極ポスト5、6を形成す
る。ところで、第1導電型(N型)のカソード領域の中
央付近に位置するゲート領域を圧接する金属製圧接ゲー
ト電極7を設置するために、シリコン半導体基板2の表
面付近に配置する第1電極ポスト5に段差8を形成す
る。この段差8内に設置する金属製圧接ゲート電極7と
第1電極ポスト5間には、例えばテフロンなどの絶縁物
層9及び例えば皿バネなどから成る弾性部材10を設けて
ゲート領域を均一に圧接する。なお、絶縁物層9は、半
導体基板2の表面に沿った方向ばかりでなくこれに直交
する方向にも配置して電気適絶縁を確保する。これらの
第1電極ポスト5、第1電極部材及び第1主電極間は、
ロー材で固着するか固着しないアロイ(Alloy)型かア
ロイレス(Alloyless)型のいずれかにする。金属製圧
接ゲート電極電極7は、ここを起点にした端部11を形成
し、筒状絶縁部1を横切って外部に導出する。更に、第
2図に明らかなように端部11には、幅が3mm程度の板状
リード12が途中まで、その先に1mmφの線状リード13が
ロー付けにより一体として金属製圧接ゲート電極7を構
成する。第3図はリードに単線14を使用した例である。
なお、第1電極部材は、熱膨張係数がSiに近い高融点金
属例えばWやMoからなる温度補償板(熱緩衝板図示せ
ず)と、Al、Ag、Cuなどの軟質金属薄板で構成し、後者
を第1主電極に接触配置する。軟質金属薄板としては、
箔状の上記金属複数枚で構成することもある。しかし、
第2電極部材は、上記の高融点金属からなる温度補償板
により構成し、第2電極ポスト及び第2主電極間は、ア
ロイ型かアロイレス型のいずれかの構造とする。
(発明が解決しようとする課題) 最近のG・T・Oのオフ(off)動作用のゲート電極
は、2000Aクラスで60A程度になっておりまた、高周波領
域での使用も増えている。従って、金属製圧接ゲート電
極端部10の太さも大きくなる傾向にあるために、剛性も
大きくなって半導体基板2表面と板状及び線状リード1
1、12の平行度を一定値に維持するのが難しい。
この結果、弾性体9からの押圧力が金属製圧接ゲート
電極6に均一に掛からずひいてはシリコン半導体基板2
も均等に押圧されないことになり、大電流が部分的に流
れる現象が起り、シリコン半導体基板2が溶融・破壊が
発生する。
本発明は、このような事情により成されたもので、特
に、金属製圧接ゲート電極が弾性部材の圧力により半導
体基板を均等に押圧する構造を提供することを目的とす
るものである。
〔発明の構成〕
(課題を解決するための手段) 導電型の異なる少なくとも4半導体層を交互に重ねて
形成する半導体基板と、半導体基板の表面に突出して形
成する第1導電型の複数の半導体層と、この半導体層に
接触・連続しかつ表面が露出する第1導電型の半導体層
と、半導体基板の底部である他表面に露出する第2導電
型の半導体層と、半導体基板の表面及び他表面に形成す
る第1と第2主電極と、第1と第2主電極に対向・連続
して形成する第1及び第2電極部材と、第1及び第2電
極部材に隣接して設ける第1と第2の電極ポストと、第
1電極部材に形成する段差部に設置しかつ突出する第1
導電型の複数の半導体層に隣接する第2導電型の半導体
層に電気的に接続する金属製圧接ゲート電極と、第1と
第2の電極ポストの表面の一部を露出した状態で半導体
基板を収容する筒状絶縁物と、金属製圧接ゲート電極を
起点にして筒状絶縁物を横切って外部に導出する金属製
圧接ゲート電極端部と、金属製圧接ゲート電極と延長部
間に形成する金属製緩衝部材に本発明に係わる圧接型半
導体装置の特徴がある。
(作 用) 金属製圧接ゲート電極と金属製圧接ゲート電極端部間
に金属製緩衝部材を配置することより弾性部材の押圧力
をゲート電極に均等に伝えることができるので、圧接型
半導体装置の信頼性及び歩留りを向上することができ
る。
(実施例) 本発明に係わる実施例としてアノード短絡型アロイレ
スGTOの断面図を示す第4図を参照して説明する。ただ
し、本発明は、この機種に限らず他のGTOであるアロイ
型更に、ダーリントントランジスタ(Darlington Trans
ister)にも適用可能であり、いわゆるセンターゲート
(Center Gate)方式の機種について説明する。即ち、
外囲器として動作し、アロイレスGTOとして機能する素
子を造り込んだシリコン半導体基板20を組込んだ例えば
セラミック製の筒状絶縁物21は、直線部22とひだ状部23
で構成されている。夫々の長さは、G・T・Oの定格に
より決められており、図に明らかなようにひだ状部23の
長さの方が直線部22のそれより大きいのが一般的であ
り、ひだ状部23は、外囲器に求められる絶縁耐力により
長さが決められるので、機種によりまちまちである。
筒状絶縁物21内にマウントされるアロイレスGTOの細
部について簡単に説明すると、導電型が異なる最低4個
のシリコン半導体層を交互に重ねてシリコン半導体基板
20を構成し、この表面には、第1導電型即ちN型を示し
てカソード領域として機能する複数の半導体層24を突出
して形成する。この複数の半導体層24…には、ゲート領
域として動作する第2導電型即ちP型の半導体25が連続
して形成されておりかつ、その一部が突出した第1導電
型の半導体層24…底部に露出している。
一方、このP型の半導体層25に連続して第1導電型の
半導体層26と第2導電型の半導体27が連続して形成して
導電型の異なる半導体層を交互に重ねた半導体基板20を
設ける。この底部に露出し素子の陽極として機能するP
型の半導体層27には、選択的にN型の半導体層26が形成
され両層27、26が露出し更に後述するように共通の導電
性金属層例えばAl−Si層を700℃で溶着して短絡構造の
第2主電極30を形成する。
突出して形成したN型半導体層24には、例えばAlなど
の導電性金属層を堆積して第1主電極29を設置するが、
露出する第2導電型の半導体層25にも同じく導電性金属
例えばAlを堆積して電極31を形成する。
この表1及び第2主電極29、30に隣接・対向して第1
及び第2電極部材32、33を半田などの利用なしの状態即
ちアロイレスで設置するが、第1電極部材32は、高融点
金属W、Moなどの第1の温度補償板34に加えてAl、Ag、
Cuなどからなる軟質金属板35を配置する。この軟質金属
板35としては、箔状のこの金属複数枚で構成することも
ある。これらの部品及び後述する電極ポストの取付け
は、上記のようにアロイレス状態で行うので、反りの問
題が発生するので、圧接型電極を設置するために第1及
び第2電極部材32、33の構造更に電極ポストの構造も相
違する。
このため第2電極部材33は、第2の温度補償板36だけ
で構成しており、両電極部材32、33には、第1及び第2
電極ポスト37、38を接触かつ対向状態で設置する。この
内第1電極ポスト37には、均一な押圧状態を得るために
銅または銅合金から成る金属製圧接ゲート電極39を設置
するために段差部40を形成し、ほぼ半導体基板20の中央
部分に露出したゲート電極31に金属製圧接ゲート電極39
を押圧状態で接触させる。
この状態を作るために、金属製圧接ゲート電極39に対
応する段差部40には、例えばマイカなどの絶縁物層41を
設置して金属製圧接ゲート電極39のほぼ周りを囲んで絶
縁を確保すると共に、両者間に例えばコイルバネなどの
弾性部材42を設置して20〜60kgの均一な押圧力が印加さ
れるようにする。金属製圧接ゲート電極39は、第5図乃
至第8図a、bにあるように、筒状絶縁物21の直線部22
に形成するFe−Ni−Co製スリーブ44(Sleeve)に金属製
圧接ゲート電極端部45を挿入固定して外部との接続に備
える。この金属製圧接ゲート電極端部45は、素子の機種
により異なる寸法に形成されるので、大小の剛性を持っ
ており、スリーブ44との中間に金属製緩衝部材46を設置
している。その形状は、第5図の撚線、第6図に示した
網目、第7図に明らかにしたクッション(Cushion)の
ようにし、寸法としては、長さが10mm〜15mm、幅3mm程
度とし、撚線や網目用銅または銅合金細線径を0.1mm位
とする。また、網目の大きさは、使用する銅または銅合
金細線径の約1/3か2/3とする。この外には、0.1mm径の
銅または銅合金細線を上記の寸法に束ねたり、銅または
銅合金製の薄板を液状に撓ませて金属製緩衝部材46とし
ても良い。
要するに金属製圧接ゲート電極39と金属製圧接ゲート
電極端部45の保有する大小の剛性を中間に設置する金属
製緩衝部材46により緩和する役割りを果たすもので、材
質は、加工硬化の程度が小さい銀の外に銅及び銅合金が
適用できる。網目の形成には、無酸素銅が、撚線や網目
用素線(φ0.12〜1.08mm)にNiまたは銀メッキしたもの
が都合が良い。と言うのは、銀や銀合金製圧接ゲート電
極端部45は、第8図a,bに示したカシメ部47に金属製緩
衝部材46をロー付けにより一体としているので、銀ロー
付け工程における相互拡散により素線同士が接合するの
を防止できるからである。第7図のクッションを形成す
るのには、素線を潰して平板状とし、その中央部をU字
状として形成する。
このように金属製圧接ゲート電極端部45には、銅また
は銅合金を利用するが、直径が1mm程度のものをFe−Ni
−Co製スリーブ44に挿入して筒状絶縁物21外に導出する
のは上述の通りである。また、筒状絶縁物21内にGTOを
マウントするには、第1及び第2電極ポスト37、38端に
取付けたフランジ48、49と筒状絶縁物21の直線部22間を
ロー付けにより一体として、圧接型半導体装置を完成す
る。
〔発明の効果〕
金属製圧接ゲート電極を半導体基板に押付ける力は、
弾性部材により決り、GTOなどの定格にもよるが10〜60k
gが一般的であり、金属製圧接ゲート電極端部即ち外部
導出リードは、ゲート電流に応じて太くなり、φ2〜3m
mの単線も利用されており、このように太い場合には、
均一に押付けることができない。
しかし、本発明では、金属製緩衝部材が金属製圧接ゲ
ート電極端部とスリーブの中間に設置されて自由に曲げ
られる箇所を設置したので、太い外部リードの使用が可
能になった。半導体基板とゲート電極間における圧力が
均一に当たっているかどうかを金属製圧接ゲート電極と
ゲート電極間に感圧紙に挟んで調査したところ、従来構
造では、ゲート電極面積の約半分しか当たらないのに対
して、本発明に係わる圧接型半導体装置では、95%以上
が当たっていることが確認され、また、GTOの通電テス
トでも500時間位で従来構造の素子に発生する微小な溶
融跡が、本発明素子では倍の1000時間経過後でも見られ
なかった。
【図面の簡単な説明】
第1図は、従来の圧接型半導体装置の概略を示す断面
図、第2図及び第3図は、その要部の断面図、第4図
は、本発明の一実施例に係わる圧接型半導体装置の要部
断面図、第5図乃至第7図は、第4図に示した装置の主
要部の断面図、第8図a、bは、この主要部の取付状態
を明らかにする断面図である。 2、20:半導体基板、1、21:筒状絶縁物、 22:直線部、23:ひだ状部、24:カソード領域、 25:ゲート領域、26:第1導電型の半導体層、 27:第2導電型の半導体層、29:第1の主電極、 30:第2の主電極、31:ゲート電極、 32:第1の電極部材、33:第2の電極部材、 34、36:第1及び第2の温度補償板、 35:軟質金属板、 5、6、37、38:第1及び第2の電極ポスト、 7、39:金属製圧接ゲート電極、 8、40:段差部、9、41:絶縁物層、 10、42:弾性部材、44:スリーブ、 11、45:金属製圧接ゲート電極端部、 46:金属製緩衝部材、47:カシメ部、 48、49:フランジ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】導電型の異なる少なくとも4半導体層を交
    互に重ねて形成する半導体基板と、半導体基板の表面に
    突出して形成する第1導電型の複数の半導体層と、この
    半導体層に接触・連続しかつ表面の一部が露出する第2
    導電型の半導体層と、半導体基板の底部である他表面に
    露出する第2導電型の半導体層と、半導体基板の表面及
    び他表面に形成する第1と第2主電極と、第1と第2主
    電極に対向・接続して形成する第1及び第2電極部材
    と、第1及び第2電極部材に隣接して設ける第1と第2
    の電極ポストと、第1電極部材に形成する段差部に設置
    かつ突出する第1導電型の複数の半導体層に隣接する第
    2導電型の半導体層に電気的に接続する金属製圧接ゲー
    ト電極と、第1と第2の電極ポストの表面の一部を露出
    した状態で半導体基板を収容する筒状絶縁物と、金属製
    圧接ゲート電極を起点にして筒状絶縁物を横切って外部
    に導出する金属製圧接ゲート電極端部と、金属製圧接ゲ
    ート電極と延長部間に形成する金属製緩衝部材を具備す
    ることを特徴とする圧接型半導体装置。
JP34240589A 1989-12-28 1989-12-28 圧接型半導体装置 Expired - Lifetime JP2667027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34240589A JP2667027B2 (ja) 1989-12-28 1989-12-28 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34240589A JP2667027B2 (ja) 1989-12-28 1989-12-28 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JPH03201543A JPH03201543A (ja) 1991-09-03
JP2667027B2 true JP2667027B2 (ja) 1997-10-22

Family

ID=18353474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34240589A Expired - Lifetime JP2667027B2 (ja) 1989-12-28 1989-12-28 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JP2667027B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
JP3291977B2 (ja) * 1995-05-31 2002-06-17 三菱電機株式会社 圧接型半導体素子及びその製造方法並びに圧接型半導体装置

Also Published As

Publication number Publication date
JPH03201543A (ja) 1991-09-03

Similar Documents

Publication Publication Date Title
JP4085536B2 (ja) 電気機器およびその製造方法並びに圧接型半導体装置
EP0935286A4 (en) COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
JP3291977B2 (ja) 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JP2012151019A (ja) 電力用半導体装置、プリント配線板およびそれらの接続機構
JP2001036002A (ja) 半導体装置
US3745648A (en) Method for mounting semiconductor components
JP2667027B2 (ja) 圧接型半導体装置
JP2015115471A (ja) 電力用半導体装置
JP4038173B2 (ja) 電力用半導体装置
JP2008294219A (ja) 半導体装置及びその製造方法
US5115300A (en) High-power semiconductor device
JP2000050661A (ja) 発電装置
CN206961827U (zh) 半导体封装以及用于半导体封装的夹片
US11710705B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH0770642B2 (ja) 半導体装置
US20190356098A1 (en) Method for Bonding an Electrically Conductive Element to a Bonding Partner
JP4136453B2 (ja) 熱電素子とその製造方法
JP2021535607A (ja) プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板
JP4329187B2 (ja) 半導体素子
JPH11135842A (ja) 熱電素子
US20230260922A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3246163U (ja) 圧接を形成するためのばね要素、パワー半導体モジュール、および製造方法
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
WO2023149257A1 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100627