JP2666717B2 - マイクロプロセッサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサに
関し、特に、周辺装置へのアクセスの際に、バスサイク
ルにリカバリ時間用のサイクル（アイドルステータス）
を自動的に挿入する機能を有するマイクロプロセッサに
関する。

【０００２】

【従来の技術】プロセッサから同一の周辺装置に対して
連続してアクセスする場合には、そのアクセス毎にバス
サイクルにリカバリ時間用の間隔を挿入する必要があ
る。従来、ハードウェアの設計を簡単にするために、Ｉ
／Ｏアクセスの際にバスサイクルに常に数クロックのリ
カバリ時間用のアイドルステータスを自動的に挿入する
構成がとられていた。

【０００３】図５は、上述したアイドルステータスを自
動的に挿入する機能を備えたマイクロプロセッサの構成
を示すブロック図である。中央演算装置４０１には、カ
ウンタ回路４０３、ゼロ検出回路４０５及びフリップフ
ロップ４０７が接続されている。中央演算装置４０１か
らは、周辺装置にＩ／Ｏアクセスした時にＩ／Ｏアクセ
スしたことを示すステータス信号４０２が出力される。
このステータス信号４０２は、カウンタ回路４０３とフ
リップフロップ４０７のセット入力に入力されている。
ステータス信号４０２が出力されると、カウンタ回路４
０３のカウント値が初期化され、かつフリップフロップ
４０７がセットされる。

【０００４】カウンタ回路４０３から出力されるカウン
ト値４０４がゼロ検出回路４０５に入力されている。ゼ
ロ検出回路４０５では、カウンタ回路４０３からのカウ
ント値４０４がゼロになったことを検出して、ゼロを検
出した際に出力４０６をアクティブにする。また、その
ゼロ検出回路４０５の出力４０６は、フリップフロップ
４０７のリセット入力に入力されている。

【０００５】フリップフロップ４０７からは中央演算装
置４０１に対してウエイト要求信号４０８が出力されて
いる。このウエイト要求信号４０８は、ステータス信号
４０２が出力されてからゼロ検出回路４０５の出力４０
６がアクティブとなるまでの間アクティブとなる。そし
て、ウエイト要求信号４０８がアクティブである場合
に、中央演算装置４０１がバスサイクルに所定クロック
数のアイドルステータスを挿入する。

【０００６】上記したマイクロプロセッサにおいて、Ｉ
／Ｏアクセスの際のアイドルステータスの挿入動作例を
図６のタイミングチャートに示す。なお、図６の例で
は、カウンタ回路４０３の初期値を”２”にセットした
場合を、すなわち、２クロック分のアイドルステータス
を挿入するように設定した場合を示している。

【０００７】中央演算装置４０１がＩ／Ｏアクセスする
ことにより、ステータス信号４０２がローになると、そ
の立ち下がりでカウンタ回路４０３が初期化されて”
２”がセットされ、ダウンカウントが開始される。ま
た、フリップフロップ４０７がセットされてウエイト要
求信号４０８がアクティブとなり、中央演算装置４０１
ではウエイト処理が行なわれる。

【０００８】ウエイト要求信号４０８のアクティブ状態
は、カウンタ回路４０３のカウント値４０４がゼロとな
り、ゼロ検出回路４０６の出力４０６でフリップフロッ
プ４０７がリセットされるまで続く。そして、ウエイト
要求信号４０８のアクティブの場合に、中央演算装置４
０１によってバスサイクルＴ２の次にアイドルステータ
スＴｉが２クロック分挿入される。以上により、Ｉ／Ｏ
アクセスの度に、カウンタ回路４０３にセットされたク
ロック数だけ、アイドルステータスが自動的に挿入され
るようになる。

【０００９】

【発明が解決しようとする課題】上述したように従来の
マイクロプロセッサでは、カウンタ回路に設定されたア
イドルステータスのクロック数分のリカバリ時間として
使用されるが、リカバリ時間は動作周波数に依存してい
るため、高速で動作させる場合は、リカバリ時間が短く
なり、低速動作の場合はリカバリ時間が長くなる。高速
で動作させる場合に、低速のＩ／Ｏでも使用できるよう
に、挿入するアイドルステータスの数を大きく設定する
と、低速で動作させた場合に、リカバリ時間が不必要に
長くなり、システムの性能がダウンしてしまう。

【００１０】他方、挿入されるアイドルステータスの数
を小さく設定すると、高速で動作させた場合に、リカバ
リ時間が短くなるため、低速のＩ／Ｏが要求するリカバ
リ時間を満足できなくなる。その場合には、コストのか
かる高速のＩ／Ｏを使用しなければならない。

【００１１】また、リカバリ時間は、同一のＩ／Ｏに対
して連続的にアクセスする場合に必要となるものであ
り、あるＩ／Ｏをアクセスしていて次に異なるＩ／Ｏを
アクセスする場合には、リカバリ時間が不要であるが、
従来の構成では、異なるＩ／Ｏにアクセスを切り換える
場合でも自動的にアイドルステータスが挿入されてしま
い、全体的にシステムの性能をダウンさせていた。

【００１２】本発明は、このような従来の課題を解決す
るためになされたものであり、アクセスする周辺装置に
応じて最適なクロック数（リカバリ時間）を設定するこ
とにより、システムの能力向上を図ると共に、あるＩ／
Ｏから異なるＩ／Ｏにアクセスを切り換える場合に、不
必要なアイドルステータスの挿入をなくしてシステム性
能のダウンを回避することができるマイクロプロセッサ
を提供することを目的とする。

【００１３】また、本発明の他の目的は、複数のＩ／Ｏ
毎に最適なリカバリ時間の設定を可能として、Ｉ／Ｏの
性能を最大限に発揮させ、システムの能力向上を実現す
ることができるマイクロプロセッサを提供することにあ
る。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、外部の周辺装置へのアクセスの際に、
バスサイクルに自動的にリカバリ時間用のアイドルステ
ータスを挿入する機能を有するマイクロプロセッサにお
いて、前記バスサイクルに挿入する前記アイドルステー
タスのクロック数を変更可能に格納するアイドルステー
ト格納手段と、前回のアクセスした前記周辺装置のＩ／
Ｏアドレスを保持するアドレス保持手段と、前記周辺装
置へのアクセス時に、前記周辺装置のＩ／Ｏアドレスを
前記アドレス保持手段に保持されたＩ／Ｏアドレスと比
較する比較手段と、前記比較手段による比較の結果、前
記Ｉ／Ｏアドレスが同じ場合に、前記アイドルステート
格納手段に格納された前記アイドルステータスのクロッ
ク数だけカウントを行なうカウント手段と、前記周辺装
置へのアクセス開始から前記カウント手段が前記アイド
ルステートのクロック数だけカウントするまでの間、前
記周辺装置に対する次のアクセスを待ち合わせるウエイ
ト信号を出力する手段とを備える構成としている。

【００１５】他の好ましい態様では、前記アイドルステ
ート格納手段が、複数の前記周辺装置に対応する複数の
Ｉ／Ｏアドレスと、複数のＩ／Ｏアドレス毎に挿入する
前記アイドルステータスのクロック数を格納し、前記周
辺装置へのアクセス時に、前記Ｉ／Ｏアドレスと対応す
る前記アイドルステータスのクロック数を前記アイドル
ステート格納手段から読み出して前記カウント手段でカ
ウントする構成としている。

【００１６】また、本発明は、外部の周辺装置へのアク
セスの際に、バスサイクルに自動的にリカバリ時間用の
アイドルステータスを挿入する機能を有するマイクロプ
ロセッサにおいて、前記バスサイクルに挿入する前記ア
イドルステータスのクロック数を変更可能に格納するア
イドルステート格納手段と、前回のアクセスした前記周
辺装置のＩ／Ｏアドレスを保持するアドレス保持手段
と、前記周辺装置へのアクセス時に、前記周辺装置のＩ
／Ｏアドレスを前記アドレス保持手段に保持されたＩ／
Ｏアドレスと比較する比較手段と、前記比較手段による
比較の結果、前記Ｉ／Ｏアドレスが同じ場合に、前記ア
イドルステート格納手段に格納された前記アイドルステ
ータスのクロック数をダウンカウントするカウント手段
と、前記周辺装置へのアクセス開始から前記カウント手
段によるカウント値がゼロになるまでの間、前記周辺装
置に対する次のアクセスを待ち合わせるウエイト信号を
出力する手段とを備える構成としている。

【００１７】また、好ましい態様では、前記カウント手
段に対する設定値としてゼロを格納するゼロ格納手段
と、前記比較手段による比較の結果、前記Ｉ／Ｏアドレ
スが同じ場合に、前記アイドルステート格納手段に格納
された値を、前記Ｉ／Ｏアドレスが異なる場合に、前記
ゼロ格納手段の値を選択的に前記カウント手段に設定す
る選択手段を備える構成としている。

【００１８】また、好ましい態様では、前記カウント手
段のカウント値がゼロになったことを検出し、前記ウエ
イト信号出力手段に対し前記ウエイト信号の出力を停止
させるゼロ検出手段を備える構成としている。

【００１９】さらにまた、他の好ましい態様では、前記
アイドルステート格納手段が、複数の前記周辺装置に対
応する複数のＩ／Ｏアドレスと、複数のＩ／Ｏアドレス
毎に挿入する前記アイドルステータスのクロック数を格
納し、前記周辺装置へのアクセス時に、前記Ｉ／Ｏアド
レスと対応する前記アイドルステータスのクロック数を
前記アイドルステート格納手段から読み出して前記カウ
ント手段でカウントする構成としている。

【００２０】

【作用】本発明では、Ｉ／Ｏアクセスが行なわれると、
比較手段によりアドレス保持手段の値である前回のバス
サイクルでアクセスされたＩ／Ｏアドレスと、現在アク
セスしようとしているＩ／Ｏアドレスとが比較される。
Ｉ／Ｏアドレスがが一致すると、アイドルステート格納
手段の値がカウンタ手段にセットされる。同時に、ウエ
イト信号出力手段からウエイト信号が出力され、次のア
クセスを待ち合わせるウエイト処理が行なわれる。ま
た、カウンタ手段はカウントを開始する。カウンタ手段
がアイドルステートのクロック数をカウントすると、ウ
エイト信号が解除される。そして、ウエイト信号が出力
されている間、バスサイクルにアイドルステータスが挿
入される。比較手段の比較結果が不一致の場合、カウン
タ手段によるカウントは行なわれず、アイドルステータ
スは挿入されない。

【００２１】

【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１は、本発明の第１の実施例によ
るマイクロプロセッサの構成を示すブロック図である。
図１において、本実施例のマイクロプロセッサは、中央
演算装置１０１、カウンタ回路１０３、リカバリ時間設
定用レジスタ１０５、アドレス保持レジスタ１０７、比
較器１０９、ゼロレジスタ１１０、セレクタ１１２、ゼ
ロ検出回路１１７、フリップフロップ１１９によって構
成されている。

【００２２】中央演算装置１０１からは、周辺装置にＩ
／Ｏアクセスした時にＩ／Ｏアクセスしたことを示すス
テータス信号１０２が出力される。このステータス信号
１０２は、カウンタ回路１０３とフリップフロップ１１
９のセット入力に入力されている。ステータス信号１０
２が出力されると、カウンタ回路４０３に対するカウン
ト値の設定され、かつフリップフロップ１１９がセット
される。

【００２３】中央演算装置１０１のデータバス１０４
は、リカバリ時間設定用レジスタ１０５に接続されてい
る。中央演算装置１０１のアドレスバス１０６は、アド
レス保持レジスタ１０７及び比較器１０９に接続されて
いる。リカバリ時間設定用レジスタ１０５には、中央演
算装置１０１からデータバス１０４を介してアイドルス
テータスのクロック数が格納される。

【００２４】このリカバリ時間設定用レジスタ１０５に
格納されるアイドルステータスのクロック数は、中央演
算装置１０１がアクセスする周辺装置毎に、周辺装置の
性能に応じて任意の値を設定することが可能である。カ
ウンタ回路１０３には、上記リカバリ時間設定用レジス
タ１０５の設定値が読み出されてカウント値として設定
される。このリカバリ時間設定用レジスタ１０５の出力
１１３は、セレクタ１１２に入力される。

【００２５】アドレス保持レジスタ１０７には、中央演
算装置１０１により前回アクセスした周辺装置のＩ／Ｏ
アドレスがアドレスバス１０６を介して格納されてい
る。すなわち、前回のバスサイクルでアクセスされたＩ
／Ｏアドレスが保持される。アドレス保持レジスタ１０
７の出力１０８は、比較器１０９に入力されている。

【００２６】比較器９は、周辺装置へのアクセスが発生
した時に、アクセスされたＩ／Ｏアドレスと、アドレス
保持レジスタ１０７に格納された前回のＩ／Ｏアドレス
を比較する。ゼロレジスタ１１０は、値ゼロを格納する
レジスタである。このゼロレジスタ１１０の出力１１１
は、セレクタ１１２に入力される。

【００２７】また、セレクタ１１２のゲート入力には、
比較器１０９の出力である比較信号１１４が入力されて
いる。セレクタ１１２は、比較信号１１４に応じて、リ
カバリ時間設定用レジスタ１０５またはゼロレジスタ１
１０の値を選択して読み出し、出力１１５として上記カ
ウンタ回路１０３にセットする。

【００２８】カウンタ回路１０３の出力であるカウント
値１１６は、ゼロ検出回路１１７に入力される。このゼ
ロ検出回路１１７は、カウンタ１０３のカウント値がゼ
ロになったかどうかを検出して、ゼロを検出した時にそ
の出力１１８をアクティブにする。

【００２９】ゼロ検出回路１１７の出力１１８は、フリ
ップフロップ１１９のリセット入力に入力されている。
フリップフロップ１１９からは中央演算装置１０１に対
してウエイト要求信号１２０が出力されている。そし
て、ウエイト要求信号１２０がアクティブである場合
に、中央演算装置１０１がバスサイクルに所定クロック
数のアイドルステータスを挿入する。

【００３０】上記本実施例のマイクロプロセッサにおい
て、Ｉ／Ｏアクセスの際のアイドルステータスの挿入動
作を図２のタイミングチャートに基づいて説明する。な
お、図２の例では、リカバリ時間設定用レジスタ１０５
には、値”２”が設定されている場合、すなわち、２ク
ロック分のアイドルステータスを挿入するように設定し
た場合を示している。このリカバリ時間設定用レジスタ
１０５の値は、任意に変更することができることは言う
までもない。

【００３１】まず、リカバリ時間設定用レジスタ１０５
には、データバス１０４を介して中央演算装置１０１に
より所定の値が書き込まれる。また、アドレス保持レジ
スタ１０７には、前回のバスサイクルでアクセスされた
Ｉ／Ｏアドレスが格納されている。ここで、説明上、ア
ドレス保持レジスタ１０７にＩ／Ｏアドレス０１００ｈ
が格納されているものとする。

【００３２】中央演算装置４０１によるＩ／Ｏアクセス
が行なわれると、比較器１０９によりアドレス保持レジ
スタ１０７の値である前回のバスサイクルでアクセスさ
れたＩ／Ｏアドレスと、アドレスバス１０６上の値、す
なわち現在アクセスしようとしているＩ／Ｏアドレスと
が比較される。

【００３３】この場合、アドレスバス１０６のＩ／Ｏア
ドレスが０１００ｈであり、アドレス保持レジスタ１０
７の値と一致するので、比較器１０９から一致を示す比
較信号１１４（”ロー”）がセレクタ１１２に入力さ
れ、これによりセレクタ１１２はリカバリ時間設定用レ
ジスタ１０５の出力１１３を選択する。これにより、カ
ウンタ回路１０３には、中央演算装置１０１からのステ
ータス信号１０２の立ち下がりエッジでリカバリ時間設
定用レジスタ１０５の値”２”が書き込まれてセットさ
れる。

【００３４】同時に、中央演算装置１０１からのステー
タス信号１０２によってフリップフロップ１１９がセッ
トされ、ウエイト要求信号１２０が”ハイ”になる。こ
れにより、中央演算装置１０１から周辺装置に対する次
のアクセスを待ち合わせるウエイト処理が行なわれる。

【００３５】また、カウンタ回路１０３はダウンカウン
トを開始する。カウンタ回路１０３のカウント値１１６
が”０”になった時点で、ゼロ検出回路１１７が”０”
を検出し、ゼロ検出回路１１７の出力１１８が”ハイ”
になる。これにより、フリップフロップ１１９がリセッ
トされてウエイト要求信号１２０が”ロー”となり、ウ
エイトが解除される。

【００３６】ウエイト要求信号１２０の”ハイ”状態
は、カウンタ回路１０３のカウント値１１６が”０”と
なり、フリップフロップ１１９がリセットされるまで続
く。そして、ウエイト要求信号１２０が”ハイ”の間、
中央演算装置１０１によってバスサイクルＴ２の次にア
イドルステータスＴｉが２クロック分挿入される。よっ
て、リカバリ時間設定用レジスタ１０５の値だけ、バス
サイクルが延長されている。

【００３７】次のバスサイクルでＩ／Ｏアドレス（０１
０２ｈ）がアクセスされると、アクセスされるＩ／Ｏア
ドレス（０１０２ｈ）が、前回のＩ／Ｏアドレス（０１
００ｈ）と異なるので、比較器１０９の比較結果は不一
致となり、比較器１０９から不一致を示す比較信号１１
４（”ハイ”）がセレクタ１１２に入力され、これによ
りセレクタ１１２はゼロレジスタ１１０の出力１１１を
選択する。

【００３８】これにより、カウンタ回路１０３には、中
央演算装置１０１からのステータス信号１０２の立ち下
がりエッジでゼロレジスタ１１０の値”０”が書き込ま
れてセットされる。

【００３９】この場合、カウンタ回路１０３の値が始め
から”０”であるので、カウントは行なわれず、かつ中
央演算装置１０１からのステータス信号１０２によって
セットされたフリップフロップ１１９は、ゼロ検出回路
１１７の出力１１８によってすぐにリセットされる。従
って、アイドルステータスは挿入されず、次のアクセス
が行なわれる。さらに、その次のバスサイクルではＩ／
Ｏアドレス（０１０２ｈ）がアクセスされているので、
上述したと同様に、リカバリ時間設定用レジスタ１０５
の値だけ、バスサイクルが延長されている。

【００４０】図３に本発明の第２の実施例によるマイク
ロプロセッサの構成を示す。ここでは、図１に示す第１
の実施例と同じ構成要素については、共通の符号を付し
ている。従って、共通の符号を付した構成に関する説明
は省略する。

【００４１】本実施例のリカバリ時間設定用レジスタ３
０５には、データバス１０４とアドレスバス１０６が接
続されている。このリカバリ時間設定用レジスタ３０５
には、複数のＩ／Ｏアドレスと、そのＩ／Ｏアドレスで
指定される周辺機器毎のリカバリ時間（アイドルスター
タスのクロック数）が設定格納されている。このリカバ
リ時間設定用レジスタ３０５に設定される内容の例を図
４に示す。図４に示すように、異なる複数のＩ／Ｏアド
レス毎に、リカバリ時間が設定されている。

【００４２】このようなリカバリ時間設定用レジスタ３
０５を備えることにより、セレクタ１１２によって値が
読み出される場合に、アドレスバス１０６で指定される
Ｉ／Ｏアドレスに該当するＩ／Ｏアドレスに割り振られ
たリカバリ時間をカウンタ回路１０３に設定することが
できる。

【００４３】従って、異なるリカバリ時間を持つＩ／Ｏ
（周辺機器）を複数使用している場合に、それぞれのＩ
／Ｏに最適のリカバリ時間が選択されるようになり、シ
ステムの性能が向上する。第２の実施例のＩ／Ｏアクセ
スの際のアイドルステータスの挿入動作については、Ｉ
／Ｏアドレス毎のリカバリ時間が設定される点を除き、
図１及び図２に示した第１実施例の動作と同じであるの
で説明は省略する。

【００４４】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、実施例では、カウンタ回路１０３で
リカバリ時間をダウンカウントする例を示したが、リカ
バリ時間の値までアップカウントするように構成するこ
とも可能である。その場合、ゼロ検出回路１１７の代わ
りに、カウンタ回路１０３のカウント値がリカバリ時間
設定値と同じになったことを検出し、フリップフロップ
１１９をリセットする検出回路を設ける。

【００４５】

【発明の効果】以上説明したように本発明のマイクロプ
ロセッサによれば、周辺装置へのアクセスの際に挿入す
るアイドルステータスのクロック数を可変としたので、
アクセスする周辺装置に応じて最適なクロック数（リカ
バリ時間）を設定することができるようになり、システ
ムの能力向上を図ることができる。また、あるＩ／Ｏか
ら異なるＩ／Ｏにアクセスを切り換える場合には、リカ
バリ時間用のアイドルステータスを挿入しないようにし
たので、不必要なアイドルステータスの挿入によるシス
テム性能のダウンをなくすことができる。

【００４６】また、複数のＩ／Ｏ毎に最適なリカバリ時
間を格納し、アクセスされた毎にリカバリ時間を切り換
えるようにしたので、アクセスされたＩ／Ｏに最適なリ
カバリ時間の設定が行なえる。従って、Ｉ／Ｏの性能を
最大限に発揮させることが可能となり、システムの能力
向上を実現することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例によるマイクロプロセ
ッサの構成を示すブロック図である。

【図２】 図１のマイクロプロセッサにおけるＩ／Ｏア
クセスの際のアイドルステータスの挿入動作を示すタイ
ミングチャートである。

【図３】 本発明の第２の実施例によるマイクロプロセ
ッサの構成を示すブロック図である。

【図４】 リカバリ時間設定用レジスタの設定内容の例
を示す図である。

【図５】 従来のマイクロプロセッサの一例を示すブロ
ック図である。

【図６】 図５に示す従来のマイクロプロセッサにおけ
るＩ／Ｏアクセスの際のアイドルステータスの挿入動作
を示すタイミングチャートである。

【符号の説明】

１０１ 中央演算装置 １０２ ステータス信号 １０３ カウンタ回路 １０４ データバス １０５，３０５ リカバリ時間設定用レジスタ １０６ アドレスバス １０７ アドレス保持レジスタ １０９ 比較器 １１０ ゼロレジスタ １１２ セレクタ １１７ ゼロ検出回路 １１９ フリップフロップ １２０ ウエイト要求信号

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 外部の周辺装置へのアクセスの際に、バ
   スサイクルに自動的にリカバリ時間用のアイドルステー
   タスを挿入する機能を有するマイクロプロセッサにおい
   て、前記周辺機器に応じて設定された 前記バスサイクルに挿
   入する前記アイドルステータスのクロック数を変更可能
   に格納するアイドルステート格納手段と、前回のアクセ
   スした前記周辺装置のＩ／Ｏアドレスを保持するアドレ
   ス保持手段と、 前記周辺装置へのアクセス時に、アクセスする前記周辺
   装置のＩ／Ｏアドレスを前記アドレス保持手段に保持さ
   れたＩ／Ｏアドレスと比較する比較手段と、 前記比較手段による比較の結果、前記Ｉ／Ｏアドレスが
   一致する場合に、前記アイドルステート格納手段に格納
   された前記アイドルステータスのクロック数をダウンカ
   ウントするカウント手段と、前記カウント手段に対する設定値としてゼロを格納する
   ゼロ格納手段と、 前記比較手段による比較の結果、前記Ｉ／Ｏアドレスが
   一致する場合に、前記アイドルステート格納手段に格納
   された値を、前記Ｉ／Ｏアドレスが不一致の場合に、前
   記ゼロ格納手段の値であるゼロを選択的に前記カウント
   手段に設定する選択手段と、 前記周辺装置へのアクセス開始から前記カウント手段に
   よるカウント値がゼロになるまでの間、前記周辺装置に
   対する次のアクセスを待ち合わせるウエイト信号を出力
   するウエイト信号出力手段と、前記カウント手段のカウント値がゼロになったことを検
   出し、前記ウエイト信号出力手段に対し前記ウエイト信
   号の出力を停止させるゼロ検出手段と を備えることを特
   徴とするマイクロプロセッサ。
2. 【請求項２】 前記アイドルステート格納手段に、複数
   の前記周辺装置に対応する複数のＩ／Ｏアドレスと、複
   数のＩ／Ｏアドレスで指定される複数の前記周辺装置毎
   に挿入する異なる前記アイドルステータスのクロック数
   を格納し、 前記周辺装置へのアクセス時に、前記Ｉ／Ｏアドレスと
   対応する前記アイドルステータスのクロック数を前記ア
   イドルステート格納手段から読み出して前記カウント手
   段でカウントすることを特徴とする請求項１に記載のマ
   イクロプロセッサ。