JP2663108B2 - フラッシュの発光量制御装置 - Google Patents

フラッシュの発光量制御装置

Info

Publication number
JP2663108B2
JP2663108B2 JP6247067A JP24706794A JP2663108B2 JP 2663108 B2 JP2663108 B2 JP 2663108B2 JP 6247067 A JP6247067 A JP 6247067A JP 24706794 A JP24706794 A JP 24706794A JP 2663108 B2 JP2663108 B2 JP 2663108B2
Authority
JP
Japan
Prior art keywords
gain
voltage
flash
ttl
dimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6247067A
Other languages
English (en)
Other versions
JPH0792529A (ja
Inventor
佐藤  修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP6247067A priority Critical patent/JP2663108B2/ja
Publication of JPH0792529A publication Critical patent/JPH0792529A/ja
Application granted granted Critical
Publication of JP2663108B2 publication Critical patent/JP2663108B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Exposure Control For Cameras (AREA)
  • Stroboscope Apparatuses (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、カメラのフラッシュの
発光量をフィルム感度に応じて制御する装置に関する。
【0002】
【従来の技術】TTLフラッシュ調光システムは、フラ
ッシュの発光量をカメラボディ内に設けられた受光素子
を介して検出し、検出回路が所定の発光量を検出した時
フラッシュの発光を停止させるように制御する。すなわ
ちこのシステムにおいて、検出回路のTTLアンプの出
力電圧は、例えば図5に示されるようにフラッシュが発
光している間減少していき(実線Sおよび破線J)、こ
の出力電圧がD/A変換器から出力されるスレショール
ド値THよりも低くなった時、フラッシュの発光が停止
せしめられる。このスレショールド値はフィルム感度お
よび露出倍数に応じて定められ、フィルム感度等が高い
ほど、発光量を減少させるべく高く設定される。
【0003】しかしフィルム感度が高くなると、スレシ
ョールド値が大きくなってTTLアンプの出力電圧の初
期値である基準電圧に近くなりすぎ、TTL調光レベル
の分解能が低下してしまう。このため従来、フィルム感
度が一定値以上になると、TTLアンプのゲインを大き
くする(図5の実線Sの傾きを大きくする)とともにス
レショールド値を下げ、調光レベルを調整している。
【0004】
【発明が解決しようとする課題】ここで、TTLアンプ
の出力電圧のみをカバーする、スレショールド値の設定
のためのD/A変換器を使用すれば問題はない。ところ
が、このD/A変換器を調光システム以外のものと共用
する場合、このD/A変換器の出力電圧範囲がTTLア
ンプの出力電圧範囲を越えるためにスレショールド値の
設定の分解能が低下し、従来のようにTTLアンプのゲ
インを大きくしてスレショールド値を下げるだけでは、
発光量を十分な精度で制御できないという問題が生じ
る。
【0005】本発明は、汎用のD/A変換器を用いた場
合であっても、十分な精度で発光量を制御できる装置を
提供することを目的としてなされたものである。
【0006】
【課題を解決するための手段】本発明に係るフラッシュ
の発光量制御装置は、受光素子が受ける光に基づいて積
分し、受光量に対応した電圧値を出力する積分回路と、
この積分回路から出力される電圧値の時間的変化率を定
めるための調光ゲインを、複数の調光ゲインから選択す
る調光ゲイン選択手段と、D/A変換器の出力電圧に基
づいてスレショールド値を設定するスレショールド設定
手段と、スレショールド値を設定するための変換ゲイン
を、複数の変換ゲインから選択する変換ゲイン選択手段
と、積分回路の出力電圧値とスレショールド値との比較
結果に応じた信号を出力する比較回路と、前記信号に応
じてフラッシュの発光を停止させる手段とを備えたこと
を特徴としている。
【0007】
【実施例】以下図示実施例により本発明を説明する。図
2は光学系の構成例を示す。この図において、撮影レン
ズ11とフィルム面12との間には、受光レンズ13と
受光素子14とが設けられ、受光素子14は、撮影レン
ズ11を通過しフィルム面12において反射した光を、
受光レンズ13を介して受ける。フラッシュ15の発光
量は、受光素子14を含むTTL調光回路によって検知
され、この発光量が所定値になった時、フラッシュの発
光が停止せしめられる。なお本発明において、フラッシ
ュ15はカメラ本体に内蔵されたものでもよく、また外
付けのものでもよい。
【0008】図1はTTL調光回路の構成を示す。この
回路の種々の基本的な制御はマイクロコンピュータ(C
PU)20によって行われる。CPU20には、フィル
ム感度設定部21と露出倍数設定部22とが接続され
る。フィルム感度設定部21は、例えばフィルムパトロ
ーネのDXコードからフィルムのISO感度(Sv)を
読み取るものであるが、手動でISO感度を設定するも
のであってもよい。露出倍数設定部22は、露出倍数
(Xv)を設定するためにカメラ本体に設けられるスイ
ッチである。CPU20には、フラッシュ15を制御す
るための駆動回路23が接続され、また種々の情報を記
憶するE2PROM24が接続される。
【0009】比較器30のマイナス入力端子には、フラ
ッシュ15の発光量に応じた電圧TTLout が入力さ
れ、またプラス入力端子には、D/A変換器40を介し
て設定されるスレショールド値が入力される。電圧TT
Lout は、後述するように、TTLアンプが積分を開始
し受光素子14が光を感知している間時間とともに単調
に低下する。比較器30は電圧TTLout がスレショー
ルド値よりも小さくなった時「ロー」から「ハイ」にな
り、発光停止信号を出力する。CPU20はこの発光停
止信号に応じて駆動回路23を制御し、フラッシュ15
の発光を停止させる。
【0010】フラッシュの発光量に応じた電圧TTLou
t を出力する積分回路すなわちTTLアンプは、オペア
ンプ31、コンデンサ32、抵抗33、34およびスイ
ッチ35、36、37を有する。オペアンプ31の各入
力端子には、受光素子14が接続される。またオペアン
プ31のプラス入力端子には、抵抗51、52とバッフ
ァ53を有する基準電圧発生回路が接続され、この回路
から基準電圧Vs1が入力される。スタートスイッチ35
は発光量の計測開始時、CPU20によって閉成せしめ
られ、これにより積分回路の出力電圧TTLout は基準
電圧Vs1から0Vへ向かって単調に低下していく。
【0011】TTLゲインスイッチ36、37は、積分
回路におけるTTLゲイン、すなわち積分回路から出力
される電圧値の時間的変化率を定めるための調光ゲイン
を設定するものである。抵抗33、34の抵抗値は1対
3の比である。したがってスイッチ36がON、スイッ
チ37がOFFの時、TTLゲインは1倍となり、また
スイッチ36がOFF、スイッチ37がONの時、TT
Lゲインは4倍となる。すなわちTTLゲインは複数の
抵抗33、34によって電圧を分割することにより設定
される。なおスイッチ36、37のON−OFF制御は
CPU20によって行われる。
【0012】比較器30に入力されるスレショールド値
を設定するスレショールド設定回路は、8bit のD/A
変換器40、バッファ41、抵抗42、43およびD/
Aゲインスイッチ44を有する。D/A変換器40は定
電圧源Vref (例えば4V)に接続されており、定電圧
Vref がこのD/A変換器40のF.S.(フルスケー
ル)となる。また、このD/A変換器40は、フィルム
感度と露出倍数の和により定まるSv修正値(図7にお
けるSVTTL)に対応したデジタル信号(8bit )を
CPU20から入力し、このSv修正値に応じた出力電
圧VD/A を出力する。ここで、Sv修正値(SVTT
L) に対応するデジタル入力値をnとすると、出力電圧
D/A は VD/A =(n/255)・Vref となる。
【0013】抵抗42はバッファ41を介してD/A変
換器40に接続され、抵抗43はスイッチ44を介して
基準電圧発生回路のバッファ53に接続される。スイッ
チ44は後述するように、CPU20により、Sv修正
値に応じてON−OFF制御される。スイッチ44がO
FF状態の時、D/A変換器40の出力電圧が直接比較
器30に入力され、ON状態の時、D/A変換器40の
出力電圧と基準電圧Vs1とを分圧して得られる電圧が比
較器30に入力される。抵抗42、43の抵抗値は3対
1の比である。具体的にはスイッチ44がOFF状態の
時、比較器30のプラス入力電圧範囲は0〜Vref(V)
であり、またスイッチ44がON状態の時には、(3/
4)Vs1〜1/4(Vref +3Vs1)(V) となり、ス
イッチ44がON状態の時の比較器30のプラス入力電
圧幅は(1/4)Vref となり、スイッチ44がOFF
状態の時に比べて1/4に圧縮される。したがって、こ
のスレショールド設定回路におけるD/Aゲイン、すな
わちスレショールド値を設定するための変換ゲインは、
スイッチ44がOFF状態の時1倍であり、スイッチ4
4がON状態の時1/4倍である。すなわちD/Aゲイ
ンは、複数の抵抗42、43によって電圧を分割するこ
とにより設定される。
【0014】基準電圧発生回路の抵抗51、52の抵抗
値は1対3の比であり、基準電圧発生回路は定電圧源V
ref(4V)から抵抗分割によりTTLアンプ用の基準電
圧Vs1( 3V)を作り出す。
【0015】図3は、CPU20と、スタートスイッチ
35、TTLゲインスイッチ36、37およびD/Aゲ
インスイッチ44等との接続関係を示したものである。
スタートスイッチと各TTLゲインスイッチ35、3
6、37は、CPU20の内部バス61からラッチ回路
62および論理回路を介して信号を入力され、所定のタ
イミングでオンオフする。D/A変換器40はバス61
からラッチ回路63を介してSv修正値に対応したデジ
タル値を入力され、これをD/A変換して比較器30に
出力する。CPU20はラッチ回路64を介してD/A
ゲインスイッチ44に接続され、これをオンオフさせ
る。またCPU20のFQ端子はフラッシュ15に接続
されており、フラッシュ15の発光を停止させるべく発
光停止信号を出力する。
【0016】図4は、TTL調光回路の調整時に実行さ
れるルーチンを示す。このルーチンは、調光回路の性能
のバラツキを修正するための係数を求め、この修正係数
は、図6に示すTTLフラッシュ処理ルーチンにおいて
使用される。
【0017】ステップ61では、基準電圧Vs1( 3V)
が図示しない回路からCPUへ読み込まれ、A/D変換
される。このA/D変換値はステップ62においてEo
としてE2PROM24に格納される。ステップ63で
は、一定光量を有する光が受光素子14に当てられ、積
分回路による積分が開始される。これにより、積分回路
(TTLアンプ)からの出力は図5の実線Sのように減
少していく。ステップ64においては、積分が開始され
てからの時間がタイマーによってカウントされる。この
ステップ64は、積分回路の出力値が上記一定光量に対
応するスレショールド値THに達し、ステップ65にお
いて比較器30の出力信号が「High」になるまで繰
り返され、これにより、積分回路の出力値がスレショー
ルド値THに達するまでの時間Tx が計測される。ステ
ップ66では、修正係数Ea(=To /Tx )が算出され
る。この積分回路の出力は、設計上破線Jのように減少
し、上記一定光量の場合時間To でスレショールドTH
に達するように構成されており、この修正係数Ea を用
いることにより、個々のTTL調光回路はフラッシュを
時間To だけ発光させることができるようになる(図6
のステップ75)。ステップ67では修正係数Ea がE
2PROM24に格納される。
【0018】図6はTTLフラッシュ処理ルーチンを示
し、このルーチンは実際の撮影において、例えばシャッ
ターレリーズの時、実行される。
【0019】ステップ71ではE2PROM24から基
準値Eo が読み込まれ、ステップ72ではE2PROM
24から修正係数Ea が読み込まれる。ステップ73で
は、フィルム感度Sv および露出倍数Xv の和すなわち
Sv修正値SVTTLが求められる。ここで、フィルム
感度Sv および露出倍数Xv は、予め測光演算時におい
てフィルム感度設定部21および露出倍数設定部22よ
り読み込まれているものとする。ステップ74では図7
に示すISOテーブルが参照され、「SVTTL」に対
応した「D/Aステップ」が読み込まれる。
【0020】ISOテーブルはSv修正値SVTTLと
D/Aステップの関係等を示したものである。このテー
ブルにおいて、「TTLレベル」は、その「SVTT
L」における基準電圧Vs1とスレショールド値との間の
電位差(mV) 、つまりTTLアンプの出力電圧が基準
電圧Vs1から何mV低下した所にスレショールド値を設
定すべきかを示す。また「D/Aステップ」は「TTL
レベル」のD/A変換器設定換算値であり、「ISO」
はフィルム感度を示す。
【0021】さてステップ75では、基準値Eo 、修正
係数Ea およびD/Aステップxに基づき、現在用いら
れている調光回路において、D/A変換器20に出力す
べきデジタルデータが算出される。
【0022】ステップ81ではフィルム感度(ISO)
が200よりも大きいか否か判定される。フィルム感度
(ISO)が200以下の場合、ステップ82において
TTLゲインが1倍に設定され、200よりも大きい場
合、ステップ83においてTTLゲインが4倍に設定さ
れる。フィルム感度(ISO)が200以下の場合、ス
テップ84において、さらにフィルム感度(ISO)が
50よりも大きいか否か判定され、50以下の場合ステ
ップ85においてD/Aゲインが1倍に設定され、50
よりも大きい場合ステップ86においてD/Aゲインが
1/4倍に設定される。一方ステップ81においてフィ
ルム感度(ISO)が200よりも大きいと判定された
場合、ステップ83の実行の後ステップ86においてD
/Aゲインが1/4倍に設定される。
【0023】ステップ81〜86の処理内容を、図1お
よび図7を参照して再び説明する。
【0024】フィルム感度(ISO)が50以下の場
合、TTLゲインスイッチ36がON状態、TTLゲイ
ンスイッチ37がOFF状態、またD/Aゲインスイッ
チ44がOFF状態に定められる。したがって、TTL
ゲインは1倍、D/Aゲインは1倍となる。フィルム感
度(ISO)が50と200の間の場合、TTLゲイン
スイッチ36がON状態、TTLゲインスイッチ37が
OFF状態、またD/Aゲインスイッチ44がON状態
に定められる。したがって、TTLゲインは1倍、D/
Aゲインは1/4倍となる。フィルム感度(ISO)が
200よりも大きい場合、TTLゲインスイッチ36が
OFF状態、TTLゲインスイッチ37がON状態、ま
たD/Aゲインスイッチ44がON状態に定められる。
したがって、TTLゲインは4倍、D/Aゲインは1/
4倍となる。
【0025】図6において、ステップ91では、駆動回
路23を介してフラッシュが発光開始するとともに、ス
タートスイッチ35が閉成されて積分回路の積分が開始
され、フラッシュの発光量の計測が開始される。ステッ
プ92においてノイズ発生防止のために所定の待ち時間
が設けられた後、ステップ93においてクエンチ(Q)
許可信号が出力され、これによりフラッシュ15の停止
が可能となる。フラッシュは上述したように、積分回路
の出力電圧がスレショールド値よりも小さくなった時、
発光を停止する。
【0026】次に、本実施例におけるTTLフラッシュ
調光システムの動作を図3および図8により説明する。
【0027】まず図7のテーブルを参照し、「SVTT
L」に従った「D/Aステップ」が読み込まれ、これに
基準値Eoと修正係数Ea が施されてスレショールド値
THが定められる(図6のステップ75)。次いで、フ
ィルム感度に基づいてTTLゲインが設定される。TT
Lゲインを設定するための制御信号は、図3に示すよう
に、CPU20内においてバス61の所定のラインから
出力される。TTLゲインは、この制御信号が「1」の
時、1倍に定められ、「0」の時4倍に定められる。T
TLゲインの設定の後、フィルム感度に基づいてD/A
ゲインが設定される。D/Aゲインを設定するための制
御信号も、バス61の所定のラインから出力され、D/
Aゲインは、この制御信号が「1」の時、1/4倍に定
められ、「0」の時1倍に定められる。
【0028】TTLゲインおよびA/Dゲインの設定が
終了すると、バス61の所定のラインを介して積分スタ
ートの信号が出力され、スタートスイッチ35が開放、
TTLゲインスイッチ36または37のいずれかが閉成
されて光量の計測すなわち積分回路による積分が開始さ
れる。これと略同時にフラッシュが発光を開始してお
り、積分回路の出力電圧TTLout は基準電圧Vs1から
単調に低下する。
【0029】積分スタートの信号出力の後、クエンチ
(Q)許可信号がバス61の所定のラインから出力さ
れ、フラッシュの発光が停止可能となる。そして積分回
路の出力電圧TTLout がスレショールド値THよりも
小さくなると、比較器30の出力信号が「L」から
「H」に反転し、これとともにクエンチ信号が「L」か
ら「H」に変化する。なお、ここで比較器30の出力信
号がチャタリングを起こしても、CPU20にはR−S
フリップフロップ65が設けられているため、クエンチ
信号がこのチャタリングの影響を受けることはない。さ
て、クエンチ信号の「H」への変化に応じて、CPU2
0のFQ端子はOFF状態からON状態に変化し、これ
によりフラッシュ15のクエンチがかかって発光が停止
する。
【0030】図9は、フラッシュ発光時におけるISO
に対する積分回路の出力電圧TTLout の時間的変化を
示したものである。
【0031】フィルム感度(ISO)が25から200
の間において、TTLゲインは1倍に定められている。
したがってTTLアンプの出力電圧は、基準電圧Vs1か
ら破線Z1 および実線Z2 に沿って低下する。フィルム
感度(ISO)が25の場合、スレショールド値は基準
電圧から1200(mV)だけ低く定められ、フラッシ
ュの発光は開始から時間T1 後に停止せしめられる。同
様に、フィルム感度(ISO)が50の場合、スレショ
ールド値は基準電圧から600(mV)だけ低く定めら
れ、フラッシュの発光は開始から時間T2 ( T1 の半
分) 後に停止せしめられる。フィルム感度(ISO)が
25から50の間において、D/Aゲインは1倍である
が、フィルム感度(ISO)が50から200の間にお
いて、D/Aゲインは1/4倍である。つまり、フィル
ム感度(ISO)が25から50の間ではD/A変換器
40の出力は0Vから4Vの範囲で変化するが、これに
対してフィルム感度(ISO)が50から200の間で
は、D/A変換器40の出力電圧は2.25Vから3.
25Vの範囲で変化する。したがって、フィルム感度
(ISO)が50から200の範囲であっても、スレシ
ョールド値の設定精度が高められる。
【0032】一方、フィルム感度(ISO)が200よ
りも大きくなると、TTLゲインは4倍に定められ、T
TLアンプの出力電圧は実線Z3 に沿って低下する。ま
た、この場合、D/Aゲインは1/4倍に定められる。
したがって、フィルム感度(ISO)が200よりも大
きくても、スレショールド値の設定精度は、フィルム感
度(ISO)が50から200の範囲にある場合と同様
に高められる。
【0033】このように本実施例によれば、D/A変換
器40が汎用のもので出力電圧の範囲が広くても、スレ
ショールド値の設定の分解能を向上させることができ、
フラッシュの発光量を高精度に制御することができる。
また本実施例は、D/Aゲインの変化を抵抗42、43
による電圧の分割によって得るように構成されているの
で、ノイズの影響が少なく、フラッシュの発光量を高精
度で制御することが可能である。さらに本実施例におい
ては、D/Aゲインを例えば1/4倍に定めることによ
り、調光範囲を従来よりも拡大することができ、フィル
ム感度(ISO)が800以上であっても所定の精度で
調光することが可能となる。
【0034】
【発明の効果】以上のように本発明によれば、汎用のD
/A変換器を用いた場合であっても、十分な精度で発光
量を制御することができるという効果が得られる。
【図面の簡単な説明】
【図1】TTL調光回路を示す回路図である。
【図2】カメラの光学系の例を示す斜視図である。
【図3】マイクロコンピュータおよびその周辺を示す回
路図である。
【図4】調整ルーチンのフローチャートである。
【図5】TTLアンプの出力電圧とスレショールド値を
示す図である。
【図6】TTLフラッシュ処理ルーチンのフローチャー
トである。
【図7】ISOテーブルを示す図である。
【図8】フラッシュ調光制御の動作を示す図である。
【図9】TTLアンプの出力電圧の変化を示す図であ
る。
【符号の説明】
14 受光素子 36、37 TTLゲインスイッチ 44 A/Dゲインスイッチ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 受光素子により受光された光に基づいて
    積分し、受光量に対応した電圧値を出力する積分回路
    と、この積分回路から出力される電圧値の時間的変化率
    を定めるための調光ゲインを、複数の調光ゲインから選
    択する調光ゲイン選択手段と、D/A変換器の出力電圧
    に基づいてスレショールド値を設定するスレショールド
    設定手段と、上記スレショールド値を設定するための変
    換ゲインを、複数の変換ゲインから選択する変換ゲイン
    選択手段と、上記積分回路の出力電圧値と上記スレショ
    ールド値との比較結果に応じた信号を出力する比較回路
    と、上記信号に応じてフラッシュの発光を停止させる手
    段とを備えたことを特徴とするフラッシュの発光量制御
    装置。
  2. 【請求項2】 上記調光ゲイン選択手段が、複数の抵抗
    によって電圧を分割することにより、上記調光ゲインを
    設定することを特徴とする請求項1に記載のフラッシュ
    の発光量制御装置。
  3. 【請求項3】 上記調光ゲイン選択手段が、フィルム感
    度に基づいて調光ゲインを選択することを特徴とする請
    求項1に記載のフラッシュの発光量制御装置。
  4. 【請求項4】 上記変換ゲイン選択手段が、複数の抵抗
    によって電圧を分割することにより、上記変換ゲインを
    設定することを特徴とする請求項1に記載のフラッシュ
    の発光量制御装置。
  5. 【請求項5】 上記変換ゲイン選択手段が、フィルム感
    度に基づいて変換ゲインを選択することを特徴とする請
    求項1に記載のフラッシュの発光量制御装置。
  6. 【請求項6】 上記スレショールド設定手段が、D/A
    変換器の出力電圧、およびD/A変換器の出力電圧と一
    定電圧を分圧して得られる電圧の一方に基づいてスレシ
    ョールド値を設定することを特徴とするフラッシュの発
    光量制御装置。
JP6247067A 1994-09-14 1994-09-14 フラッシュの発光量制御装置 Expired - Lifetime JP2663108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6247067A JP2663108B2 (ja) 1994-09-14 1994-09-14 フラッシュの発光量制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6247067A JP2663108B2 (ja) 1994-09-14 1994-09-14 フラッシュの発光量制御装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3184090A Division JPH03235932A (ja) 1990-02-13 1990-02-13 フラッシュの発光量制御装置

Publications (2)

Publication Number Publication Date
JPH0792529A JPH0792529A (ja) 1995-04-07
JP2663108B2 true JP2663108B2 (ja) 1997-10-15

Family

ID=17157940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6247067A Expired - Lifetime JP2663108B2 (ja) 1994-09-14 1994-09-14 フラッシュの発光量制御装置

Country Status (1)

Country Link
JP (1) JP2663108B2 (ja)

Also Published As

Publication number Publication date
JPH0792529A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
US4015149A (en) Temperature compensating device for devices having semiconductors
KR100647098B1 (ko) 자동 조광 방식의 플래시 발광 장치
JPS6215815B2 (ja)
JP2663108B2 (ja) フラッシュの発光量制御装置
US4538892A (en) Automatic focus control system
US4329030A (en) Integrating time detector for photographic apparatus
JP3689491B2 (ja) ストロボ装置及びカメラ
US4951080A (en) Device for controlling the amount of emission of electronic flash apparatus
JPH0565857B2 (ja)
US4357084A (en) Exposure control device for cameras
US4685786A (en) Exposure control device for camera
US4531078A (en) Control circuit for electronic flash
JP2000284338A (ja) 調光装置及びカメラ装置
US5521666A (en) Perforation detector of a camera
JPH0522895B2 (ja)
KR0154130B1 (ko) 자동촛점조절 카메라의 플래쉬 광량 조절 회로
JPH0470808B2 (ja)
US5504554A (en) Automatic light emission control system for electronic flash
US5243376A (en) Photometry apparatus in a camera
JP2547985B2 (ja) 閃光発光装置の調光回路
US4482237A (en) Device for detecting stop value data from flash unit used with camera
US5602617A (en) Light metering device with adjustable output
US6313907B1 (en) Distance measurement system
JP3093324B2 (ja) スレーブフラッシュ
JP2825684B2 (ja) カメラ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13