JP2661575B2 - 固体撮像装置の出力回路 - Google Patents
固体撮像装置の出力回路Info
- Publication number
- JP2661575B2 JP2661575B2 JP6327915A JP32791594A JP2661575B2 JP 2661575 B2 JP2661575 B2 JP 2661575B2 JP 6327915 A JP6327915 A JP 6327915A JP 32791594 A JP32791594 A JP 32791594A JP 2661575 B2 JP2661575 B2 JP 2661575B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- reset
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置が受光し
電圧に変換したその信号電圧を外部に取り出すための出
力回路に関し、特に、出力信号におけるリセット期間と
リセット・フィードスルー期間のレベル差（リセット・
フィードスルー・ノイズ）を低減した出力回路に関す
る。
電圧に変換したその信号電圧を外部に取り出すための出
力回路に関し、特に、出力信号におけるリセット期間と
リセット・フィードスルー期間のレベル差（リセット・
フィードスルー・ノイズ）を低減した出力回路に関す
る。
【０００２】
【従来の技術】固体撮像装置、例えば電荷転送機能を利
用したＣＣＤ固体撮像装置は、受光した光を信号電荷に
変換する機能と、得られた信号電荷を最終的に信号電圧
に変換する機能とを備えているが、その信号電圧への変
換を実現するための信号電荷変換部には、変換効率が高
いことから、通常、フローティング・ダイオード（また
は、フローティング・ディフュージョン）増幅器型電荷
検出装置（ＦＤＡ）が用いられている。そのようなＦＤ
Ａを用いた一次元ＣＣＤ固体撮像装置の全体構成図を、
図６に示す。同図を参照して、ｎ型シリコン単結晶板な
どからなる基板１の表面部にボロンなどのｐ型不純物を
導入して形成したｐウェル２に、光を信号電荷に変換し
蓄積する受光部３が一次元のアレイ状に配置されてい
る。電荷読出し部４は、信号電荷を受光部３から電荷転
送部５に一定の蓄積時間ごとに読み出す。信号電荷変換
部６は、電荷転送部５によって転送されてきた信号電荷
を、容量ＣFJにより順次信号電圧に変換する。この信号
電荷変換部６は、ＦＤＡからなる。容量ＣFJとしては、
ｐｎダイオードの接合容量を利用している。リセットト
ランジスタＱR は、信号電荷変換部６で検出された後の
不用となった信号電荷を外部に排出する。出力部１０
は、信号電荷変換部６に接続されて所定の信号処理を行
ったのち外部に出力するための回路である。この出力部
１０は、初段ソースホロワと、電圧増幅器やソースホロ
ワ回路からなる出力回路１１とからなる。この出力回路
１１が、本発明の対象である。初段ソースホロワは、能
動側ＭＯＳトランジスタＱD と負荷側ＭＯＳトランジス
タＱL とで構成される。
用したＣＣＤ固体撮像装置は、受光した光を信号電荷に
変換する機能と、得られた信号電荷を最終的に信号電圧
に変換する機能とを備えているが、その信号電圧への変
換を実現するための信号電荷変換部には、変換効率が高
いことから、通常、フローティング・ダイオード（また
は、フローティング・ディフュージョン）増幅器型電荷
検出装置（ＦＤＡ）が用いられている。そのようなＦＤ
Ａを用いた一次元ＣＣＤ固体撮像装置の全体構成図を、
図６に示す。同図を参照して、ｎ型シリコン単結晶板な
どからなる基板１の表面部にボロンなどのｐ型不純物を
導入して形成したｐウェル２に、光を信号電荷に変換し
蓄積する受光部３が一次元のアレイ状に配置されてい
る。電荷読出し部４は、信号電荷を受光部３から電荷転
送部５に一定の蓄積時間ごとに読み出す。信号電荷変換
部６は、電荷転送部５によって転送されてきた信号電荷
を、容量ＣFJにより順次信号電圧に変換する。この信号
電荷変換部６は、ＦＤＡからなる。容量ＣFJとしては、
ｐｎダイオードの接合容量を利用している。リセットト
ランジスタＱR は、信号電荷変換部６で検出された後の
不用となった信号電荷を外部に排出する。出力部１０
は、信号電荷変換部６に接続されて所定の信号処理を行
ったのち外部に出力するための回路である。この出力部
１０は、初段ソースホロワと、電圧増幅器やソースホロ
ワ回路からなる出力回路１１とからなる。この出力回路
１１が、本発明の対象である。初段ソースホロワは、能
動側ＭＯＳトランジスタＱD と負荷側ＭＯＳトランジス
タＱL とで構成される。
【０００３】図７に、上述の固体撮像装置の動作時にお
けるリセットパルスφR 、転送パルスφ1 ，φ2 、信号
電荷転送部６の電圧ＶFJ、出力電圧Ｖout のタイミング
図を示す。図７からわかるように、信号電荷変換部６で
順次変換される信号電圧ＶFJは、３つの期間からなる。
すなわち、リセットパルスφR が「ハイ」の状態になる
ことによりリセットトランジスタＱR が導通して、信号
電荷変換部６の電位が一定レベルＶDDにリセットされる
期間（リセット期間）と、リセットパルスφRが「ハ
イ」から「ロウ」になりリセットトランジスタＱR が遮
断して、電荷転送部５から信号電荷Ｑが信号電荷変換部
６に入力されるのを待っている期間（リセット・フィー
ドスルー期間。転送パルスφ1 ＝「ハイ」、転送パルス
φ2 ＝「ロウ」）と、転送パルスφ1 が「ハイ」から
「ロウ」になり電荷転送部５から信号電荷Ｑが信号電荷
変換部６に入力され、信号電荷変換部６の容量ＣFJによ
り信号電圧ＶFJ（Ｑ＝ＣFJ・ＶFJ）に変換される期間
（信号期間）とである。
けるリセットパルスφR 、転送パルスφ1 ，φ2 、信号
電荷転送部６の電圧ＶFJ、出力電圧Ｖout のタイミング
図を示す。図７からわかるように、信号電荷変換部６で
順次変換される信号電圧ＶFJは、３つの期間からなる。
すなわち、リセットパルスφR が「ハイ」の状態になる
ことによりリセットトランジスタＱR が導通して、信号
電荷変換部６の電位が一定レベルＶDDにリセットされる
期間（リセット期間）と、リセットパルスφRが「ハ
イ」から「ロウ」になりリセットトランジスタＱR が遮
断して、電荷転送部５から信号電荷Ｑが信号電荷変換部
６に入力されるのを待っている期間（リセット・フィー
ドスルー期間。転送パルスφ1 ＝「ハイ」、転送パルス
φ2 ＝「ロウ」）と、転送パルスφ1 が「ハイ」から
「ロウ」になり電荷転送部５から信号電荷Ｑが信号電荷
変換部６に入力され、信号電荷変換部６の容量ＣFJによ
り信号電圧ＶFJ（Ｑ＝ＣFJ・ＶFJ）に変換される期間
（信号期間）とである。
【０００４】ここで、電圧ＶFJのリセット期間の信号電
圧レベルＶDDとリセット・フィードスルー期間の信号電
圧レベルとの間には、電位差が発生する。この電位差
を、以後、リセット・フィードスルー・ノイズと呼ぶ。
リセット・フィードスルー・ノイズは、次のような３つ
の原因で発生する。
圧レベルＶDDとリセット・フィードスルー期間の信号電
圧レベルとの間には、電位差が発生する。この電位差
を、以後、リセット・フィードスルー・ノイズと呼ぶ。
リセット・フィードスルー・ノイズは、次のような３つ
の原因で発生する。
【０００５】一つは、リセットトランジスタＱR のゲー
ト電極と信号電荷変換部６の間のカップリング容量ＣP
により、リセットパルスφR が「ハイ」から「ロウ」に
変化する際に発生するカップリング・ノイズによるもの
である。
ト電極と信号電荷変換部６の間のカップリング容量ＣP
により、リセットパルスφR が「ハイ」から「ロウ」に
変化する際に発生するカップリング・ノイズによるもの
である。
【０００６】もう一つは、リセットトランジスタＱR を
導通させて電圧ＶFJの電位をＶDDにセットする際にトラ
ンジスタＱR のチャネルの熱雑音が電圧ＶFJのレベルに
重畳されることにより、リセット直後の電圧ＶFJのレベ
ルが変動するランダム・ノイズによるものである。
導通させて電圧ＶFJの電位をＶDDにセットする際にトラ
ンジスタＱR のチャネルの熱雑音が電圧ＶFJのレベルに
重畳されることにより、リセット直後の電圧ＶFJのレベ
ルが変動するランダム・ノイズによるものである。
【０００７】更にもう一つは、リセットトランジスタＱ
R がオン状態からオフ状態に変化する際に、このトラン
ジスタＱR のチャネルに存在していた電子の一部が信号
電荷変換部６に振り分けられることによって発生するラ
ンダム・ノイズによるものである。
R がオン状態からオフ状態に変化する際に、このトラン
ジスタＱR のチャネルに存在していた電子の一部が信号
電荷変換部６に振り分けられることによって発生するラ
ンダム・ノイズによるものである。
【０００８】以上のような３つの原因によって発生した
リセット・フィードスルー・ノイズは、信号電圧ＶFJの
振幅のうち数１００ｍＶ程度を占める。又、その値は、
１画素期間（＝リセット期間＋リセット・フィードスル
ー期間＋信号期間）ごとにランダムに変る。そのため、
この電圧ＶFJをもとに出力部１０を通して増幅された固
体撮像装置の出力Ｖout をＦＡＸやスキャナ等の装置に
使用するうえで、電圧Ｖout の基準レベルの設定やダイ
ナミックレンジの制限（電圧Ｖout の振幅のうち１／２
〜１／３程度は、信号電圧以外のリセット・フィードス
ルー・ノイズ成分となる）などの問題が生じる。そこ
で、このリセット・フィードスルー・ノイズを低減する
べく従来、様々な方法が考えられている。
リセット・フィードスルー・ノイズは、信号電圧ＶFJの
振幅のうち数１００ｍＶ程度を占める。又、その値は、
１画素期間（＝リセット期間＋リセット・フィードスル
ー期間＋信号期間）ごとにランダムに変る。そのため、
この電圧ＶFJをもとに出力部１０を通して増幅された固
体撮像装置の出力Ｖout をＦＡＸやスキャナ等の装置に
使用するうえで、電圧Ｖout の基準レベルの設定やダイ
ナミックレンジの制限（電圧Ｖout の振幅のうち１／２
〜１／３程度は、信号電圧以外のリセット・フィードス
ルー・ノイズ成分となる）などの問題が生じる。そこ
で、このリセット・フィードスルー・ノイズを低減する
べく従来、様々な方法が考えられている。
【０００９】図８は、そのようなリセット・フィードス
ルー・ノイズ低減対策を施した固体撮像装置の全体構成
図である。又、図９は、この固体撮像装置の動作時の信
号波形を示すタイミング図である。図８を参照すると、
この撮像装置は、電荷転送部５に接続された信号電荷変
換部６、リセットトランジスタＱR 、出力部１０とそれ
ぞれ同一のものを、もう１つずつ撮像装置内に備えてい
る（それぞれ、信号電荷変換部６Ｂ、リセットトランジ
スタＱRB、能動側トランジスタＱD 、負荷側トランジス
タＱL 、出力部１１Ｂ）。そして、二つ目の信号電荷変
換部６Ｂには信号電荷が入らないようにされている。こ
のようにすることで、信号電荷変換部６Ｂの信号電圧Ｖ
FJB はリセット・フィードスルー・ノイズのみとなる。
それら信号電圧ＶFJ，ＶFJB はそれぞれ同一の出力回路
１１，１１Ｂにより、２つの出力端子から信号Ｖout ，
Ｖcsとして出力される。これら２出力Ｖout ，Ｖcsを用
いて外部の減算回路１２で減算処理（増幅率α）するこ
とにより、リセット・フィードスルー・ノイズのない信
号成分を取り出すことができる。尚、この例では出力回
路１１，１１Ｂ内にリセット・フィードスルー期間を一
定レベルＶC にクランプする回路を設けている。それら
は、２つの信号Ｖout ，Ｖcsのリセット・フィードスル
ー期間におけるＤＣレベルを同一の一定値ＶOFにするた
めのものである。このクランプ回路は、初段ソースホロ
ワ及びクランプ回路から発生する１／ｆノイズによるリ
セット・フィードスルー・レベルのゆらぎを低減する効
果もある。これは、初段ソースホロワの能動側ＭＯＳト
ランジスタは信号電荷変換部に直接接続されており、初
段ソースホロワの入力容量が信号電荷変換部の容量ＣFJ
の構成要素の１つとなっているので、通常、初段ソース
ホロワの能動側ＭＯＳトランジスタのサイズは可能な限
り小さくして変換効率（感度）を上げる必要があり、こ
のことから、出力部１０を構成するＭＯＳトランジスタ
における１／ｆノイズの発生は殆どが、初段ソースホロ
ワからのものであるからである。
ルー・ノイズ低減対策を施した固体撮像装置の全体構成
図である。又、図９は、この固体撮像装置の動作時の信
号波形を示すタイミング図である。図８を参照すると、
この撮像装置は、電荷転送部５に接続された信号電荷変
換部６、リセットトランジスタＱR 、出力部１０とそれ
ぞれ同一のものを、もう１つずつ撮像装置内に備えてい
る（それぞれ、信号電荷変換部６Ｂ、リセットトランジ
スタＱRB、能動側トランジスタＱD 、負荷側トランジス
タＱL 、出力部１１Ｂ）。そして、二つ目の信号電荷変
換部６Ｂには信号電荷が入らないようにされている。こ
のようにすることで、信号電荷変換部６Ｂの信号電圧Ｖ
FJB はリセット・フィードスルー・ノイズのみとなる。
それら信号電圧ＶFJ，ＶFJB はそれぞれ同一の出力回路
１１，１１Ｂにより、２つの出力端子から信号Ｖout ，
Ｖcsとして出力される。これら２出力Ｖout ，Ｖcsを用
いて外部の減算回路１２で減算処理（増幅率α）するこ
とにより、リセット・フィードスルー・ノイズのない信
号成分を取り出すことができる。尚、この例では出力回
路１１，１１Ｂ内にリセット・フィードスルー期間を一
定レベルＶC にクランプする回路を設けている。それら
は、２つの信号Ｖout ，Ｖcsのリセット・フィードスル
ー期間におけるＤＣレベルを同一の一定値ＶOFにするた
めのものである。このクランプ回路は、初段ソースホロ
ワ及びクランプ回路から発生する１／ｆノイズによるリ
セット・フィードスルー・レベルのゆらぎを低減する効
果もある。これは、初段ソースホロワの能動側ＭＯＳト
ランジスタは信号電荷変換部に直接接続されており、初
段ソースホロワの入力容量が信号電荷変換部の容量ＣFJ
の構成要素の１つとなっているので、通常、初段ソース
ホロワの能動側ＭＯＳトランジスタのサイズは可能な限
り小さくして変換効率（感度）を上げる必要があり、こ
のことから、出力部１０を構成するＭＯＳトランジスタ
における１／ｆノイズの発生は殆どが、初段ソースホロ
ワからのものであるからである。
【００１０】図１０は、図６に示した固体撮像装置にお
いて出力回路１１を工夫し、リセット・フィードスルー
・ノイズを低減した別の例を示す回路図である。又、図
１１は、その動作時のタイミング図である。図１０及び
図１１を参照して、入力信号ＳＶはクランプ回路１３に
よりリセット・フィード・スルー期間のＤＣレベルが一
定値ＶC にクランプされて、信号ＳＶ1 となる。信号Ｓ
Ｖ1 はその後、サンプルホールド回路１４により信号期
間のＤＣレベルをサンプルホールドコンデンサＣSHにホ
ールドされて、信号ＳＶ2 となり、一段のソースホロワ
を通って出力信号Ｖout として出力される。この例の出
力回路の場合、信号電圧の基準レベルが必要であり、通
常は、暗電流成分のみを信号電圧Ｖd に持つオプティカ
ルブラックを基準とする。この例でも、リセット・フィ
ード・スルー期間のクランプ回路を用いているので、出
力回路の初段ＭＯＳトランジスタから発生する１／ｆノ
イズが低減されている。
いて出力回路１１を工夫し、リセット・フィードスルー
・ノイズを低減した別の例を示す回路図である。又、図
１１は、その動作時のタイミング図である。図１０及び
図１１を参照して、入力信号ＳＶはクランプ回路１３に
よりリセット・フィード・スルー期間のＤＣレベルが一
定値ＶC にクランプされて、信号ＳＶ1 となる。信号Ｓ
Ｖ1 はその後、サンプルホールド回路１４により信号期
間のＤＣレベルをサンプルホールドコンデンサＣSHにホ
ールドされて、信号ＳＶ2 となり、一段のソースホロワ
を通って出力信号Ｖout として出力される。この例の出
力回路の場合、信号電圧の基準レベルが必要であり、通
常は、暗電流成分のみを信号電圧Ｖd に持つオプティカ
ルブラックを基準とする。この例でも、リセット・フィ
ード・スルー期間のクランプ回路を用いているので、出
力回路の初段ＭＯＳトランジスタから発生する１／ｆノ
イズが低減されている。
【００１１】図１２は更に別の例を示す回路図であり、
図１３はその動作時のタイミング図である。この例は、
図６に示した固体撮像装置の出力回路１１において、相
関二重サンプリング法によってリセット・フィードスル
ー・ノイズを取り除く例である。図１２及び図１３を参
照して、この出力回路への入力信号ＳＶは２つに分けら
れる。その一方は、リセット・フィードスルー期間のＤ
Ｃレベルを２段のサンプルホールド回路１５Ａ，１５Ｂ
により検出されて、信号ＳＶ2 となる。もう一方は、信
号期間のＤＣレベルをサンプルホールド回路１５Ｃによ
り検出されて、信号ＳＶ1 となる。この２つの信号ＳＶ
1 ，ＳＶ2 を減算回路１２に入力することにより、リセ
ット・フィードスルー・ノイズのない出力電圧Ｖout を
得ることができる。１／ｆノイズ成分も、減算回路１２
により取り除かれる。
図１３はその動作時のタイミング図である。この例は、
図６に示した固体撮像装置の出力回路１１において、相
関二重サンプリング法によってリセット・フィードスル
ー・ノイズを取り除く例である。図１２及び図１３を参
照して、この出力回路への入力信号ＳＶは２つに分けら
れる。その一方は、リセット・フィードスルー期間のＤ
Ｃレベルを２段のサンプルホールド回路１５Ａ，１５Ｂ
により検出されて、信号ＳＶ2 となる。もう一方は、信
号期間のＤＣレベルをサンプルホールド回路１５Ｃによ
り検出されて、信号ＳＶ1 となる。この２つの信号ＳＶ
1 ，ＳＶ2 を減算回路１２に入力することにより、リセ
ット・フィードスルー・ノイズのない出力電圧Ｖout を
得ることができる。１／ｆノイズ成分も、減算回路１２
により取り除かれる。
【００１２】図１４及び図１５はそれぞれ、特開平１ー
１０６６７７号公報に開示された出力回路の回路図およ
びタイミング図である。この回路では、リセット・フィ
ードスルー期間のクランプと遅延回路とを利用して、リ
セット・フィードスルー・ノイズを取り除く。図１４及
び図１５を参照して、信号取出し回路５１から出力され
る信号電圧はアンプ５２Ａを通った後、クランプスイッ
チ５３Ｓ、クランプコンデンサＣCL、クランプ電圧源５
３Ｖ（電圧＝ＶC ）からなるクランプ回路５３（クラン
プパルスφCL）により、リセット・フィードスルー期間
のＤＣレベルが一定値ＶC にクランプされる。その後、
アンプ５２Ｂ、クリップ回路５８を通過して出力波形の
波高値が一定になった信号電圧ＳＶ1 は２つに分けら
れ、一方はそのまま非加算混合器５９に入力される。も
う一方は遅延回路６０を通して更に２つの信号ＳＶ2 お
よび信号ＳＶ3 に分けられた後、非加算混合器５９に入
力される。信号ＳＶ2 ，ＳＶ3 の信号ＳＶ1 に対する遅
延時間をそれぞれＴd1，Ｔd2とし、この非加算混合器５
９の構成を、３つの入力信号ＳＶ1 ，ＳＶ2 ，ＳＶ3の
中で最小レベルを出力するような構成にすることによ
り、リセット・フィードスルー・ノイズが取り除かれた
信号電圧ＳＶ4 を得ている。
１０６６７７号公報に開示された出力回路の回路図およ
びタイミング図である。この回路では、リセット・フィ
ードスルー期間のクランプと遅延回路とを利用して、リ
セット・フィードスルー・ノイズを取り除く。図１４及
び図１５を参照して、信号取出し回路５１から出力され
る信号電圧はアンプ５２Ａを通った後、クランプスイッ
チ５３Ｓ、クランプコンデンサＣCL、クランプ電圧源５
３Ｖ（電圧＝ＶC ）からなるクランプ回路５３（クラン
プパルスφCL）により、リセット・フィードスルー期間
のＤＣレベルが一定値ＶC にクランプされる。その後、
アンプ５２Ｂ、クリップ回路５８を通過して出力波形の
波高値が一定になった信号電圧ＳＶ1 は２つに分けら
れ、一方はそのまま非加算混合器５９に入力される。も
う一方は遅延回路６０を通して更に２つの信号ＳＶ2 お
よび信号ＳＶ3 に分けられた後、非加算混合器５９に入
力される。信号ＳＶ2 ，ＳＶ3 の信号ＳＶ1 に対する遅
延時間をそれぞれＴd1，Ｔd2とし、この非加算混合器５
９の構成を、３つの入力信号ＳＶ1 ，ＳＶ2 ，ＳＶ3の
中で最小レベルを出力するような構成にすることによ
り、リセット・フィードスルー・ノイズが取り除かれた
信号電圧ＳＶ4 を得ている。
【００１３】
【発明が解決しようとする課題】上に述べたそれぞれの
技術を適用することにより、リセット・フィードスルー
・ノイズを低減することができる。それらのノイズ低減
対策にはしかしながら、それぞれ下記のような問題点が
ある。
技術を適用することにより、リセット・フィードスルー
・ノイズを低減することができる。それらのノイズ低減
対策にはしかしながら、それぞれ下記のような問題点が
ある。
【００１４】先ず、図８に示した例では、リセット・フ
ィードスルー・ノイズのみを発生させる回路が必要であ
り、ＩＣ化したときチップ面積が増加するという問題点
がある。これは、最近の一次元ＣＣＤ固体撮像装置のよ
うに出力回路が多段の増幅回路になり面積が大きくなる
ほど、それに応じてリセット・フィードスルー・ノイズ
発生回路も面積が大きくなることから、チップコストの
面から考えても不利である。又、リセット・フィードス
ルー・ノイズは既に述べたように、その成分から考えて
ランダムノイズであるので、減算回路１２に入力される
信号出力Ｖoutとリセット・フィードスルー・ノイズ出
力Ｖcsそれぞれのリセット・フィードスルー期間のＤＣ
レベルは同一にできても、リセット・フィードスルー・
ノイズ自体は同一とは限らない。従って、減算回路１２
でリセット・フィードスルー・ノイズを完全に取り除く
ことはできない。又、外部に減算回路１２を必要とする
ため、固体撮像装置をＦＡＸやスキャナ等に用いる場
合、部品増加とそれに伴なうコストアップが生じる。こ
の点を改善するべく、減算回路１２までを含めて同一チ
ップ上に形成することは可能であるが、固体撮像装置自
体の面積が更に増加するという問題を引き起す。
ィードスルー・ノイズのみを発生させる回路が必要であ
り、ＩＣ化したときチップ面積が増加するという問題点
がある。これは、最近の一次元ＣＣＤ固体撮像装置のよ
うに出力回路が多段の増幅回路になり面積が大きくなる
ほど、それに応じてリセット・フィードスルー・ノイズ
発生回路も面積が大きくなることから、チップコストの
面から考えても不利である。又、リセット・フィードス
ルー・ノイズは既に述べたように、その成分から考えて
ランダムノイズであるので、減算回路１２に入力される
信号出力Ｖoutとリセット・フィードスルー・ノイズ出
力Ｖcsそれぞれのリセット・フィードスルー期間のＤＣ
レベルは同一にできても、リセット・フィードスルー・
ノイズ自体は同一とは限らない。従って、減算回路１２
でリセット・フィードスルー・ノイズを完全に取り除く
ことはできない。又、外部に減算回路１２を必要とする
ため、固体撮像装置をＦＡＸやスキャナ等に用いる場
合、部品増加とそれに伴なうコストアップが生じる。こ
の点を改善するべく、減算回路１２までを含めて同一チ
ップ上に形成することは可能であるが、固体撮像装置自
体の面積が更に増加するという問題を引き起す。
【００１５】次に、図１０に示した出力回路では、１画
素期間の内に、リセット・フィードスルー期間にはクラ
ンプパルスφCLを入力し、信号期間にはサンプルホール
ドパルスφSHを入力するというように、２つの異るパル
スをそれぞれ入力する必要がある。その結果、固体撮像
装置のデータレートが上り１画素期間の長さが短くなる
に従って、それぞれクランプ回路１３、サンプルホール
ド回路１４を十分速く動作させることが必要となり、固
体撮像装置の高速化を進める上で問題となる。例えば、
５ｋビットクラスの一次元ＣＣＤ固体撮像装置では、デ
ータレート１０〜２０ＭＨｚ程度のスピードが要求され
る。この場合、１画素期間は１００〜５０ｎｓとなる。
その結果、クランプ動作、サンプルホールド動作を行う
時間はそれぞれ１０〜２０ｎｓ程度となり、回路設計が
容易でなくなる。このような事情は図１３に示した例で
も同様で、一画素期間に２つの異るサンプルホールドパ
ルスＳＰ1 ，ＳＰ2 が必要である。
素期間の内に、リセット・フィードスルー期間にはクラ
ンプパルスφCLを入力し、信号期間にはサンプルホール
ドパルスφSHを入力するというように、２つの異るパル
スをそれぞれ入力する必要がある。その結果、固体撮像
装置のデータレートが上り１画素期間の長さが短くなる
に従って、それぞれクランプ回路１３、サンプルホール
ド回路１４を十分速く動作させることが必要となり、固
体撮像装置の高速化を進める上で問題となる。例えば、
５ｋビットクラスの一次元ＣＣＤ固体撮像装置では、デ
ータレート１０〜２０ＭＨｚ程度のスピードが要求され
る。この場合、１画素期間は１００〜５０ｎｓとなる。
その結果、クランプ動作、サンプルホールド動作を行う
時間はそれぞれ１０〜２０ｎｓ程度となり、回路設計が
容易でなくなる。このような事情は図１３に示した例で
も同様で、一画素期間に２つの異るサンプルホールドパ
ルスＳＰ1 ，ＳＰ2 が必要である。
【００１６】又、図１４に示した例では、リセット・フ
ィードスルー期間のＤＣレベルを一定値にクランプした
後の信号電圧ＳＶ1 を、遅延回路６０を用いて３つの信
号電圧ＳＶ1 ，ＳＶ2 ，ＳＶ3 に分け、非加算混合器５
９にてそれらの最小レベルを出力するようにしてリセッ
ト・フィードスルー・ノイズを取り除いているが、遅延
した信号電圧ＳＶ3 の遅延時間Ｔd2が非遅延信号電圧Ｓ
Ｖ1 の（リセット期間＋リセット・フィードスルー期
間）より大きい場合、各画素の出力はその１画素前の信
号電圧と混ってしまうので、遅延回路６０の設計には注
意が必要である。特に固体撮像装置の高速化を進める上
では、精度および安定性のよい遅延回路が必要となる欠
点がある。又、これらの遅延回路６０や非加算混合器５
９を含めて同一チップ上に形成すると、チップ面積が増
加しコストが上昇してしまう。
ィードスルー期間のＤＣレベルを一定値にクランプした
後の信号電圧ＳＶ1 を、遅延回路６０を用いて３つの信
号電圧ＳＶ1 ，ＳＶ2 ，ＳＶ3 に分け、非加算混合器５
９にてそれらの最小レベルを出力するようにしてリセッ
ト・フィードスルー・ノイズを取り除いているが、遅延
した信号電圧ＳＶ3 の遅延時間Ｔd2が非遅延信号電圧Ｓ
Ｖ1 の（リセット期間＋リセット・フィードスルー期
間）より大きい場合、各画素の出力はその１画素前の信
号電圧と混ってしまうので、遅延回路６０の設計には注
意が必要である。特に固体撮像装置の高速化を進める上
では、精度および安定性のよい遅延回路が必要となる欠
点がある。又、これらの遅延回路６０や非加算混合器５
９を含めて同一チップ上に形成すると、チップ面積が増
加しコストが上昇してしまう。
【００１７】
【課題を解決するための手段】本発明の固体撮像装置の
出力回路は、固体撮像装置が入射光を光電変換しリセッ
ト期間、リセット・フィードスルー期間及び信号期間に
分けて出力する信号電圧を外部に取り出すために、前記
固体撮像装置の出力信号電圧を受け、これを反転して正
極性の信号電圧にする手段と、前記正極性信号電圧のリ
セット・フィードスルー期間の直流レベルを一定値にク
ランプする手段と、前記クランプされた後の信号電圧を
増幅する電圧増幅手段と、前記電圧増幅手段を通った後
の信号電圧を、その信号電圧のリセット・フィードスル
ー期間の直流レベルと同一のレベルでクリップして、リ
セット期間とリセット・フィードスルー期間の信号レベ
ル差を除去するクリップ手段とを少なくとも備え、前記
固体撮像装置と同一半導体基板上に形成されたことを特
徴とする。
出力回路は、固体撮像装置が入射光を光電変換しリセッ
ト期間、リセット・フィードスルー期間及び信号期間に
分けて出力する信号電圧を外部に取り出すために、前記
固体撮像装置の出力信号電圧を受け、これを反転して正
極性の信号電圧にする手段と、前記正極性信号電圧のリ
セット・フィードスルー期間の直流レベルを一定値にク
ランプする手段と、前記クランプされた後の信号電圧を
増幅する電圧増幅手段と、前記電圧増幅手段を通った後
の信号電圧を、その信号電圧のリセット・フィードスル
ー期間の直流レベルと同一のレベルでクリップして、リ
セット期間とリセット・フィードスルー期間の信号レベ
ル差を除去するクリップ手段とを少なくとも備え、前記
固体撮像装置と同一半導体基板上に形成されたことを特
徴とする。
【００１８】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１（ａ）は、本発明の第１の実
施例による固体撮像装置の出力回路の回路図である。
尚、この出力回路を含む固体撮像装置全体の構成は、既
に述べた図６に示す構成と同じである。図１（ａ）を参
照して、本実施例の出力回路は、インバータアンプ２１
と、そのインバータアンプ２１からの信号電圧ＳＶ1 の
リセット・フィードスルー期間のレベルを一定レベルに
クランプするクランプ回路３２と、クランプ回路３２か
らの信号電圧ＳＶ2 を受けるソースホロワアンプ２６Ａ
と、ソースホロワアンプ２６Ａからの信号電圧ＳＶ3 を
一定レベルでクリップするダイオードクリップ回路３３
と、クリップされた信号ＳＶ3 を反転増幅して入力信号
ＳＶと同一極性に戻すインバータアンプ３０と、インバ
ータアンプ３０からの信号電圧を外部に出力するための
ソースホロワアンプ３１とからなる。
を参照して説明する。図１（ａ）は、本発明の第１の実
施例による固体撮像装置の出力回路の回路図である。
尚、この出力回路を含む固体撮像装置全体の構成は、既
に述べた図６に示す構成と同じである。図１（ａ）を参
照して、本実施例の出力回路は、インバータアンプ２１
と、そのインバータアンプ２１からの信号電圧ＳＶ1 の
リセット・フィードスルー期間のレベルを一定レベルに
クランプするクランプ回路３２と、クランプ回路３２か
らの信号電圧ＳＶ2 を受けるソースホロワアンプ２６Ａ
と、ソースホロワアンプ２６Ａからの信号電圧ＳＶ3 を
一定レベルでクリップするダイオードクリップ回路３３
と、クリップされた信号ＳＶ3 を反転増幅して入力信号
ＳＶと同一極性に戻すインバータアンプ３０と、インバ
ータアンプ３０からの信号電圧を外部に出力するための
ソースホロワアンプ３１とからなる。
【００１９】インバータアンプ２１は、固体撮像装置の
出力回路のうちの初段ソースホロワ（図６参照。能動側
ＭＯＳトランジスタＱD と負荷側ＭＯＳトランジスタＱ
L とからなる）を通過した信号電圧ＳＶを反転増幅（増
幅率＝−α）し、正極性の信号電圧ＳＶ1 にする。
出力回路のうちの初段ソースホロワ（図６参照。能動側
ＭＯＳトランジスタＱD と負荷側ＭＯＳトランジスタＱ
L とからなる）を通過した信号電圧ＳＶを反転増幅（増
幅率＝−α）し、正極性の信号電圧ＳＶ1 にする。
【００２０】クランプ回路３２は、一方の電極がインバ
ータアンプ２１の出力点に接続するクランプコンデンサ
ＣCLと、ｎチャネル型ＭＯＳトランジスタＱCLと、ｐｎ
接合ダイオードＤiAと、電圧源（電圧＝ＶC ）２５Ａの
直列接続からなる。ＭＯＳトランジスタＱCLはゲート入
力としてクランプパルスφCLを与えられて、クランプス
イッチとして作用する。
ータアンプ２１の出力点に接続するクランプコンデンサ
ＣCLと、ｎチャネル型ＭＯＳトランジスタＱCLと、ｐｎ
接合ダイオードＤiAと、電圧源（電圧＝ＶC ）２５Ａの
直列接続からなる。ＭＯＳトランジスタＱCLはゲート入
力としてクランプパルスφCLを与えられて、クランプス
イッチとして作用する。
【００２１】ダイオードクリップ回路３３は、カソード
がソースホロワアンプ２６Ａの出力点およびインバータ
アンプ３０の入力点に接続するｐｎ接合ダイオードＤiB
と、ソースホロワアンプ２６Ｂと、電圧源２５Ｂとの直
列接続からなる。
がソースホロワアンプ２６Ａの出力点およびインバータ
アンプ３０の入力点に接続するｐｎ接合ダイオードＤiB
と、ソースホロワアンプ２６Ｂと、電圧源２５Ｂとの直
列接続からなる。
【００２２】本実施例においては、後に動作説明の部分
で述べるように、クランプ回路３２を通った後の信号電
圧におけるリセット・フィードスルー期間のＤＣレベル
とクリップ回路３３でのクリップレベルとを一致させ
る。このことから、それぞれの回路３２，３３それぞれ
に用いる回路素子には、上記の条件を満たすように配慮
する。すなわち、ダイオードＤiAとＤiBとは、それぞれ
の順方向立上り電圧が同じくなるように、接合面積を等
しくする。
で述べるように、クランプ回路３２を通った後の信号電
圧におけるリセット・フィードスルー期間のＤＣレベル
とクリップ回路３３でのクリップレベルとを一致させ
る。このことから、それぞれの回路３２，３３それぞれ
に用いる回路素子には、上記の条件を満たすように配慮
する。すなわち、ダイオードＤiAとＤiBとは、それぞれ
の順方向立上り電圧が同じくなるように、接合面積を等
しくする。
【００２３】次に、ソースホロワアンプ２６Ａ，２６Ｂ
の入出特性どうしが等しくなるようにする。これら２つ
のソースホロワアンプは一例として、図１（ｂ）に示す
ように、能動側および負荷側２つのｎチャネル型ＭＯＳ
トランジスタＱ1 ，Ｑ2 を直列接続し、負荷側ＭＯＳト
ランジスタＱ2 のゲート電極に一定電位を与え、能動側
ＭＯＳトランジスタＱ1 のゲート電極に入力信号Ｖi を
与え、２つのトランジスタの直列接続点から出力信号Ｖ
o を取り出すように構成する。この構成のソースホロワ
アンプの場合、増幅率β及び入出力特性はそれぞれ、 β＝ｇm ・ＲON／（１＋ｇm ・ＲON） Ｖo ＝α・（Ｖi −ＶT1）（図１（ｃ）参照） （但し、ｇm は、能動側トランジスタＱ1 の相互コンダ
クタンス ＲONは、負荷側トランジスタＱ2 のオン抵抗 ＶT1は、能動側ＭＯＳトランジスタＱ1 のしきい値電
圧） となって、能動側トランジスタＱ1 、負荷側のＭＯＳト
ランジスタＱ2 の特性によって決る。従って、本実施例
では、２つのソースホロワアンプ２６Ａ，２６Ｂで対応
するトランジスタどうしの特性すなわち、ｇm ，ＲON，
ＶT1が揃うように、チャネル長、チャネル幅、ゲート膜
厚、チャネル濃度などトランジスタ特性を決める部分を
同一構造にしている。ここで、ソースホロワアンプで
は、通常、負荷側トランジスタＱ2 を定電流源として用
いるのでそのオン抵抗ＲONは大きく、従って増幅率β＝
０．９〜０．９５程度が容易に実現できる。図１（ｃ）
に、そのようなβ≒１．０の場合の入出力特性を示す。
尚、上述のソースホロワアンプでは負荷側ＭＯＳトラン
ジスタＱ2 として、しきい値電圧ＶT2が正のエンハンス
メント型トランジスタを用いているが、図１（ｄ）に示
すように、しきい値電圧が負のデプリーション型トラン
ジスタを用いゲート電位をグランド電位に固定して、定
電圧源を省いた構成にすることもできる。
の入出特性どうしが等しくなるようにする。これら２つ
のソースホロワアンプは一例として、図１（ｂ）に示す
ように、能動側および負荷側２つのｎチャネル型ＭＯＳ
トランジスタＱ1 ，Ｑ2 を直列接続し、負荷側ＭＯＳト
ランジスタＱ2 のゲート電極に一定電位を与え、能動側
ＭＯＳトランジスタＱ1 のゲート電極に入力信号Ｖi を
与え、２つのトランジスタの直列接続点から出力信号Ｖ
o を取り出すように構成する。この構成のソースホロワ
アンプの場合、増幅率β及び入出力特性はそれぞれ、 β＝ｇm ・ＲON／（１＋ｇm ・ＲON） Ｖo ＝α・（Ｖi −ＶT1）（図１（ｃ）参照） （但し、ｇm は、能動側トランジスタＱ1 の相互コンダ
クタンス ＲONは、負荷側トランジスタＱ2 のオン抵抗 ＶT1は、能動側ＭＯＳトランジスタＱ1 のしきい値電
圧） となって、能動側トランジスタＱ1 、負荷側のＭＯＳト
ランジスタＱ2 の特性によって決る。従って、本実施例
では、２つのソースホロワアンプ２６Ａ，２６Ｂで対応
するトランジスタどうしの特性すなわち、ｇm ，ＲON，
ＶT1が揃うように、チャネル長、チャネル幅、ゲート膜
厚、チャネル濃度などトランジスタ特性を決める部分を
同一構造にしている。ここで、ソースホロワアンプで
は、通常、負荷側トランジスタＱ2 を定電流源として用
いるのでそのオン抵抗ＲONは大きく、従って増幅率β＝
０．９〜０．９５程度が容易に実現できる。図１（ｃ）
に、そのようなβ≒１．０の場合の入出力特性を示す。
尚、上述のソースホロワアンプでは負荷側ＭＯＳトラン
ジスタＱ2 として、しきい値電圧ＶT2が正のエンハンス
メント型トランジスタを用いているが、図１（ｄ）に示
すように、しきい値電圧が負のデプリーション型トラン
ジスタを用いゲート電位をグランド電位に固定して、定
電圧源を省いた構成にすることもできる。
【００２４】更に、電圧源２５Ａ，２５Ｂの出力電圧が
等しくなるようにする。これら２つの電圧源は一例とし
て、図２（ａ）に示すような、ゲート電極とドレイン電
極とを接続した２つのｎチャネル型ＭＯＳトランジスタ
Ｑ3 ，Ｑ4 を直列接続し、その直列接続点から出力電圧
ＶC を取り出すように構成する。この構成の電圧源はイ
ンバータ回路の入出力端子をショートさせた回路と等価
であるので、電圧ＶCは、２つのＭＯＳトランジスタＱ
3 ，Ｑ4 からなるインバータ回路の入出力特性と傾き４
５度で原点を通る直線との交点で決まる。この場合、イ
ンバータ回路の増幅率は良く知られているように、能動
側ＭＯＳトランジスタＱ3 の相互コンダクタンスと負荷
側ＭＯＳトランジスタＱ4 の相互コンダクタンスとの
比、換言すれば能動側ＭＯＳトランジスタＱ3 における
チャネル幅Ｗ3 とチャネル長Ｌ3 との比Ｗ3 ／Ｌ3 と、
負荷側ＭＯＳトランジスタＱ4 におけるチャネル幅Ｗ4
とチャネル長Ｌ4 との比Ｗ4 ／Ｌ4 とにより変化させる
ことができるので、チャネル長、チャネル幅、チャネル
濃度など、トランジスタの構造を適当に設計することに
より任意の出力電圧ＶC を得ることができると同時に、
２つの電圧源２５Ａ，２５Ｂの出力電圧を揃えることが
できる。尚、電圧源２５Ａ，２５Ｂとして、例えば図１
（ｃ）に示すような、２つの抵抗体Ｒ1 ，Ｒ2 を直列に
接続しその直列接続点から出力電圧ＶC を取り出す構成
のブリーダ回路を用いてもよい。その場合には、当然、
抵抗体のシート抵抗、長さ、幅を２つの電圧源２５Ａ，
２５Ｂで同一にすることになる。
等しくなるようにする。これら２つの電圧源は一例とし
て、図２（ａ）に示すような、ゲート電極とドレイン電
極とを接続した２つのｎチャネル型ＭＯＳトランジスタ
Ｑ3 ，Ｑ4 を直列接続し、その直列接続点から出力電圧
ＶC を取り出すように構成する。この構成の電圧源はイ
ンバータ回路の入出力端子をショートさせた回路と等価
であるので、電圧ＶCは、２つのＭＯＳトランジスタＱ
3 ，Ｑ4 からなるインバータ回路の入出力特性と傾き４
５度で原点を通る直線との交点で決まる。この場合、イ
ンバータ回路の増幅率は良く知られているように、能動
側ＭＯＳトランジスタＱ3 の相互コンダクタンスと負荷
側ＭＯＳトランジスタＱ4 の相互コンダクタンスとの
比、換言すれば能動側ＭＯＳトランジスタＱ3 における
チャネル幅Ｗ3 とチャネル長Ｌ3 との比Ｗ3 ／Ｌ3 と、
負荷側ＭＯＳトランジスタＱ4 におけるチャネル幅Ｗ4
とチャネル長Ｌ4 との比Ｗ4 ／Ｌ4 とにより変化させる
ことができるので、チャネル長、チャネル幅、チャネル
濃度など、トランジスタの構造を適当に設計することに
より任意の出力電圧ＶC を得ることができると同時に、
２つの電圧源２５Ａ，２５Ｂの出力電圧を揃えることが
できる。尚、電圧源２５Ａ，２５Ｂとして、例えば図１
（ｃ）に示すような、２つの抵抗体Ｒ1 ，Ｒ2 を直列に
接続しその直列接続点から出力電圧ＶC を取り出す構成
のブリーダ回路を用いてもよい。その場合には、当然、
抵抗体のシート抵抗、長さ、幅を２つの電圧源２５Ａ，
２５Ｂで同一にすることになる。
【００２５】以下に、本実施例の動作について説明す
る。図３は、図１（ａ）において、クランプパルスφCL
と各節点の信号電圧ＳＶ、ＳＶ1 、ＳＶ2 、ＳＶ3 、Ｖ
out の関係を示すタイミング図である。図１（ａ）及び
図３を参照して、この出力回路に入力された信号電圧Ｓ
Ｖは、既に述べたように、１画素期間がリセット期間、
リセット・フィードスルー期間および信号期間の３つの
期間からなる。これを先ずインバータアンプ２１により
反転させ、正極性（信号電圧ＳＶが増加するほどＤＣレ
ベルが正の方向に増加する）の信号ＳＶ1 にする。
る。図３は、図１（ａ）において、クランプパルスφCL
と各節点の信号電圧ＳＶ、ＳＶ1 、ＳＶ2 、ＳＶ3 、Ｖ
out の関係を示すタイミング図である。図１（ａ）及び
図３を参照して、この出力回路に入力された信号電圧Ｓ
Ｖは、既に述べたように、１画素期間がリセット期間、
リセット・フィードスルー期間および信号期間の３つの
期間からなる。これを先ずインバータアンプ２１により
反転させ、正極性（信号電圧ＳＶが増加するほどＤＣレ
ベルが正の方向に増加する）の信号ＳＶ1 にする。
【００２６】次に、リセット・フィードスルー期間の一
部において、クランプパルスφCLを「ハイ」にしてクラ
ンプ回路３２内のＭＯＳトランジスタＱCLをオン状態に
し、信号ＳＶ1 のリセット・フィードスルー期間におけ
るＤＣレベルを一定値にクランプして信号電圧ＳＶ2 に
する。このときのクランプレベルは、電圧源２５Ａの出
力電圧ＶC からダイオードＤiAの順方向立上り電圧（
≒０．６Ｖ）が差し引かれた電圧ＶC −０．６（Ｖ）で
ある。
部において、クランプパルスφCLを「ハイ」にしてクラ
ンプ回路３２内のＭＯＳトランジスタＱCLをオン状態に
し、信号ＳＶ1 のリセット・フィードスルー期間におけ
るＤＣレベルを一定値にクランプして信号電圧ＳＶ2 に
する。このときのクランプレベルは、電圧源２５Ａの出
力電圧ＶC からダイオードＤiAの順方向立上り電圧（
≒０．６Ｖ）が差し引かれた電圧ＶC −０．６（Ｖ）で
ある。
【００２７】上記の信号電圧ＳＶ2 は続いてソースホロ
ワアンプ２６Ａを通過して信号電圧ＳＶ3 となるが、こ
の場合、ソースホロワアンプ２６Ａが図１（ｃ）に示す
ような入出力特性を持つ（但し、増幅率β＝１としてい
る）ことから、ソースホロワアンプ２６Ａ通過直後のリ
セット・フィードスルー期間のＤＣレベルは、ＶC −
０．６−ＶT1（Ｖ）となる。ところがソースホロワアン
プ２６Ａの出力点がクリップ回路３３に接続されている
ので、信号電圧ＳＶ3 はクリップレベル以下の部分が切
り取られた波形の信号となる。ところで、クリップ回路
３３では、そのクリップレベル（＝電圧源２５Ｂの出力
電圧−ソースホロワアンプ２６Ｂの能動側ＭＯＳトラン
ジスタのしきい値電圧−ダイオードＤiBの順方向立上り
電圧）を決めるダイオードＤiB、電圧源２５Ｂ及びソー
スホロワアンプ２６Ｂが、クランプ回路３４を構成する
ダイオードＤiAと電圧源２５Ａ及びソースホロワアンプ
２６Ａとそれぞれ同一の電気的特性を持っているので、
ソースホロワアンプ２６Ａ通過直後の信号電圧における
リセット・フィードスルー期間のＤＣレベルとクリップ
レベルとが同一である。つまり、信号電圧ＳＶ3 は信号
電圧ＳＶ2 において、ＶC −０．６（Ｖ）以下のレベル
すなわちリセット・フィードスルー・ノイズだけが取り
除かれた波形となる。
ワアンプ２６Ａを通過して信号電圧ＳＶ3 となるが、こ
の場合、ソースホロワアンプ２６Ａが図１（ｃ）に示す
ような入出力特性を持つ（但し、増幅率β＝１としてい
る）ことから、ソースホロワアンプ２６Ａ通過直後のリ
セット・フィードスルー期間のＤＣレベルは、ＶC −
０．６−ＶT1（Ｖ）となる。ところがソースホロワアン
プ２６Ａの出力点がクリップ回路３３に接続されている
ので、信号電圧ＳＶ3 はクリップレベル以下の部分が切
り取られた波形の信号となる。ところで、クリップ回路
３３では、そのクリップレベル（＝電圧源２５Ｂの出力
電圧−ソースホロワアンプ２６Ｂの能動側ＭＯＳトラン
ジスタのしきい値電圧−ダイオードＤiBの順方向立上り
電圧）を決めるダイオードＤiB、電圧源２５Ｂ及びソー
スホロワアンプ２６Ｂが、クランプ回路３４を構成する
ダイオードＤiAと電圧源２５Ａ及びソースホロワアンプ
２６Ａとそれぞれ同一の電気的特性を持っているので、
ソースホロワアンプ２６Ａ通過直後の信号電圧における
リセット・フィードスルー期間のＤＣレベルとクリップ
レベルとが同一である。つまり、信号電圧ＳＶ3 は信号
電圧ＳＶ2 において、ＶC −０．６（Ｖ）以下のレベル
すなわちリセット・フィードスルー・ノイズだけが取り
除かれた波形となる。
【００２８】この後、リセット・フィードスルー・ノイ
ズのない信号電圧ＳＶ3 は、インバータアンプ３０、ソ
ースホロワアンプ３１を通過し、通常の固体撮像装置の
出力と同一の負極性の出力信号Ｖout として出力端子か
ら出力される。
ズのない信号電圧ＳＶ3 は、インバータアンプ３０、ソ
ースホロワアンプ３１を通過し、通常の固体撮像装置の
出力と同一の負極性の出力信号Ｖout として出力端子か
ら出力される。
【００２９】尚、本実施例では、リセット・フィードス
ルー・レベルを一定値にクランプする操作を行っている
ので、初段ソースホロワアンプより発生する１／ｆノイ
ズも取り除かれていることは、従来の技術の項で説明し
たとおりである。
ルー・レベルを一定値にクランプする操作を行っている
ので、初段ソースホロワアンプより発生する１／ｆノイ
ズも取り除かれていることは、従来の技術の項で説明し
たとおりである。
【００３０】次に、本発明の第２の実施例について、説
明する。図４（ａ）は本発明の第２の実施例の回路図で
ある。この実施例は第１の実施例に対し、クランプ回路
３２とダイオードクリップ回路３５とを接続する電圧ア
ンプを増幅率−１のインバータアンプ３４Ａに変え、こ
れに伴って、クリップ回路３５を構成する電圧アンプを
インバータアンプ３４Ａと同一特性のインバータアンプ
３４Ｂに変更すると共に、ダイオードＤiBを逆向きに接
続している点が異っている。本実施例は第１の実施例と
比べて、インバータアンプ３０（図１（ａ）参照）が１
段減った構成となっている。
明する。図４（ａ）は本発明の第２の実施例の回路図で
ある。この実施例は第１の実施例に対し、クランプ回路
３２とダイオードクリップ回路３５とを接続する電圧ア
ンプを増幅率−１のインバータアンプ３４Ａに変え、こ
れに伴って、クリップ回路３５を構成する電圧アンプを
インバータアンプ３４Ａと同一特性のインバータアンプ
３４Ｂに変更すると共に、ダイオードＤiBを逆向きに接
続している点が異っている。本実施例は第１の実施例と
比べて、インバータアンプ３０（図１（ａ）参照）が１
段減った構成となっている。
【００３１】本実施例でも、第１の実施例におけると同
様に、リセット・フィードスルー・ノイズを除去する。
以下にその説明をする。先ず、本実施例で用いるインバ
ータアンプ３４Ａ、３４Ｂの回路図を図４（ｂ）に示
す。図４（ｂ）を参照して、このインバータアンプは、
正のしきい値電圧を持つ２つのエンハンスメント型ＭＯ
ＳトランジスタＱ5 ，Ｑ6 を直列に接続したＥ／Ｅ構成
のインバータアンプである。負荷側ＭＯＳトランジスタ
Ｑ6 は、ゲート電極とドレイン電極とを接続したダイオ
ード接続となっている。入力信号Ｖi は能動側ＭＯＳト
ランジスタＱ5 のゲート電極に入力され、出力信号Ｖo
は２つのＭＯＳトランジスタの直列接続点から取り出さ
れる。このインバータアンプの入出力特性を図４（ｃ）
に示す。インバータアンプでは、前述したように、能動
側ＭＯＳトランジスタＱ5 におけるチャネル幅対チャネ
ル長と、負荷側ＭＯＳトランジスタＱ6 におけるチャネ
ル幅対チャネル長を適当に選ぶことにより所望の増幅率
を実現できるが、図４（ｃ）には、増幅率が−１の場合
を示す。図４（ｃ）を参照して、このインバータの入出
力特性は、点（ＶT5，ＶDD−ＶT6）を通る−４５度の傾
きの直線になる。すなわち、入力電圧Ｖi を入力したと
きの出力電圧Ｖo は、 Ｖo ＝−Ｖi ＋（ＶDD−ＶT6＋ＶT5） （但し、ＶDDは、このインバータアンプの電源電圧 ＶT5は、能動側ＭＯＳトランジスタＱ5 のしきい値電圧
（＞０Ｖ） ＶT6は、能動側ＭＯＳトランジスタＱ6 のしきい値電圧
（＞０Ｖ）） となる。
様に、リセット・フィードスルー・ノイズを除去する。
以下にその説明をする。先ず、本実施例で用いるインバ
ータアンプ３４Ａ、３４Ｂの回路図を図４（ｂ）に示
す。図４（ｂ）を参照して、このインバータアンプは、
正のしきい値電圧を持つ２つのエンハンスメント型ＭＯ
ＳトランジスタＱ5 ，Ｑ6 を直列に接続したＥ／Ｅ構成
のインバータアンプである。負荷側ＭＯＳトランジスタ
Ｑ6 は、ゲート電極とドレイン電極とを接続したダイオ
ード接続となっている。入力信号Ｖi は能動側ＭＯＳト
ランジスタＱ5 のゲート電極に入力され、出力信号Ｖo
は２つのＭＯＳトランジスタの直列接続点から取り出さ
れる。このインバータアンプの入出力特性を図４（ｃ）
に示す。インバータアンプでは、前述したように、能動
側ＭＯＳトランジスタＱ5 におけるチャネル幅対チャネ
ル長と、負荷側ＭＯＳトランジスタＱ6 におけるチャネ
ル幅対チャネル長を適当に選ぶことにより所望の増幅率
を実現できるが、図４（ｃ）には、増幅率が−１の場合
を示す。図４（ｃ）を参照して、このインバータの入出
力特性は、点（ＶT5，ＶDD−ＶT6）を通る−４５度の傾
きの直線になる。すなわち、入力電圧Ｖi を入力したと
きの出力電圧Ｖo は、 Ｖo ＝−Ｖi ＋（ＶDD−ＶT6＋ＶT5） （但し、ＶDDは、このインバータアンプの電源電圧 ＶT5は、能動側ＭＯＳトランジスタＱ5 のしきい値電圧
（＞０Ｖ） ＶT6は、能動側ＭＯＳトランジスタＱ6 のしきい値電圧
（＞０Ｖ）） となる。
【００３２】次に、本実施例における動作時のタイミン
グ図を、図５に示す。図５を参照して、この回路への入
力信号ＳＶは、インバータアンプ２１により負極性に反
転増幅されて信号電圧ＳＶ1 となり、次いで、クランプ
回路３２によりリセット・フィードスルー期間のＤＣレ
ベルが一定値ＶC −０．６（Ｖ）にクランプされた信号
電圧ＳＶ2 となる。この信号電圧ＳＶ2 はこの後、イン
バータアンプ３４Ａを通過し再度反転されるが、この場
合、インバータアンプ３２Ａが図４（ｃ）に示すような
入出力特性を持つので、インバータアンプ３２Ａを通過
直後のリセット・フィードスルー期間のＤＣレベルは、
−ＶC ＋０．６＋（ＶDD−ＶT6＋ＶT5）（Ｖ）となる。
ところが、インバータアンプ３４Ａの出力点がクリップ
回路３５に接続されているので、信号電圧ＳＶ3 はクリ
ップレベル以上の部分が切り取られた波形の信号とな
る。ところで、クリップ回路３６においては、そのクリ
ップレベルを決めるダイオードＤiB、電圧源２５Ｂ及び
インバータアンプ３４Ｂが、クランプ回路３２を構成す
るダイオードＤiAと電圧源２５Ａ及びインバータアンプ
３４Ａとそれぞれ同一の電気的特性を持っているので、
インバータアンプ３４Ａ通過直後の信号電圧におけるリ
セット・フィードスルー期間のＤＣレベルとクリップレ
ベルとが同一である。つまり、信号電圧ＳＶ3 は信号電
圧ＳＶ2 において、ＶC −０．６（Ｖ）以下のレベルす
なわちリセット・フィードスルー・ノイズだけが取リ除
かれた波形となる。信号電圧ＳＶ3 はこの後ソースホロ
ワアンプ３１を通過し、出力信号電圧Ｖout として外部
に取り出される。
グ図を、図５に示す。図５を参照して、この回路への入
力信号ＳＶは、インバータアンプ２１により負極性に反
転増幅されて信号電圧ＳＶ1 となり、次いで、クランプ
回路３２によりリセット・フィードスルー期間のＤＣレ
ベルが一定値ＶC −０．６（Ｖ）にクランプされた信号
電圧ＳＶ2 となる。この信号電圧ＳＶ2 はこの後、イン
バータアンプ３４Ａを通過し再度反転されるが、この場
合、インバータアンプ３２Ａが図４（ｃ）に示すような
入出力特性を持つので、インバータアンプ３２Ａを通過
直後のリセット・フィードスルー期間のＤＣレベルは、
−ＶC ＋０．６＋（ＶDD−ＶT6＋ＶT5）（Ｖ）となる。
ところが、インバータアンプ３４Ａの出力点がクリップ
回路３５に接続されているので、信号電圧ＳＶ3 はクリ
ップレベル以上の部分が切り取られた波形の信号とな
る。ところで、クリップ回路３６においては、そのクリ
ップレベルを決めるダイオードＤiB、電圧源２５Ｂ及び
インバータアンプ３４Ｂが、クランプ回路３２を構成す
るダイオードＤiAと電圧源２５Ａ及びインバータアンプ
３４Ａとそれぞれ同一の電気的特性を持っているので、
インバータアンプ３４Ａ通過直後の信号電圧におけるリ
セット・フィードスルー期間のＤＣレベルとクリップレ
ベルとが同一である。つまり、信号電圧ＳＶ3 は信号電
圧ＳＶ2 において、ＶC −０．６（Ｖ）以下のレベルす
なわちリセット・フィードスルー・ノイズだけが取リ除
かれた波形となる。信号電圧ＳＶ3 はこの後ソースホロ
ワアンプ３１を通過し、出力信号電圧Ｖout として外部
に取り出される。
【００３３】第１の実施例の場合、ソースホロワアンプ
２６Ａ，２６Ｂの増幅率を１にできるだけ近づける必要
があるが、それにも拘らず現実には０．９０〜０．９５
であり、そのためリセット・フィードスルー・ノイズが
その差の分だけ残ってしまうのに対し、本実施例では、
クランプ回路とダイオードクリップ回路を接続する電圧
アンプとしてインバータアンプを用いているので、増幅
率を容易に−１にできる利点がある。
２６Ａ，２６Ｂの増幅率を１にできるだけ近づける必要
があるが、それにも拘らず現実には０．９０〜０．９５
であり、そのためリセット・フィードスルー・ノイズが
その差の分だけ残ってしまうのに対し、本実施例では、
クランプ回路とダイオードクリップ回路を接続する電圧
アンプとしてインバータアンプを用いているので、増幅
率を容易に−１にできる利点がある。
【００３４】
【発明の効果】以上説明したように、本発明は、リセッ
ト・フィードスルー期間のＤＣレベルを一定値にクラン
プするクランプ回路と、このクランプ回路に用いている
ダイオード、電圧源、クランプ回路とダイオードクリッ
プ回路を接続する電圧アンプとそれぞれ同一電気特性の
ダイオード、電圧源、電圧アンプを用いたダイオードク
リップ回路とにより、固体撮像装置と同一チップ上に集
積化した場合でも殆どパターン面積の増加なしに、リセ
ット・フィードスルー・ノイズを取り除くことができ
る。
ト・フィードスルー期間のＤＣレベルを一定値にクラン
プするクランプ回路と、このクランプ回路に用いている
ダイオード、電圧源、クランプ回路とダイオードクリッ
プ回路を接続する電圧アンプとそれぞれ同一電気特性の
ダイオード、電圧源、電圧アンプを用いたダイオードク
リップ回路とにより、固体撮像装置と同一チップ上に集
積化した場合でも殆どパターン面積の増加なしに、リセ
ット・フィードスルー・ノイズを取り除くことができ
る。
【００３５】しかも、これらクランプ回路、電圧アン
プ、ダイオードクリップ回路を構成する素子をそれぞれ
同一構造とすることにより、クランプレベル及びダイオ
ードクリップレベルの設計値からのずれをほぼ同一にで
きるので、安定してリセット・フィードスルー・ノイズ
を除去ができる。
プ、ダイオードクリップ回路を構成する素子をそれぞれ
同一構造とすることにより、クランプレベル及びダイオ
ードクリップレベルの設計値からのずれをほぼ同一にで
きるので、安定してリセット・フィードスルー・ノイズ
を除去ができる。
【００３６】回路構成が簡単であるので、上記の回路素
子は同一チップ上で数１０μｍ程度のごく近い距離に配
置可能であり、このようにすれば上記の安定度は更に向
上する。
子は同一チップ上で数１０μｍ程度のごく近い距離に配
置可能であり、このようにすれば上記の安定度は更に向
上する。
【００３７】電圧アンプとしてインバータアンプを用い
れば、アンプの増幅率を確実に−１に設定できるので、
ノイズの除去精度を高くできる。
れば、アンプの増幅率を確実に−１に設定できるので、
ノイズの除去精度を高くできる。
【図１】本発明の第１の実施例による出力回路の回路
図、第１の実施例に用いたソースホロワアンプの回路図
とその入出力特性図、及びソースホロワアンプの他の例
の回路図である。
図、第１の実施例に用いたソースホロワアンプの回路図
とその入出力特性図、及びソースホロワアンプの他の例
の回路図である。
【図２】第１の実施例に用いた電圧源の回路図とその出
力特性図、及び電圧源の他の例の回路図である。
力特性図、及び電圧源の他の例の回路図である。
【図３】第１の実施例の動作時のタイミング図である。
【図４】本発明の第２の実施例による出力回路の回路
図、及び第２の実施例に用いたインバータアンプの回路
図とその入出力特性図である。
図、及び第２の実施例に用いたインバータアンプの回路
図とその入出力特性図である。
【図５】第２の実施例の動作時のタイミング図である。
【図６】同一半導体基板上に形成された出力回路を含
む、固体撮像装置の全体構成図である。
む、固体撮像装置の全体構成図である。
【図７】図６に示す固体撮像装置の動作時のタイミング
図である。
図である。
【図８】リセット・フィードスルー・ノイズ低減対策を
施した従来の固体撮像装置の一例の全体構成図である。
施した従来の固体撮像装置の一例の全体構成図である。
【図９】図８に示す固体撮像装置の動作時のタイミング
図である。
図である。
【図１０】リセット・フィードスルー・ノイズ低減対策
を施した従来の出力回路の一例の回路図である。
を施した従来の出力回路の一例の回路図である。
【図１１】図１０に示す出力回路の動作時のタイミング
図である。
図である。
【図１２】従来の出力回路の他の例の回路図である。
【図１３】図１２に示す出力回路の動作時のタイミング
図である。
図である。
【図１４】従来の出力回路の更に他の例の回路図であ
る。
る。
【図１５】図１４に示す出力回路の動作時のタイミング
図である。
図である。
１ ｎ型シリコン基板 ２ ｐウェル ３ 受光部 ４ 電荷読出し部 ５ 電荷転送部 ６，６Ｂ 信号電荷変換部 １０ 出力部 １１，１１Ｂ 出力回路 １２ 減算回路 １３ クランプ回路 １４，１５Ａ，１５Ｂ，１５Ｃ サンプルホールド回
路 ５１ 信号取出し回路 ５２Ａ，５２Ｂ アンプ ５３ クランプ回路 ５８ クリップ回路 ５９ 非加算混合器 ６０ 遅延回路 ２１，３０ インバータアンプ ２５Ａ，２５Ｂ 電圧源 ２６Ａ，２６Ｂ，３１ ソースホロワアンプ ３２ クランプ回路 ３３，３５ クリップ回路 ３４Ａ，３４Ｂ インバータアンプ
路 ５１ 信号取出し回路 ５２Ａ，５２Ｂ アンプ ５３ クランプ回路 ５８ クリップ回路 ５９ 非加算混合器 ６０ 遅延回路 ２１，３０ インバータアンプ ２５Ａ，２５Ｂ 電圧源 ２６Ａ，２６Ｂ，３１ ソースホロワアンプ ３２ クランプ回路 ３３，３５ クリップ回路 ３４Ａ，３４Ｂ インバータアンプ
Claims (5)
- 【請求項１】 固体撮像装置が入射光を光電変換しリセ
ット期間、リセット・フィードスルー期間及び信号期間
に分けて出力する信号電圧を外部に取り出すために、 前記固体撮像装置の出力信号電圧を受け、これを反転し
て正極性の信号電圧にする手段と、 前記正極性信号電圧のリセット・フィードスルー期間の
直流レベルを一定値にクランプする手段と、 前記クランプされた後の信号電圧を増幅する電圧増幅手
段と、 前記電圧増幅手段を通った後の信号電圧を、その信号電
圧のリセット・フィードスルー期間の直流レベルと同一
のレベルでクリップして、リセット期間とリセット・フ
ィードスルー期間の信号レベル差を除去するクリップ手
段とを少なくとも備え、 前記固体撮像装置と同一半導体基板上に形成されたこと
を特徴とする固体撮像装置の出力回路。 - 【請求項２】 受光した光を信号電荷に変換し蓄積する
受光部と、蓄積された信号電荷を転送する電荷転送部
と、前記受光部から前記電荷転送部へ信号電荷を読み出
す電荷読出し部と、前記電荷転送部によって転送された
信号電荷をリセット期間、リセット・フィドスルー期間
及び信号期間からなる前記信号電圧に変換する信号電荷
変換部とを含んで成る固体撮像装置からの信号電圧を外
部に取り出すための出力回路であって、前記固体撮像装
置と同一半導体基板上に、前記信号電荷変換部に接続す
るように形成された出力回路において、 コンデンサと、第１の電圧源と、第１のダイオードと、
クランプスイッチとを含んで構成されるクランプ回路
と、 前記クランプ回路の出力点に接続された第１の電圧増幅
器と、 第２の電圧源と、第２のダイオードと、第２の電圧増幅
器とを含んで成り、前記第１の電圧増幅器の出力点に接
続されたダイオードクリップ回路とを少なくとも備え、 前記固体撮像装置から入力される信号電圧を一度正極性
の信号電圧に変換した後、前記クランプ回路に入力し、 前記リセット・フィードスルー期間の一部もしくは全部
の間前記クランプスイッチをオン状態にして、前記クラ
ンプ回路への入力信号電圧のリセット・フィードスルー
期間の信号電圧レベルを、前記第１の電圧源及び前記第
１のダイオードによって定まる所定の電位に固定し、 前記リセット・フィードスルー期間の信号レベルがクラ
ンプされた信号電圧を前記第１の電圧増幅器を通した後
前記ダイオードクリップ回路に入力し、波形の一部を、
前記第２の電圧源と前記第２のダイオードと前記第２の
電圧増幅器とで定まるクリップレベルで除去するように
構成すると共に、 前記第１の電圧源と前記第２の電圧源、前記第１のダイ
オードと前記第２のダイオード及び前記第１の電圧増幅
器と前記第２の電圧増幅器とがそれぞれ同一の電気的特
性を有するように、それぞれの回路構成及び素子構造を
同一にして、前記第１の電圧増幅器を通った後の信号電
圧のリセットフィードスルー期間のレベルと、前記ダイ
オードクリップ回路のクリップレベルとが同一であるよ
うにすることにより、 前記第１の電圧増幅器を通った後の信号電圧におけるリ
セット期間とリセット・フィードスルー期間の信号レベ
ル差を除去するように構成したことを特徴とする固体撮
像装置の出力回路。 - 【請求項３】 請求項２記載の固体撮像装置の出力回路
において、 前記信号電荷変換部が、フローティング・ダイオード増
幅器型電荷検出装置からなることを特徴とする固体撮像
装置の出力回路。 - 【請求項４】 請求項２記載の固体撮像装置の出力回路
において、 前記第１の電圧増幅器及び前記第２の電圧増幅器がソー
スホロワ増幅器であって、ゲインが１に近いものである
ことを特徴とする固体撮像装置の出力回路。 - 【請求項５】 請求項２記載の固体撮像装置の出力回路
において、 前記第１の電圧増幅器及び前記第２の電圧増幅器が反転
増幅器であって、ゲインが−１であることを特徴とする
固体撮像装置の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327915A JP2661575B2 (ja) | 1994-12-28 | 1994-12-28 | 固体撮像装置の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327915A JP2661575B2 (ja) | 1994-12-28 | 1994-12-28 | 固体撮像装置の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186765A JPH08186765A (ja) | 1996-07-16 |
| JP2661575B2 true JP2661575B2 (ja) | 1997-10-08 |
Family
ID=18204423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6327915A Expired - Lifetime JP2661575B2 (ja) | 1994-12-28 | 1994-12-28 | 固体撮像装置の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661575B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000038993A (ko) * | 1998-12-10 | 2000-07-05 | 김형벽 | 전기집진기용 고압정류변압기의 신호검출기보호용 클램핑다이오드 보드 |
| JP3595483B2 (ja) | 2000-01-27 | 2004-12-02 | Ｎｅｃエレクトロニクス株式会社 | 電荷検出信号処理回路 |
-
1994
- 1994-12-28 JP JP6327915A patent/JP2661575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186765A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335008A (en) | Imager which has a load transistor connected to each vertical signal line and wherein each load transistor comprises two field transistors connected in series | |
| JP3018546B2 (ja) | 固体撮像装置 | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US6025875A (en) | Analog signal sampler for imaging systems | |
| NL192485C (nl) | Halfgeleidervideocamera. | |
| US5311319A (en) | Solid state image pickup device having feedback voltage to amplifier | |
| JP2586393B2 (ja) | 固体撮像素子の信号処理回路 | |
| JP6302350B2 (ja) | 信号電荷のａ／ｄ変換回路、信号読み出し回路及び固体撮像素子 | |
| US4698686A (en) | Image-sensing system with noise eliminator | |
| US6950132B1 (en) | Image sensor and method for driving an image sensor for reducing fixed pattern noise | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| US6600513B1 (en) | Charge transfer device | |
| JP2661575B2 (ja) | 固体撮像装置の出力回路 | |
| JPH0730714A (ja) | 固体撮像素子 | |
| US8446181B2 (en) | Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit | |
| KR100203795B1 (ko) | 구동신호를 생성하기 위한 드라이버 회로 및 방법 | |
| JP3223823B2 (ja) | 固体撮像装置の出力回路およびその駆動方法 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| JP2000152090A (ja) | 固体撮像装置 | |
| US20020190188A1 (en) | Photoelectric converter | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| JP2001078093A (ja) | 固体撮像装置 | |
| JP2891352B1 (ja) | 固体撮像装置の出力回路 | |
| JP3313885B2 (ja) | 信号処理装置 | |
| CN110987197B (zh) | 信号处理装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |