JP2661327B2 - Channel route search method - Google Patents

Channel route search method

Info

Publication number
JP2661327B2
JP2661327B2 JP12436490A JP12436490A JP2661327B2 JP 2661327 B2 JP2661327 B2 JP 2661327B2 JP 12436490 A JP12436490 A JP 12436490A JP 12436490 A JP12436490 A JP 12436490A JP 2661327 B2 JP2661327 B2 JP 2661327B2
Authority
JP
Japan
Prior art keywords
channel
circuit
data
flag
interface unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12436490A
Other languages
Japanese (ja)
Other versions
JPH0420134A (en
Inventor
薫 吉田
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP12436490A priority Critical patent/JP2661327B2/en
Publication of JPH0420134A publication Critical patent/JPH0420134A/en
Application granted granted Critical
Publication of JP2661327B2 publication Critical patent/JP2661327B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチャネル経路検索方式に関し、特に多重化回線等の障害時にチャネルの経路の自動迂回を行う時分割多重化装置におけるチャネル経路検索方式に関する。 BACKGROUND OF THE INVENTION [FIELD OF THE INVENTION The present invention relates to a channel path search method for a channel path search method in division multiplexer especially when performing automatic bypass channel path when a failure such as a multiplexed line .

〔従来の技術〕 [Prior art]

従来、この種のチャネル経路検索方式は、ネットワークを形成する時分割多重化装置を管理する制御端末から経路となるノードを順次アクセスしていくことにいより検索していくようになっていた。 Conventionally, channel path search method of this kind has so continue to Iyori search that sequentially accesses the node as a path from the control terminal for managing division multiplexer when forming a network.

〔発明が解決しようとする課題〕 [Problems that the Invention is to Solve]

この従来のチャネルの経路検索方式は、チャネルの経路が数ノードで中継されている場合などには、その中継している全ノードを順次アクセスしなければならないので、検索時間がかかるという問題点があった。 Route search system of the conventional channel, for example, when the path of the channel is relayed by the number nodes, since they must be sequentially accessed all nodes that are its relay, is a problem that it takes a search time there were.

〔課題を解決するための手段〕 [Means for Solving the Problems]

本発明によれば、それぞれデータ通信チャネルのチャネルデータの送受信を行う複数のチャネルインタフェース部と、それぞれ複数のチャネルデータが多重化されたデータをラインに送受信する複数のラインインタフェース部と、前記チャネルインタフェース部および前記ラインインタフェース部と接続されこの両インタフェース部からのデータを受け取ってタイムスロットを入れ替えるスイッチングを行って前記両インタフェース部にデータを送信するスイッチ回路部とから構成される多重化装置において、多重化タイムスロットとして各チャネルごとにチャネルデータ用タイムスロットとチャネル経路情報用タイムスロットとを割り当てて前記チャネルデータの送受信を行う前記チャネルインタフェース部は前記チャネルデータを受信す According to the present invention, a plurality of channel interface unit for transmitting and receiving channel data of the data communication channel, respectively, a plurality of line interface portion for transmitting and receiving a plurality of channel data multiplexed data to the line, the channel interface in the multiplexing device comprising a switching circuit for transmitting data data by switching to replace the time slots received on the two interface portions from parts and which is connected with the line interface unit both interface, multiple the channel interface unit for transmitting and receiving the channel data allocated to each channel per a time for channel data slots and channel routing information for the time slot as of time slot to receive the channel data チャネルデータ受信回路と,前記チャネル経路情報用タイムスロットへフラグを送出するフラグ送出回路と,前記チャネルデータ受信回路からの前記チャネルデータと前記フラグ送出回路からの前記フラグとを多重して前記スイッチ回路部へ送出する第1の多重化回路と,前記スイッチ回路部からのデータをチャネルデータとチャネル経路情報とに分離する分離回路と,この分離回路により分離された前記チャネルデータを受信して送出するデータ送信回路と,前記分離回路により分離された前記チャネル経路情報から前記フラグを検出する第1のフラグ検出回路と,このフラグ検出回路からの信号により前記チャネル経路情報を格納する第1 A channel data receiving circuit, a flag transmission circuit for sending a flag to the channel path information for time slot, the channel data and the switching circuit and the flag is multiplexed from the flag transmission circuit from the channel data receiving circuit a first multiplexing circuit for delivering the parts, a separation circuit for separating the data from the switch circuit in the channel data and channel routing information, and sends and receives the channel data separated by the separation circuit a data transmission circuit, a first flag detection circuit for detecting the flag from the channel path information separated by the separation circuit, the storing the channel routing information by a signal from the flag detecting circuit 1
のバッファ回路とを備え、前記スイッチ回路部は前記チャネルインタフェース部および前記ラインインタフェース部からのデータの前記チャネル経路情報用タイムスロットから前記フラグを検出する第2のフラグ検出回路と,前記チャネル経路情報を格納する第2のバッファ回路と,自装置のノード番号を送出するノード番号送出回路と,前記第2のバッファ回路に格納された前記チャネル経路情報に前記ノード番号送出回路から送出される前記自装置のノード番号を付加して前記チャネル経路情報用タイムスロットへ多重化する第2の多重化回路と,前記タイムスロットの入替えを行って前記チャネルインタフェース部および前記ラインインタフェース部へデータを送出するスイッチ回路とを備えることを特徴とするチャネル経路検索方式 And a buffer circuit, the switching circuit portion includes a second flag detection circuit for detecting the flag from the channel interface unit and the channel path information for the time slot data from the line interface unit, the channel routing information a second buffer circuit for storing the self-sent and node number sending circuit for sending the node number of its own apparatus, from the node number delivery circuit to the channel path information stored in the second buffer circuit switch for delivering a second multiplexing circuit for multiplexing to the channel path information for time slot by adding the node number of the device, the data to the channel interface unit and the line interface unit performs the replacement time slot channel path search method characterized by comprising a circuit 得られる。 Obtained.

〔実施例〕 〔Example〕

次に、本発明について図面を参照して説明する。 Next, will be described with reference to the drawings the present invention.

第1図は本発明のチャネル経路検索方式の一実施例を示すブロック図、第2図および第3図はそれぞれ第1図におけるチャネルインタフェース部およびスイッチ回路部の一例を示す回路ブロック図である。 Block diagram showing an embodiment of a channel path search method of Figure 1 according to the present invention, FIGS. 2 and 3 is a circuit block diagram showing an example of the channel interface unit and switching circuit portion of Figure 1, respectively.

第1図において、ノードA,BおよびCにはそれぞれ時分割多重化装置(以下TDM)1a,1bおよび1cが設置され、 In FIG. 1, the node A, respectively time division multiplexer for B and C (hereinafter TDM) 1a, 1b and 1c are disposed,
終端ノードであるTDM1aおよび1cはそれぞれチャネルインタフェース部(以下CIF)2aおよび2cと、スイッチ回路部(以下SWE)3aおよび3cと、ラインインタフェース部(以下LIF)4aおよび4cとを備え、中継ノードであるノードBのTDM1bはラインを通してTDM1a,1cとそれぞれインタフェースするLIF4ab,4bcと、SWE3bとを備えている。 With each channel interface unit TDM1a and 1c is a terminal node (hereinafter CIF) 2a and 2c, the switch circuit (hereinafter SWE) 3a and 3c, and a line interface unit (hereinafter LIF) 4a and 4c, at the relay node TDM1b of a node B includes TDM1a through line, 1c and respectively interfaces LIF4ab, and 4bc, and SWE3b.

各CIF2a,2bおよび2cは、第2図のCIF2に示すように、 Each CIF2a, 2b and 2c, as shown in CIF2 of FIG. 2,
それぞれデータ受信回路(以下DTR)5と、フラグ送出回路(以下FLG)6と、多重化回路(以下MUX)7と、データ送信回路(以下DTS)8と、分離回路(以下DMX)9 Each data reception circuit (hereinafter DTR) 5, a flag sending circuit (hereinafter FLG) 6, a multiplexing circuit (hereinafter MUX) 7, a data transmitting circuit (hereinafter DTS) 8, the separation circuit (hereinafter DMX) 9
と、フラグ検出回路(以下DET)10と、バッファ回路(以下BUF)11とから構成されている。 When a flag detecting circuit (hereinafter DET) 10, and a buffer circuit (hereinafter BUF) 11 Prefecture.

また、CIFとLIFとの間に設置されるSWE3a,3cおよび2 Also, SWE3a installed between CIF and LIF, 3c and 2
つのLIFの間に設置されるSWE3bは、第3図のSWE3に示すように、それぞれDET12と、BUF13と、ノード番号送出回路(以下NOS)14と、MUX15と、スイッチ回路(以下SW) One of SWE3b installed between the LIF, as shown in SWE3 of FIG. 3, respectively DET12, and BUF13, the node number sending circuit (hereinafter NOS) 14, a MUX 15, the switch circuit (hereinafter SW)
16とから構成されている。 And a 16..

続いて本実施例の動作について第1図乃至第3図を併用して説明する。 Next will be described a combination of FIG. 1 to FIG. 3, the operation of this embodiment.

ノードAのTDM1aにおけるCIF2aでは、MUX7はDTR5で受信したデータとFLG6から送出する2個のフラグとをそれぞれデータ用タイムスロットとチャネル経路情報用タイムスロットへ多重してSWE3に送出する。 In CIF2a in TDM1a node A, MUX 7 sends the SWE3 by multiplexing the received data and two flags and each data time slot and channel path information for time slots for sending from FLG6 in DTR5. SWE3aではDET12 In SWE3a DET12
がチャネル経路情報用タイムスロット上のフラグを検出しこのフラグをBUF13に取り込み、NOS14から送出される自装置のノード番号“A"をMUX15により最初のフラグの後にノード番号となるように多重した後、SW16でタイムスロットを入れ替えてLIF4aからラインに出力する。 After There were multiple to detect the flag on the time slot for the channel path information capturing this flag to BUF13, the node number of the node number "A" of the device itself sent from NOS14 after the first flag by MUX15 and outputs it to the line from LIF4a by replacing the time slot in SW16. ノードBでは、TDM1bのLIF4abで受けたデータはSWE3bに送られ、ノードAと同様にDET12はチャネル経路情報用タイムスロットのフラグを検出し、ノードAからのフラグ,ノード番号“A",フラグとなっているデータをBUF13 In a Node B, received data is LIF4ab of TDM1b sent to SWE3b, node DET12 like the A detects the flag of the channel path information for the time slot, the flag from node A, node number "A", flag and the going on data BUF13
に取り込み、MUX15はNOS14からのノード番号“B"をフラグとノード番号“A"との間に付加して送出し、SW16から Incorporation, MUX 15 is sent in addition to between the node number "B" flag and the node ID "A" from NOS14, from SW16
LIF4bcを経てラインに出力する。 And outputs it to the line through the LIF4bc. 終端ノードのノードC Node C of the terminal node
でも同様にSWE3cがチャネル経路情報用タイムスロットの最初のフラグの次に自ノード番号“C"を付加してCIF2 But likewise SWE3c is added to the own node number "C" in the following first flag for the time slot for the channel route information CIF2
cへ渡すと、CIF2cではデータ用タイムスロットとチャネル経路情報用タイムスロットをDMX9で分離し、データは Passing to c, and a time slot for data for the time slot and channel routing information in CIF2c separated by DMX9, data
DTS8から送出し、チャネル経路情報はDET10でフラグを検出し、フラグ後に続くノード番号をBUF11に格納する。 Sent from DTS8, channel path information detects the flag DET10, stores the node number that follows the flag to BUF11. このようにしてチャネルの経路A,B,CがBUF11に格納される。 Route A channel in this way, B, C are stored in BUF11. ノードCからノードBの方向へも同様にしてチャネルの経路C,B,Aが転送される。 Node path of channel C in the same manner in the direction of C from node B, B, A are transferred. したがって、両端のノードAまたはノードCのBUF11のどちらかをアクセスするだけでチャネル経路を検索することができる。 Therefore, it is possible to find a channel path by simply accessing either BUF11 node A or node C at both ends.

〔発明の効果〕 〔Effect of the invention〕

以上説明したように本発明は、それぞれデータ通信チャネルのチャネルデータの送受信を行う複数のチャネルインタフェース部と、それぞれ複数のチャネルデータが多重化されたデータをラインに送受信する複数のラインインタフェース部と、チャネルインタフェース部およびラインインタフェース部と接続されこの両インタフェース部からのデータを受け取ってタイムスロットを入れ替えるスイッチングを行って両インタフェース部にデータを送信するスイッチ回路部とから構成される多重化装置において、多重化タイムスロットとして各チャネルごとにチャネルデータ用タイムスロットとチャネル経路情報用タイムスロットを割り当ててチャネルデータの送受信を行うチャネルインタフェース部はチャネルデータを受信するチャネルデー The present invention described above, a plurality of channel interface unit for transmitting and receiving channel data of the data communication channel, respectively, and a plurality of line interface portion for transmitting and receiving a plurality of channel data multiplexed data to the line, respectively, in the multiplexing device comprising a switching circuit for transmitting data data by switching interchanging time slots receive both interface portions from the channel interface unit and is connected to the line interface unit both interface, multiple channel interface unit for transmitting and receiving channel data by assigning a time slot and the time slot for the channel path information channel data for each channel as of time slot channel data for receiving channel data 受信回路と,チャネル経路情報用タイムスロットへフラグを送出するフラグ送出回路と, A receiving circuit, a flag transmission circuit for sending a flag to the channel path information for time slot,
チャネルデータ受信回路からのチャネルデータとフラグ送出回路からのフラグとを多重してスイッチ回路部へ送出する第1の多重化回路と,スイッチ回路部からのデータをチャネルデータとチャネル経路情報とに分離する分離回路と,この分離回路により分離されたチャネルデータを受信して送出するデータ送信回路と,分離回路により分離されたチャネル経路情報からフラグを検出する第1のフラグ検出回路と,このフラグ検出回路からの信号によりチャネル経路情報を格納する第1のバッファ回路とを備え、スイッチ回路部はチャネルインタフェース部およびラインインタフェース部からのデータのチャネル経路情報用タイムスロットからフラグを検出する第2のフラグ検出回路と,チャネル経路情報を格納する第2のバッファ回路と, Separating a first multiplexing circuit for delivering to the switch circuit by multiplexing the flag from the channel data and the flag transmission circuit from the channel data receiving circuit, the data from the switch circuit in the channel data and channel path information a separating circuit for a data transmission circuit for transmitting and receiving the channel data separated by the separating circuit, a first flag detection circuit for detecting a flag from the channel path information separated by the separating circuit, the flag detection a first buffer circuit for storing the channel routing information by a signal from the circuit, a second flag for detecting a flag from the switch circuit unit channel interface unit and the data from the line interface section channel path information for time slot a detection circuit, a second buffer circuit for storing the channel path information, 装置のノード番号を送出するノード番号送出回路と,第2のバッファ回路に格納されたチャネル経路情報にノード番号送出回路から送出される自装置のノード番号を付加してチャネル経路情報用タイムスロットへ多重化する第2の多重化回路と,タイムスロットの入替えを行ってチャネルインタフェース部およびラインインタフェース部へデータを送出するスイッチ回路とを備えることにより、中継ノードをアクセスすることなく、両端の一方のノードのチャネル部をアクセスするだけでチャネルの経路を検索することができるので、短時間に検索できるという効果を有する。 A node number sending circuit for sending the node number of the device, to the second buffer circuit stored by adding the node number of the self apparatus is sent to the channel routing information from the node number delivery circuit channel path information for time slot a second multiplexing circuit for multiplexing, by providing a switch circuit for sending data by interchanging time slots to the channel interface unit and line interface unit, without accessing the relay node, one of the ends it is possible to find the channel path by simply accessing the channel portion of the node has the effect that can be searched in a short time. また、チャネルインタフェース部でフレークが受信できないときは、チャネルの経路において障害が発生していることを示しているので、経路の障害検出にも利用できるという効果を有する。 Further, when the flakes can not be received by the channel interface unit, it indicates that the fault has occurred in the path of the channel has the effect that can also be used to fault detection path.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図は本発明のチャネル経路探索方式の一実施例を示すブロック図、第2図および第3図はそれぞれ第1図におけるチャネルインタフェース部およびスイッチ回路部の一例を示す回路ブロック図である。 Block diagram showing an embodiment of a channel path search method of Figure 1 according to the present invention, FIGS. 2 and 3 is a circuit block diagram showing an example of the channel interface unit and switching circuit portion of Figure 1, respectively. 1a,1b,1c……時分割多重化装置(TDM)、2,2a,2c……チャネルインタフェース部(CIF)、3,3a,3b,3c……スイッチ回路部(SWE)、4a,4ab,4bc,4c……ラインインタフェース部(LIF)、5……データ受信回路(DTR)、6… 1a, 1b, during 1c ...... division multiplexer (TDM), 2,2a, 2c ...... channel interface unit (CIF), 3,3a, 3b, 3c ...... switch circuit (SWE), 4a, 4ab, 4bc, 4c ...... line interface unit (LIF), 5 ...... data reception circuit (DTR), 6 ...
…フラグ送出回路(FLG)、7,15……多重化回路(MU ... flag sending circuit (FLG), 7,15 ...... multiplexing circuit (MU
X)、8……データ送信回路(DTS)、9……分離回路(DMX)、10,12……フラグ検出回路(DET)、11,13…… X), 8 ...... data transmission circuit (DTS), 9 ...... separation circuit (DMX), 10,12 ...... flag detection circuit (DET), 11,13 ......
バッファ回路(BUF)、14……ノード番号送出回路(NO Buffer circuit (BUF), 14 ...... node number sending circuit (NO
S)、16……スイッチ回路(SW)。 S), 16 ...... switch circuit (SW).

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】それぞれデータ通信チャネルのチャネルデータの送受信を行う複数のチャネルインタフェース部と、それぞれ複数のチャネルデータが多重化されたデータをラインに送受信する複数のラインインタフェース部と、前記チャネルインタフェース部および前記ラインインタフェース部と接続されこの両インタフェース部からのデータを受け取ってタイムスロットを入れ替えるスイッチングを行って前記両インタフェース部にデータを送信するスイッチ回路部とから構成される多重化装置において、多重化タイムスロットとして各チャネルごとにチャネルデータ用タイムスロットとチャネル経路情報用タイムスロットとを割り当てて前記チャネルデータの送受信を行う前記チャネルインタフェース部は前記チャネルデータを受信するチ And 1. A plurality of channel interface unit for transmitting and receiving channel data for each communication channel, and a plurality of line interface portion for transmitting and receiving a plurality of channel data multiplexed data to the line, respectively, the channel interface unit and the multiplexer consists of a switch circuit section which transmits the data data by switching to replace the time slots received on the two interface portions from the connected to the line interface unit both interface unit, multiplexing Chi said channel interface unit for transmitting and receiving the channel data allocated to the time slot channel data for the time slot and channel routing information for each channel as a time slot for receiving the channel data ネルデータ受信回路と,前記チャネル経路情報用タイムスロットへフラグを送出するフラグ送出回路と,前記チャネルデータ受信回路からの前記チャネルデータと前記フラグ送出回路からの前記フラグとを多重して前記スイッチ回路部へ送出する第1の多重化回路と,前記スイッチ回路部からのデータをチャネルデータとチャネル経路情報とに分離する分離回路と,この分離回路により分離された前記チャネルデータを受信して送出するデータ送信回路と,前記分離回路により分離された前記チャネル経路情報から前記フラグを検出する第1のフラグ検出回路と,このフラグ検出回路からの信号により前記チャネル経路情報を格納する第1のバッファ回路とを備え、前記スイッチ回路部は前記チャネルインタフェース部および前記ラインイ Channel and a data reception circuit, a flag transmission circuit for sending a flag to the channel path information for time slot, the flag is multiplexed with said switch circuit and said channel data from the channel data receiving circuit from the flag transmission circuit a first multiplexing circuit for delivering the parts, a separation circuit for separating the data from the switch circuit in the channel data and channel routing information, and sends and receives the channel data separated by the separation circuit a data transmission circuit, a first flag detection circuit for detecting the flag from the channel path information separated by the separating circuit, a first buffer circuit for storing the channel routing information by a signal from the flag detecting circuit with the door, the switch circuit includes the channel interface unit and said Rain'i タフェース部からのデータの前記チャネル経路情報用タイムスロットから前記フラグを検出する第2のフラグ検出回路と,前記チャネル経路情報を格納する第2のバッファ回路と,自装置のノード番号を送出するノード番号送出回路と,前記第2のバッファ回路に格納された前記チャネル経路情報に前記ノード番号送出回路から送出される前記自装置のノード番号を付加して前記チャネル経路情報用タイムスロットへ多重化する第2の多重化回路と,前記タイムスロットの入替えを行って前記チャネルインタフェース部および前記ラインインタフェース部へデータを送出するスイッチ回路とを備えることを特徴とするチャネル経路検索方式。 Node for sending a second flag detection circuit for detecting the flag from the channel path information for the time slot of the data from the interface unit, a second buffer circuit for storing the channel routing information, the node number of the self device and number sending circuit multiplexes into the second buffer circuit to stored the channel route information to the node number the is delivered from the delivery circuit by adding a node number of its own device the channel path information for time slot a second multiplexing circuit, channel path search method characterized by comprising a switch circuit for sending data to said channel interface unit and the line interface unit performs the replacement time slot.
JP12436490A 1990-05-15 1990-05-15 Channel route search method Expired - Lifetime JP2661327B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12436490A JP2661327B2 (en) 1990-05-15 1990-05-15 Channel route search method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12436490A JP2661327B2 (en) 1990-05-15 1990-05-15 Channel route search method

Publications (2)

Publication Number Publication Date
JPH0420134A JPH0420134A (en) 1992-01-23
JP2661327B2 true JP2661327B2 (en) 1997-10-08

Family

ID=14883575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12436490A Expired - Lifetime JP2661327B2 (en) 1990-05-15 1990-05-15 Channel route search method

Country Status (1)

Country Link
JP (1) JP2661327B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820462A (en) * 1994-08-02 1998-10-13 Nintendo Company Ltd. Manipulator for game machine
KR100356430B1 (en) * 1995-05-10 2003-08-02 닌텐도가부시키가이샤 A control device provided with an analog joystick
JPH09167050A (en) * 1995-10-09 1997-06-24 Nintendo Co Ltd Operation device and image processing system using the device
CN1149465C (en) 1995-10-09 2004-05-12 任天堂株式会社 Stereo image display game computer system and stereo image processing method
US6241610B1 (en) 1996-09-20 2001-06-05 Nintendo Co., Ltd. Three-dimensional image processing system having dynamically changing character polygon number
US6121955A (en) * 1997-08-06 2000-09-19 Primax Electronics Ltd. Computer joystick having two optical sensors for generating vector signals

Also Published As

Publication number Publication date
JPH0420134A (en) 1992-01-23

Similar Documents

Publication Publication Date Title
US4876681A (en) Packet switching equipment and a packet switching method for controlling packet switched networks
JP3168235B2 (en) Routing method of fast packet switching device and a data packet
JP3302367B2 (en) Expandable telecommunications system
JP3264803B2 (en) Add-drop multiplexer which support fixed length cell
US5159595A (en) Ring transmission system
KR920004130B1 (en) Control communication in a switching system having clustered remote switching modules
JP3386123B2 (en) Method and apparatus for dynamic bandwidth allocation in a digital communication session
JP3860500B2 (en) Distributed control switching network for a multiline telephone communication
US5400326A (en) Network bridge
CA2204487C (en) Method and system for overhead bandwidth recovery in a packetized network
US6466591B1 (en) Method and apparatus for processing of multiple protocols within data and control channels in data transmission signals
JP3195461B2 (en) Ring node
Newman et al. The QPSX man
EP0100593B1 (en) Improved time slot arrangements for local area network systems
FI74574C (en) Saett in that communicating between a plurality of the terminals samt digitalkommunikationsanordning with foerdelad controlling Foer tillaempning of saettet.
US4977556A (en) Packet switching system for a distributed processing ISDN switch
WO1994011976A1 (en) Method and apparatus for aligning a digital communication data stream across a cell network
KR20010052292A (en) Automatic isolation in loops
US5425022A (en) Data switching nodes
EP0444207B1 (en) Multiple access system for a communication network
JP2665038B2 (en) Packet transmission exchanger
JP2665037B2 (en) Packet transmission interconnect structure and method of transmitting packet
WO2003023448A2 (en) Seismic data acquisition apparatus and method
JPH05122240A (en) Vpi vci allocation system in atm transmission
CA2185698A1 (en) High-speed switched network architecture