JP2659650B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2659650B2 JP2659650B2 JP4170767A JP17076792A JP2659650B2 JP 2659650 B2 JP2659650 B2 JP 2659650B2 JP 4170767 A JP4170767 A JP 4170767A JP 17076792 A JP17076792 A JP 17076792A JP 2659650 B2 JP2659650 B2 JP 2659650B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- control circuit
- sub
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、固体撮像素子駆動用
のパルス発生装置に関するものである。
のパルス発生装置に関するものである。
【０００２】
【従来の技術】近年、ビデオカメラ・監視用カメラは、
小型・軽量・高機能・低価格といったところに開発の主
眼が置かれている。ビデオカメラおよび監視用カメラ等
には固体撮像素子（ＣＣＤ）が内蔵されており、この固
体撮像素子は、パルス発生装置により駆動される。
小型・軽量・高機能・低価格といったところに開発の主
眼が置かれている。ビデオカメラおよび監視用カメラ等
には固体撮像素子（ＣＣＤ）が内蔵されており、この固
体撮像素子は、パルス発生装置により駆動される。
【０００３】この従来の固体撮像素子駆動用のパルス発
生装置を図面を参照しながら説明する。図３は従来のパ
ルス発生装置の構成を示すブロック図である。図３に示
すように、従来のパルス発生装置は、カウンタ制御回路
１００と、カウンタ２００と、デコーダ３００と、ＳＵ
Ｂパルス制御回路４００とからなる。カウンタ制御回路
１００には水平同期信号Ｂが入力される。ＳＵＢパルス
制御回路４００には、外部のマイコンなどから制御信号
Ｃおよびデコーダ３００の出力パルスＤ（以下、「ＳＳ
ＵＢパルス」という。）が入力され、これにより、ＳＵ
Ｂパルス制御回路４００は、固体撮像素子駆動用のパル
スＥ（以下、「ＳＵＢパルス」という。）が出力され
る。
生装置を図面を参照しながら説明する。図３は従来のパ
ルス発生装置の構成を示すブロック図である。図３に示
すように、従来のパルス発生装置は、カウンタ制御回路
１００と、カウンタ２００と、デコーダ３００と、ＳＵ
Ｂパルス制御回路４００とからなる。カウンタ制御回路
１００には水平同期信号Ｂが入力される。ＳＵＢパルス
制御回路４００には、外部のマイコンなどから制御信号
Ｃおよびデコーダ３００の出力パルスＤ（以下、「ＳＳ
ＵＢパルス」という。）が入力され、これにより、ＳＵ
Ｂパルス制御回路４００は、固体撮像素子駆動用のパル
スＥ（以下、「ＳＵＢパルス」という。）が出力され
る。
【０００４】このように構成された従来のパルス発生装
置の動作を図４を参照しながら説明する。図４は従来の
パルス発生装置の各信号波形を示すタイミング図であ
る。なお、図４において、（ａ）はテレビジョン信号の
一つである複合帰線消去信号、（ｂ）は水平同期信号
Ｂ、（ｃ）は制御信号Ｃ、（ｄ）はＳＳＵＢパルスＤ、
（ｅ）はＳＵＢパルスＥ、（ｆ）は固体撮像素子の垂直
転送用ＣＣＤに印加する４相パルス（以下、「φＶパル
ス」という。）うちの１つのパルスを示す。なお、縦方
向は電圧レベル、横方向は時間である。
置の動作を図４を参照しながら説明する。図４は従来の
パルス発生装置の各信号波形を示すタイミング図であ
る。なお、図４において、（ａ）はテレビジョン信号の
一つである複合帰線消去信号、（ｂ）は水平同期信号
Ｂ、（ｃ）は制御信号Ｃ、（ｄ）はＳＳＵＢパルスＤ、
（ｅ）はＳＵＢパルスＥ、（ｆ）は固体撮像素子の垂直
転送用ＣＣＤに印加する４相パルス（以下、「φＶパル
ス」という。）うちの１つのパルスを示す。なお、縦方
向は電圧レベル、横方向は時間である。
【０００５】カウンタ制御回路１００に、水平同期信号
ＢのＨｉｇｈレベルが入力される毎に、カウンタ２００
が動作し、このカウンタ２００の出力値をデコーダ３０
０によりデコードすることにより、デコーダ３００から
ＳＳＵＢパルスＤがＳＵＢパルス制御回路４００に出力
される。また、ＳＵＢパルス制御回路４００には外部か
ら制御信号Ｃが入力される。ＳＳＵＢパルスＤおよび制
御信号Ｃが入力されたＳＵＢパルス制御回路４００で
は、ＳＳＵＢパルスＤおよび制御信号Ｃに対して論理積
の論理演算を実行し、ＳＵＢパルスＥを出力する。
ＢのＨｉｇｈレベルが入力される毎に、カウンタ２００
が動作し、このカウンタ２００の出力値をデコーダ３０
０によりデコードすることにより、デコーダ３００から
ＳＳＵＢパルスＤがＳＵＢパルス制御回路４００に出力
される。また、ＳＵＢパルス制御回路４００には外部か
ら制御信号Ｃが入力される。ＳＳＵＢパルスＤおよび制
御信号Ｃが入力されたＳＵＢパルス制御回路４００で
は、ＳＳＵＢパルスＤおよび制御信号Ｃに対して論理積
の論理演算を実行し、ＳＵＢパルスＥを出力する。
【０００６】このようにしてパルス発生装置から出力さ
れたＳＵＢパルスＥを昇圧回路（図示せず）などを通し
てＶｐ−ｐ＝約２０〔Ｖ〕の電圧信号に変換し、固体撮
像素子（図示せず）を構成する基板に印加する。Ｈｉｇ
ｈレベルの電圧信号が印加された時、固体撮像素子を構
成するフォトダイオードに蓄積された電荷が基板に排出
される。
れたＳＵＢパルスＥを昇圧回路（図示せず）などを通し
てＶｐ−ｐ＝約２０〔Ｖ〕の電圧信号に変換し、固体撮
像素子（図示せず）を構成する基板に印加する。Ｈｉｇ
ｈレベルの電圧信号が印加された時、固体撮像素子を構
成するフォトダイオードに蓄積された電荷が基板に排出
される。
【０００７】そして、時間軸方向にみてＳＵＢパルスＥ
の最終パルスＥ１によるＨｉｇｈレベルの電圧信号が基
板に印加された後、再びフォトダイオードへの電荷蓄積
が開始される。この電荷蓄積は、φＶパルス（図４(f)
参照）の電荷読み出しパルス５が垂直ＣＣＤのゲートに
印加されるまで行われ、蓄積された電荷は、電荷読み出
しパルス５によりフォトダイオードから垂直ＣＣＤに転
送され、水平ＣＣＤの電荷検出器を通り出力される。
の最終パルスＥ１によるＨｉｇｈレベルの電圧信号が基
板に印加された後、再びフォトダイオードへの電荷蓄積
が開始される。この電荷蓄積は、φＶパルス（図４(f)
参照）の電荷読み出しパルス５が垂直ＣＣＤのゲートに
印加されるまで行われ、蓄積された電荷は、電荷読み出
しパルス５によりフォトダイオードから垂直ＣＣＤに転
送され、水平ＣＣＤの電荷検出器を通り出力される。
【０００８】すなわち、電荷蓄積期間は、ＳＵＢパルス
Ｅの最終パルスＥ１が出力されてから電荷読み出しパル
ス５が出力されるまでの期間であり、制御信号Ｃにより
ＳＵＢパルスＥの最終パルスＥ１の出力タイミングを設
定することで、電荷蓄積期間を設定することができる。
ＮＴＳＣ方式の場合では、１／６０秒から１／１６００
０秒までの範囲で１／１６０００秒刻みに電荷蓄積時間
を設定することができる。
Ｅの最終パルスＥ１が出力されてから電荷読み出しパル
ス５が出力されるまでの期間であり、制御信号Ｃにより
ＳＵＢパルスＥの最終パルスＥ１の出力タイミングを設
定することで、電荷蓄積期間を設定することができる。
ＮＴＳＣ方式の場合では、１／６０秒から１／１６００
０秒までの範囲で１／１６０００秒刻みに電荷蓄積時間
を設定することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来のパルス発生装置では、ＳＵＢパル
スＥは所定間隔置きに出力されており、任意に電荷蓄積
時間を設定することができないという欠点があった。解
決策の１つとして電荷読み出しパルス５の印加タイミン
グを変化させることがあるが、この場合、水平走査期間
毎に電荷読み出しパルス５の印加タイミングを変化させ
ることが必要となり、回路構成が非常に複雑になるとい
う問題があった。
うに構成された従来のパルス発生装置では、ＳＵＢパル
スＥは所定間隔置きに出力されており、任意に電荷蓄積
時間を設定することができないという欠点があった。解
決策の１つとして電荷読み出しパルス５の印加タイミン
グを変化させることがあるが、この場合、水平走査期間
毎に電荷読み出しパルス５の印加タイミングを変化させ
ることが必要となり、回路構成が非常に複雑になるとい
う問題があった。
【００１０】この発明の目的は、上記問題を解決するも
ので、簡単な回路構成で、固体撮像素子の電荷蓄積時間
を任意に設定可能としたパルス発生装置を提供すること
である。
ので、簡単な回路構成で、固体撮像素子の電荷蓄積時間
を任意に設定可能としたパルス発生装置を提供すること
である。
【００１１】
【課題を解決するための手段】この発明のパルス発生装
置は、テレビジョン信号の水平同期信号に基づいて水平
帰線消去期間毎に第１のパルスを発生させる第１のパル
ス発生回路と、外部から入力される制御信号に基づいて
第１のパルスを所定期間出力する第１のパルス制御回路
と、制御信号のエッジを検出し、この検出タイミングで
第２のパルスを発生させる第２のパルス発生回路と、第
１のパルス制御回路の出力パルスと、第２のパルス発生
回路の出力パルスとを複合して出力する第２のパルス制
御回路とを備えたものである。
置は、テレビジョン信号の水平同期信号に基づいて水平
帰線消去期間毎に第１のパルスを発生させる第１のパル
ス発生回路と、外部から入力される制御信号に基づいて
第１のパルスを所定期間出力する第１のパルス制御回路
と、制御信号のエッジを検出し、この検出タイミングで
第２のパルスを発生させる第２のパルス発生回路と、第
１のパルス制御回路の出力パルスと、第２のパルス発生
回路の出力パルスとを複合して出力する第２のパルス制
御回路とを備えたものである。
【００１２】
【作用】この発明の構成によれば、第１のパルス制御回
路は、第１のパルス発生回路により発生させた第１のパ
ルスを所定期間出力し、第２のパルス発生回路は制御信
号のエッジを検出し、この検出タンミングで第２のパル
スを発生させる。そして、第２のパルス制御回路により
第１のパルス制御回路の出力パルスと第２のパルス発生
回路の出力パルスとを複合する。これにより、電荷蓄積
期間の開始点となる第２のパルス制御回路の出力パルス
の最終パルスは、第２のパルス発生回路による第２のパ
ルスの出力タイミングで設定することができる。この第
２のパルスの出力タンミングは、制御信号のエッジのタ
イミングで任意に設定できるため、制御信号により電荷
蓄積期間を任意に設定することができる。
路は、第１のパルス発生回路により発生させた第１のパ
ルスを所定期間出力し、第２のパルス発生回路は制御信
号のエッジを検出し、この検出タンミングで第２のパル
スを発生させる。そして、第２のパルス制御回路により
第１のパルス制御回路の出力パルスと第２のパルス発生
回路の出力パルスとを複合する。これにより、電荷蓄積
期間の開始点となる第２のパルス制御回路の出力パルス
の最終パルスは、第２のパルス発生回路による第２のパ
ルスの出力タイミングで設定することができる。この第
２のパルスの出力タンミングは、制御信号のエッジのタ
イミングで任意に設定できるため、制御信号により電荷
蓄積期間を任意に設定することができる。
【００１３】
【実施例】以下、この発明の一実施例について、図１お
よび図２を参照しながら説明する。図１はこの発明の一
実施例のパルス発生装置の構成を示すブロック図であ
る。図１において、６は水平カウンタ制御回路、７は水
平カウンタ、８は水平デコーダ、９はＳＳＵＢパルス制
御回路、１０はＳＵＢカウンタ制御回路、１１はＳＵＢ
カウンタ、１２はＳＵＢパルス制御回路、ｂは水平同期
信号、ｃは制御信号、ｄは第１のパルスとなる水平デコ
ータ８の出力パルス（以下「ＳＳＵＢパルス」とい
う。）、ｅはＳＳＵＢパルス制御回路９の出力パルス、
ｇは第２のパルスとなるＳＵＢカウンタ１１の出力パル
ス、ｈはＳＵＢパルス制御回路１２の出力パルス（以下
「ＳＵＢパルス」という。）、ｉは垂直帰線消去信号、
ｊはＳＵＢカウンタ制御回路１０の出力パルスを示す。
よび図２を参照しながら説明する。図１はこの発明の一
実施例のパルス発生装置の構成を示すブロック図であ
る。図１において、６は水平カウンタ制御回路、７は水
平カウンタ、８は水平デコーダ、９はＳＳＵＢパルス制
御回路、１０はＳＵＢカウンタ制御回路、１１はＳＵＢ
カウンタ、１２はＳＵＢパルス制御回路、ｂは水平同期
信号、ｃは制御信号、ｄは第１のパルスとなる水平デコ
ータ８の出力パルス（以下「ＳＳＵＢパルス」とい
う。）、ｅはＳＳＵＢパルス制御回路９の出力パルス、
ｇは第２のパルスとなるＳＵＢカウンタ１１の出力パル
ス、ｈはＳＵＢパルス制御回路１２の出力パルス（以下
「ＳＵＢパルス」という。）、ｉは垂直帰線消去信号、
ｊはＳＵＢカウンタ制御回路１０の出力パルスを示す。
【００１４】図１に示すように、パルス発生装置は、水
平カウンタ制御回路６，水平カウンタ７および水平デコ
ーダ８からなる第１のパルス発生回路５０と、第１のパ
ルス制御回路となるＳＳＵＢパルス制御回路９と、ＳＵ
Ｂカウンタ制御回路１０およびＳＵＢカウンタ１１から
なる第２のパルス発生回路６０と、第２のパルス制御回
路となるＳＵＢパルス制御回路１２とを備えたものであ
る。
平カウンタ制御回路６，水平カウンタ７および水平デコ
ーダ８からなる第１のパルス発生回路５０と、第１のパ
ルス制御回路となるＳＳＵＢパルス制御回路９と、ＳＵ
Ｂカウンタ制御回路１０およびＳＵＢカウンタ１１から
なる第２のパルス発生回路６０と、第２のパルス制御回
路となるＳＵＢパルス制御回路１２とを備えたものであ
る。
【００１５】第１のパルス発生回路５０は、テレビジョ
ン信号の水平同期信号ｂに基づいて水平帰線消去期間毎
にＳＳＵＢパルスｄを発生させるものである。ＳＳＵＢ
パルス制御回路９は、外部から入力される制御信号ｃに
基づいてＳＳＵＢパルスｄを所定期間、出力パルスｅと
して出力するものである。第２のパルス発生回路６０
は、垂直帰線消去期間に制御信号ｃのエッジを検出し、
この検出タイミングで出力パルスｇを発生させるもので
ある。
ン信号の水平同期信号ｂに基づいて水平帰線消去期間毎
にＳＳＵＢパルスｄを発生させるものである。ＳＳＵＢ
パルス制御回路９は、外部から入力される制御信号ｃに
基づいてＳＳＵＢパルスｄを所定期間、出力パルスｅと
して出力するものである。第２のパルス発生回路６０
は、垂直帰線消去期間に制御信号ｃのエッジを検出し、
この検出タイミングで出力パルスｇを発生させるもので
ある。
【００１６】ＳＵＢパルス制御回路１２は、ＳＳＵＢパ
ルス制御回路９が出力した出力パルスｅと、第２のパル
ス発生回路６０が出力した出力パルスｇとを複合してＳ
ＵＢパルスｈを出力するものである。このように構成し
たパルス発生装置の動作を図１および図２を参照しなが
ら説明する。
ルス制御回路９が出力した出力パルスｅと、第２のパル
ス発生回路６０が出力した出力パルスｇとを複合してＳ
ＵＢパルスｈを出力するものである。このように構成し
たパルス発生装置の動作を図１および図２を参照しなが
ら説明する。
【００１７】図２はこの発明の一実施例のパルス発生装
置の各信号波形を示すタイミング図である。図２におい
て、（ａ）はテレビジョン信号の一つである複合帰線消
去信号、（ｂ）は水平同期信号ｂ、（ｃ）は制御信号
ｃ、（ｄ）はＳＳＵＢパルスｄ、（ｅ）はＳＳＵＢパル
ス制御回路９の出力パルスｅ、（ｆ）は固体撮像素子の
垂直転送用ＣＣＤに印加する４相パルス（以下、「φＶ
パルス」という。）うちの１つのパルス、（ｇ）はＳＵ
Ｂカウンタ１１の出力パルス、（ｈ）はＳＵＢパルスｈ
を示す。なお、縦方向は電圧レベル、横方向は時間であ
る。
置の各信号波形を示すタイミング図である。図２におい
て、（ａ）はテレビジョン信号の一つである複合帰線消
去信号、（ｂ）は水平同期信号ｂ、（ｃ）は制御信号
ｃ、（ｄ）はＳＳＵＢパルスｄ、（ｅ）はＳＳＵＢパル
ス制御回路９の出力パルスｅ、（ｆ）は固体撮像素子の
垂直転送用ＣＣＤに印加する４相パルス（以下、「φＶ
パルス」という。）うちの１つのパルス、（ｇ）はＳＵ
Ｂカウンタ１１の出力パルス、（ｈ）はＳＵＢパルスｈ
を示す。なお、縦方向は電圧レベル、横方向は時間であ
る。
【００１８】カウンタ制御回路６に、水平同期信号ｂの
Ｈｉｇｈレベルが入力される毎に、カウンタ７が動作
し、このカウンタ７の出力値をデコーダ８がデコードし
てＳＳＵＢパルスｄをＳＵＢパルス制御回路９に出力す
る。また、ＳＵＢパルス制御回路９には外部から制御信
号ｃを入力する。ＳＳＵＢパルスｄおよび制御信号ｃを
入力されたＳＵＢパルス制御回路９では、このＳＳＵＢ
パルスｄおよび制御信号ｃに対して論理積の論理演算を
実行し、出力パルスｅを出力する。
Ｈｉｇｈレベルが入力される毎に、カウンタ７が動作
し、このカウンタ７の出力値をデコーダ８がデコードし
てＳＳＵＢパルスｄをＳＵＢパルス制御回路９に出力す
る。また、ＳＵＢパルス制御回路９には外部から制御信
号ｃを入力する。ＳＳＵＢパルスｄおよび制御信号ｃを
入力されたＳＵＢパルス制御回路９では、このＳＳＵＢ
パルスｄおよび制御信号ｃに対して論理積の論理演算を
実行し、出力パルスｅを出力する。
【００１９】また、ＳＵＢカウンタ制御回路１０は、垂
直帰線消去期間で制御信号ｃの立ち下がりエッジを検出
して検出信号ｊをＳＵＢカウンタ１１に出力する。これ
により、ＳＵＢカウンタ１１は制御信号ｃの立ち下がり
エッジの検出タイミングで出力パルスｇを出力する。Ｓ
ＳＵＢパルス制御回路９の出力パルスｅおよびＳＵＢカ
ウンタ１１の出力パルスｇを入力されたＳＵＢパルス制
御回路１２では、この出力パルスｅおよび出力パルスｇ
に対して論理和の論理演算を実行し、ＳＵＢパルスｈを
出力する。
直帰線消去期間で制御信号ｃの立ち下がりエッジを検出
して検出信号ｊをＳＵＢカウンタ１１に出力する。これ
により、ＳＵＢカウンタ１１は制御信号ｃの立ち下がり
エッジの検出タイミングで出力パルスｇを出力する。Ｓ
ＳＵＢパルス制御回路９の出力パルスｅおよびＳＵＢカ
ウンタ１１の出力パルスｇを入力されたＳＵＢパルス制
御回路１２では、この出力パルスｅおよび出力パルスｇ
に対して論理和の論理演算を実行し、ＳＵＢパルスｈを
出力する。
【００２０】このようにしてパルス発生装置により得た
ＳＵＢパルスｈは、昇圧回路（図示せず）などを通して
Ｖｐ−ｐ＝約２０〔Ｖ〕の電圧信号に変換され、固体撮
像素子（図示せず）を構成する基板に印加される。Ｈｉ
ｇｈレベルの電圧信号が印加された時に、固体撮像素子
を構成するフォトダイオードに蓄積された電荷は基板に
排出される。
ＳＵＢパルスｈは、昇圧回路（図示せず）などを通して
Ｖｐ−ｐ＝約２０〔Ｖ〕の電圧信号に変換され、固体撮
像素子（図示せず）を構成する基板に印加される。Ｈｉ
ｇｈレベルの電圧信号が印加された時に、固体撮像素子
を構成するフォトダイオードに蓄積された電荷は基板に
排出される。
【００２１】そして、時間軸方向にみてＳＵＢパルスｈ
の最終パルスｈ１によるＨｉｇｈレベルの電圧信号が基
板に印加された後に、再びフォトダイオードへの電荷蓄
積が開始される。この電荷蓄積は、φＶパルス（図２
(f) 参照）の電荷読み出しパルス１３を垂直ＣＣＤのゲ
ートに印加するまで行われ、蓄積された電荷は、電荷読
み出しパルス１３によりフォトダイオードから垂直ＣＣ
Ｄに転送され、水平ＣＣＤの電荷検出器を通って出力さ
れる。
の最終パルスｈ１によるＨｉｇｈレベルの電圧信号が基
板に印加された後に、再びフォトダイオードへの電荷蓄
積が開始される。この電荷蓄積は、φＶパルス（図２
(f) 参照）の電荷読み出しパルス１３を垂直ＣＣＤのゲ
ートに印加するまで行われ、蓄積された電荷は、電荷読
み出しパルス１３によりフォトダイオードから垂直ＣＣ
Ｄに転送され、水平ＣＣＤの電荷検出器を通って出力さ
れる。
【００２２】すなわち、電荷蓄積期間は、ＳＵＢパルス
制御回路１２によりＳＵＢパルスｈの最終パルスｈ１を
出力してから電荷読み出しパルス１３を垂直ＣＣＤのゲ
ートに印加するまでの期間となる。したがって、電荷蓄
積期間は、ＳＵＢパルスｈの最終パルスｈ１の出力タイ
ミングで設定でき、この最終パルスｈ１の出力タンミン
グは出力パルスｇの出力タイミングで設定でき、この出
力パルスｇの出力タイミングは、制御信号ｃが立ち下が
りエッジとなるタイミングで設定できる。この制御信号
ｃの立ち下がりエッジとなるタイミングは任意に設定で
きるため、制御信号ｃにより電荷蓄積期間を任意に設定
することができる。
制御回路１２によりＳＵＢパルスｈの最終パルスｈ１を
出力してから電荷読み出しパルス１３を垂直ＣＣＤのゲ
ートに印加するまでの期間となる。したがって、電荷蓄
積期間は、ＳＵＢパルスｈの最終パルスｈ１の出力タイ
ミングで設定でき、この最終パルスｈ１の出力タンミン
グは出力パルスｇの出力タイミングで設定でき、この出
力パルスｇの出力タイミングは、制御信号ｃが立ち下が
りエッジとなるタイミングで設定できる。この制御信号
ｃの立ち下がりエッジとなるタイミングは任意に設定で
きるため、制御信号ｃにより電荷蓄積期間を任意に設定
することができる。
【００２３】このように制御信号ｃにより電荷蓄積期間
を設定することで、外部から１本の制御線で固体撮像素
子の電荷蓄積期間を任意に設定することができ、ＮＴＳ
Ｃ方式の場合には１／６０秒から１／∞秒までの範囲で
設定することができる。このように実施例によれば、Ｓ
ＳＵＢパルス制御回路９は、第１のパルス発生回路５０
により発生させたＳＳＵＢパルスｄを所定期間、出力パ
ルスｅとして出力し、第２のパルス発生回路６０は制御
信号ｃのエッジを検出し、この検出タイミングで出力パ
ルスｇを発生させる。そして、ＳＵＢパルス制御回路１
２によりＳＳＵＢパルス制御回路９の出力パルスｅと第
２のパルス発生回路６０の出力パルスｇとを複合してＳ
ＵＢパルスｈを出力する。これにより、電荷蓄積期間の
開始点となるＳＵＢパルス制御回路１２から出力される
ＳＵＢパルスｈの最終パルスｈ１は、第２のパルス発生
回路６０の出力パルスｇの出力タイミングで設定するこ
とができる。この出力パルスｇの出力タイミングは、制
御信号ｃのエッジのタイミングで任意に設定できるた
め、制御信号ｃにより電荷蓄積期間を任意に設定するこ
とができる。
を設定することで、外部から１本の制御線で固体撮像素
子の電荷蓄積期間を任意に設定することができ、ＮＴＳ
Ｃ方式の場合には１／６０秒から１／∞秒までの範囲で
設定することができる。このように実施例によれば、Ｓ
ＳＵＢパルス制御回路９は、第１のパルス発生回路５０
により発生させたＳＳＵＢパルスｄを所定期間、出力パ
ルスｅとして出力し、第２のパルス発生回路６０は制御
信号ｃのエッジを検出し、この検出タイミングで出力パ
ルスｇを発生させる。そして、ＳＵＢパルス制御回路１
２によりＳＳＵＢパルス制御回路９の出力パルスｅと第
２のパルス発生回路６０の出力パルスｇとを複合してＳ
ＵＢパルスｈを出力する。これにより、電荷蓄積期間の
開始点となるＳＵＢパルス制御回路１２から出力される
ＳＵＢパルスｈの最終パルスｈ１は、第２のパルス発生
回路６０の出力パルスｇの出力タイミングで設定するこ
とができる。この出力パルスｇの出力タイミングは、制
御信号ｃのエッジのタイミングで任意に設定できるた
め、制御信号ｃにより電荷蓄積期間を任意に設定するこ
とができる。
【００２４】その結果、簡単な回路構成で、固体撮像素
子の電荷蓄積時間を任意に設定可能としたパルス発生装
置を得ることができる。また、垂直帰線消去期間にＳＵ
Ｂパルスｈの印加を行うことで、ノイズ発生を防止する
ことができる。映像期間にＳＵＢパルスｈの印加を行う
とノイズの原因となる。
子の電荷蓄積時間を任意に設定可能としたパルス発生装
置を得ることができる。また、垂直帰線消去期間にＳＵ
Ｂパルスｈの印加を行うことで、ノイズ発生を防止する
ことができる。映像期間にＳＵＢパルスｈの印加を行う
とノイズの原因となる。
【００２５】また、カウンタ７およびＳＵＢカウンタ１
１は各々別に構成したが、これは、通常、カウンタ７
は、ＳＵＢパルスだけでなく、他の固体撮像素子駆動用
パルスを発生するタイミングをつくっているため自由に
動作させることができないためである。なお、この実施
例では、制御信号ｃの論理レベルがＨｉｇｈレベルのと
きにＳＵＢパルスｈが発生するよう構成したが、上記の
論理レベルは任意である。また、同様に他の信号の論理
レベルも任意である。
１は各々別に構成したが、これは、通常、カウンタ７
は、ＳＵＢパルスだけでなく、他の固体撮像素子駆動用
パルスを発生するタイミングをつくっているため自由に
動作させることができないためである。なお、この実施
例では、制御信号ｃの論理レベルがＨｉｇｈレベルのと
きにＳＵＢパルスｈが発生するよう構成したが、上記の
論理レベルは任意である。また、同様に他の信号の論理
レベルも任意である。
【００２６】
【発明の効果】この発明のパルス発生装置によれば、第
１のパルス制御回路は、第１のパルス発生回路により発
生させた第１のパルスを所定期間出力し、第２のパルス
発生回路は制御信号のエッジを検出し、この検出タンミ
ングで第２のパルスを発生させる。そして、第２のパル
ス制御回路により第１のパルス制御回路の出力パルスと
第２のパルス発生回路の出力パルスとを複合する。これ
により、電荷蓄積期間の開始点となる第２のパルス制御
回路の出力パルスの最終パルスは、第２のパルス発生回
路による第２のパルスの出力タイミングで設定すること
ができる。この第２のパルスの出力タンミングは、制御
信号のエッジのタイミングで任意に設定できるため、制
御信号により電荷蓄積期間を任意に設定することができ
る。
１のパルス制御回路は、第１のパルス発生回路により発
生させた第１のパルスを所定期間出力し、第２のパルス
発生回路は制御信号のエッジを検出し、この検出タンミ
ングで第２のパルスを発生させる。そして、第２のパル
ス制御回路により第１のパルス制御回路の出力パルスと
第２のパルス発生回路の出力パルスとを複合する。これ
により、電荷蓄積期間の開始点となる第２のパルス制御
回路の出力パルスの最終パルスは、第２のパルス発生回
路による第２のパルスの出力タイミングで設定すること
ができる。この第２のパルスの出力タンミングは、制御
信号のエッジのタイミングで任意に設定できるため、制
御信号により電荷蓄積期間を任意に設定することができ
る。
【００２７】その結果、簡単な回路構成で、固体撮像素
子の電荷蓄積時間を任意に設定可能としたパルス発生装
置を得ることができ、その実用的効果はきわめて大であ
る。
子の電荷蓄積時間を任意に設定可能としたパルス発生装
置を得ることができ、その実用的効果はきわめて大であ
る。
【図１】この発明の一実施例のパルス発生装置の構成を
示すブロック図である。
示すブロック図である。
【図２】この発明の一実施例のパルス発生装置の各信号
波形を示すタイミング図である。
波形を示すタイミング図である。
【図３】従来のパルス発生装置の構成を示すブロック図
である。
である。
【図４】従来のパルス発生装置の各信号波形を示すタイ
ミング図である。
ミング図である。
50 第１のパルス発生回路 ９ ＳＳＵＢパルス制御回路（第１のパルス制御回
路） 60 第２のパルス発生回路 12 ＳＵＢパルス制御回路（第２のパルス制御回路） ｂ 水平同期信号 ｃ 制御信号 ｄ ＳＳＵＢパルス（第１のパルス） ｅ 出力パルス ｇ 出力パルス（第２のパルス） ｈ ＳＵＢパルス
路） 60 第２のパルス発生回路 12 ＳＵＢパルス制御回路（第２のパルス制御回路） ｂ 水平同期信号 ｃ 制御信号 ｄ ＳＳＵＢパルス（第１のパルス） ｅ 出力パルス ｇ 出力パルス（第２のパルス） ｈ ＳＵＢパルス
Claims (1)
- 【請求項１】 テレビジョン信号の水平同期信号に基づ
いて水平帰線消去期間毎に第１のパルスを発生させる第
１のパルス発生回路と、 外部から入力される制御信号に基づいて前記第１のパル
スを所定期間出力する第１のパルス制御回路と、 前記制御信号のエッジを検出し、この検出タイミングで
第２のパルスを発生させる第２のパルス発生回路と、 前記第１のパルス制御回路の出力パルスと、前記第２の
パルス発生回路の出力パルスとを複合して出力する第２
のパルス制御回路とを備えたパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170767A JP2659650B2 (ja) | 1992-06-29 | 1992-06-29 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170767A JP2659650B2 (ja) | 1992-06-29 | 1992-06-29 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614271A JPH0614271A (ja) | 1994-01-21 |
| JP2659650B2 true JP2659650B2 (ja) | 1997-09-30 |
Family
ID=15911002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4170767A Expired - Fee Related JP2659650B2 (ja) | 1992-06-29 | 1992-06-29 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659650B2 (ja) |
-
1992
- 1992-06-29 JP JP4170767A patent/JP2659650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614271A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100247936B1 (ko) | 동화상 카메라 시스템에서 리드아웃 방법 및 그 장치 | |
| US20010030708A1 (en) | Digital camera | |
| JPH04170175A (ja) | 固体撮像素子の駆動装置 | |
| JPH01146476A (ja) | 高感度テレビカメラ | |
| JP2659650B2 (ja) | パルス発生装置 | |
| JPH02101878A (ja) | 固体撮像装置 | |
| JPH0698227A (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
| JP2003219281A (ja) | 撮像装置およびそのシャッタ駆動方法 | |
| JP2690186B2 (ja) | 固体撮像装置 | |
| JP3346802B2 (ja) | ビデオカメラの受光装置 | |
| JPH09130682A (ja) | 固体撮像装置 | |
| JPH11164207A (ja) | 撮像装置の露光時間制御方法及び露光制御装置 | |
| JP2945691B2 (ja) | 撮像素子駆動回路 | |
| JP4730530B2 (ja) | 撮影装置 | |
| JPH0884299A (ja) | 固体撮像装置 | |
| JP2583648B2 (ja) | 固体撮像装置 | |
| JPH09252423A (ja) | 高感度テレビカメラ | |
| JP2586394B2 (ja) | 固体撮像装置 | |
| JPH01268271A (ja) | 撮像素子の駆動方法 | |
| JPS62188571A (ja) | 固体撮像装置の駆動方法 | |
| JPS63219279A (ja) | 撮像装置 | |
| JPH1141527A (ja) | 固体撮像素子の駆動方法、電子アイリス制御回路およびこれを用いたカメラ | |
| JPS6013597B2 (ja) | 撮像装置 | |
| JPH06284317A (ja) | Ｃｃｄカメラ | |
| JPH01293776A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |