JP2650969B2 - Digital television camera device - Google Patents

Digital television camera device

Info

Publication number
JP2650969B2
JP2650969B2 JP63172774A JP17277488A JP2650969B2 JP 2650969 B2 JP2650969 B2 JP 2650969B2 JP 63172774 A JP63172774 A JP 63172774A JP 17277488 A JP17277488 A JP 17277488A JP 2650969 B2 JP2650969 B2 JP 2650969B2
Authority
JP
Japan
Prior art keywords
converter
digital
input
television camera
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63172774A
Other languages
Japanese (ja)
Other versions
JPH0223778A (en
Inventor
敏郎 衣笠
宅哉 今出
龍志 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63172774A priority Critical patent/JP2650969B2/en
Publication of JPH0223778A publication Critical patent/JPH0223778A/en
Application granted granted Critical
Publication of JP2650969B2 publication Critical patent/JP2650969B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、撮像素子と、該撮像素子から得られる映像
信号をアナログ・デジタル変換するA/D変換器と、該A/D
変換器の出力であるデジタル映像信号を処理するデジタ
ル信号処理回路と、を有して成るデジタルテレビジョン
カメラ装置に関するものであり、更に詳しくは、そのデ
ジタル信号処理回路における信号処理に起因して生じる
ビットエラーによるS/N比の劣化を軽減することを可能
にした、かかるデジタルテレビジョンカメラ装置に関す
るものである。
The present invention relates to an image sensor, an A / D converter for converting a video signal obtained from the image sensor from analog to digital, and the A / D converter.
And a digital signal processing circuit for processing a digital video signal output from the converter. More specifically, the present invention relates to a digital television camera device comprising: The present invention relates to such a digital television camera device capable of reducing the deterioration of the S / N ratio due to a bit error.

〔従来の技術〕[Conventional technology]

近年、電子回路のデジタル化が進み、テレビジョンカ
メラの分野にも普及しつつある。テレビジョンカメラの
信号系のデジタル化の利点は、半導体製造技術の急速な
向上とともに大規模集積化が簡単になり、信号系の簡素
化が図れること、また、テレビジョンカメラ特有の信号
処理であるホワイトバランス,γ補正などが演算で正確
に、かつ簡単に行なえることなどが挙げられる。
2. Description of the Related Art In recent years, digitalization of electronic circuits has progressed, and electronic circuits have become widespread in the field of television cameras. The advantages of the digitization of the signal system of the television camera are that large-scale integration is simplified with the rapid improvement of semiconductor manufacturing technology, the signal system can be simplified, and signal processing unique to the television camera. White balance, γ correction, and the like can be accurately and easily performed by calculation.

第2図にデジタルカラーカメラの構成の一例をブロッ
ク図で示す。同図は特開昭61−280189号公報の第1図に
も示されており、1は撮像素子、2(21,22)はプリア
ンプ、3(31,32)はアナログ・デジタル変換器(A/D変
換器)、4はデジタル信号処理回路、5はデジタル・ア
ナログ変換器(D/A変換器)である。
FIG. 2 is a block diagram showing an example of the configuration of the digital color camera. FIG. 1 is also shown in FIG. 1 of JP-A-61-280189, wherein 1 is an image sensor, 2 (2 1 , 2 2 ) is a preamplifier, and 3 (3 1 , 3 2 ) is an analog / digital A converter (A / D converter), 4 is a digital signal processing circuit, and 5 is a digital / analog converter (D / A converter).

撮像素子1から得られたアナログ映像信号をプリアン
プ2で増幅した後、A/D変換器3でデジタル信号に変換
し、デジタル信号処理回路4で色信号の復調やホワイト
バランス,γ補正などのカメラ特有の信号処理を施し、
D/A変換器5でアナログ信号に戻す。なお、第2図にお
いて、撮像素子1の出力、プリアンプ2及びA/D変換器
3を2系統用いるものとして示したが、これは、カラー
カメラの場合、複数系統用いることが必要であることを
示す意味であるから、2系統ということにこだわる必要
はない。
After the analog video signal obtained from the image sensor 1 is amplified by the preamplifier 2, it is converted into a digital signal by the A / D converter 3, and the digital signal processing circuit 4 demodulates the color signal, white balance, and γ correction. Gives special signal processing,
The signal is returned to an analog signal by the D / A converter 5. In FIG. 2, the output of the image sensor 1, the preamplifier 2, and the A / D converter 3 are shown as using two systems. However, in the case of a color camera, it is necessary to use a plurality of systems. It is not necessary to stick to two systems because it has the meaning shown.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は、テレビジョンカメラ特有の信号処理
である(i)ノンリニア信号処理、即ちγ補正(ii)ホ
ワイトバランス、について配慮されていなかった。
The above prior art does not take into account (i) nonlinear signal processing, that is, signal processing unique to a television camera, that is, γ correction (ii) white balance.

ここでγ補正とは、テレビの送受信系では、種々の変
換過程において入力対出力の関係が直線的(リニア)で
ない、撮像カメラや受像管を使用しているので、全系統
の適当な場所において予め補正を行う必要があり、かか
る補正を云うものであること、ホワイトバランスとは、
明るい部分から暗い部分にわたって無彩色(白色)の画
像が得られるように3チャンネルの信号のレベル合わせ
を行う調整を云うものであること、は周知の通りであ
る。
Here, the γ-correction means that the transmission / reception system of a television uses an imaging camera or a picture tube in which the relationship between input and output is not linear in various conversion processes. It is necessary to make corrections in advance, and that such corrections, white balance,
It is well known that the adjustment is performed to adjust the levels of the three-channel signals so that an achromatic (white) image is obtained from a bright portion to a dark portion.

先ず(i)γ補正について第3図を用いて説明する。 First, (i) γ correction will be described with reference to FIG.

同図(a)は撮像素子1に結像される光学像の光量
(入射光量)に対するA/D変換器3の入力を、(b)はA
/D変換器3の入出力関係を、(c)はデジタル信号処理
回路4の入出力関係を、それぞれ示す。A/D変換器3に
は入射光量に比例した映像信号が入力され、A/D変換器
3も、入力信号に比例したデジタル信号を出力すること
が第3図(a),(b)から理解されるであろう。
2A shows the input of the A / D converter 3 with respect to the light amount (incident light amount) of the optical image formed on the image sensor 1, and FIG.
The input / output relationship of the / D converter 3 is shown, and the input / output relationship of the digital signal processing circuit 4 is shown in FIG. 3 (a) and 3 (b) that the A / D converter 3 receives a video signal proportional to the amount of incident light, and the A / D converter 3 also outputs a digital signal proportional to the input signal. Will be appreciated.

この時、A/D変換器3によってアナログ・デジタル変
換を行う時に量子化誤差(量子化雑音)に起因して生じ
るビットエラーΔ1は、そのままの量でデジタル信
号処理回路4に入力される。
At this time, when the A / D converter 3 performs the analog-to-digital conversion, the bit errors Δ 1 and Δ 2 generated due to the quantization error (quantization noise) are input to the digital signal processing circuit 4 as they are. Is done.

一方、デジタル信号処理回路4では、前述のようにし
てγ補正を行なうので、その入出力特性は、第3図
(c)に見られる如くである。すなわち、信号量の小さ
な時に起きるビットエラーΔは信号処理回路4の出力
においては拡大されてしまい、逆に信号量の大きな時に
起きるビットエラーΔは縮小されてしまう。したがっ
て、信号量の小さな時のS/N比が劣化し、更に、そのS/N
比の劣化したデジタル信号を演算に用いればよりS/N比
が劣化してしまうという問題があった。
On the other hand, since the digital signal processing circuit 4 performs γ correction as described above, its input / output characteristics are as shown in FIG. 3 (c). That is, the bit error delta 1 which occurs when a small amount of signal is a signal processing circuit will be enlarged in the output of the 4 bit error delta 2 which occurs when large reverse the signal amount would be reduced. Therefore, the S / N ratio when the signal amount is small deteriorates, and furthermore, the S / N ratio
There is a problem that the S / N ratio is further deteriorated when a digital signal whose ratio is deteriorated is used for calculation.

また、第3図(d)に示すように、A/D変換器3の入
出力特性をγ補正のそれと同じ特性(y=x1/γ)にす
ると、入力信号の小さな時には階調を非常に小さくする
必要があり、一般にはA/D変換器3の入力分解能を超え
る精度を必要としてしまう。すなわち、第4図に示すA/
D変換器3の入力部の量子化ステップを作り出すための
基準抵抗rの抵抗値を非常に精度良く合わせる必要があ
る。
Further, as shown in FIG. 3 (d), if the input / output characteristics of the A / D converter 3 are set to the same characteristics (y = x1 / γ ) as those of the γ correction, the gradation becomes extremely small when the input signal is small. , And generally requires an accuracy exceeding the input resolution of the A / D converter 3. That is, A /
It is necessary to adjust the resistance value of the reference resistor r for creating the quantization step at the input section of the D converter 3 very accurately.

なお、同図において、Vref.1,Vref.2は基準電圧、I
は入力端子、6(61,62,…6n)はコンパレータであっ
て、入力端子Iから入力されたアナログ信号がディジタ
ル信号となってコンパレータ61〜6nから出力されるもの
である。
In the figure, Vref.1 and Vref.2 are reference voltages, Iref
Is an input terminal, and 6 (6 1 , 6 2 ,..., 6 n ) is a comparator. The analog signal input from the input terminal I becomes a digital signal and is output from the comparators 6 1 to 6 n. .

更に、A/D変換器3の入力信号が複数の補色信号(例
えばシアン,マゼンタ等)である場合、複数の補色信号
それぞれの信号量が異なる時にホワイトバランスがとれ
るので、補色信号の段階でγ補正をかけることはできな
い。
Further, when the input signal of the A / D converter 3 is a plurality of complementary color signals (for example, cyan, magenta, etc.), white balance can be obtained when the signal amounts of the plurality of complementary color signals are different. No correction can be made.

次に(ii)ホワイトバランスについて説明する。テレ
ビジョンカメラでは、一般に照明光の色温度が3000〜10
000゜K程度の範囲で変化してもホワイトバランスをと
る必要がある。色温度が上記範囲で変化すると、撮像素
子1,及びプリアンプ2の信号出力レベルは倍から半分程
度にまで変化する。したがって、A/D変換器3の入力レ
ンジを常に有効に使用できず、ビットエラーによりS/N
比が劣化してしまうという問題があった。
Next, (ii) white balance will be described. In television cameras, the color temperature of the illumination light is generally
It is necessary to maintain a white balance even if it changes in the range of about 000K . When the color temperature changes in the above range, the signal output levels of the imaging element 1 and the preamplifier 2 change from double to about half. Therefore, the input range of the A / D converter 3 cannot always be used effectively, and the S / N
There was a problem that the ratio deteriorated.

撮像素子1に用いる色フィルタが原色フィルタである
場合、撮像素子1,及びプリアンプ2の出力信号は複数の
原色信号であるので、複数の原色信号どうしの信号レベ
ルを合わせてから(ホワイトバランスをとってから)A/
D変換器3に入力すれば、常にA/D変換器3の入力レンジ
を有効に使えることになるが、ホワイトバランスをとる
アナログ回路が必要になり回路規模が増大するし、デジ
タル的な演算でホワイトバランスをとる場合に比べ、性
能向上が図り難い。また、補色フィルタを用いて、複数
の補色信号をA/D変換器3に入力する場合には、前記の
通り、信号レベルを合わせることではホワイトバランス
はとれない。
When the color filter used for the image sensor 1 is a primary color filter, the output signals of the image sensor 1 and the preamplifier 2 are a plurality of primary color signals. Therefore, the signal levels of the plurality of primary color signals are adjusted (white balance is obtained). After) A /
If the signal is input to the D converter 3, the input range of the A / D converter 3 can always be used effectively. However, an analog circuit for obtaining white balance is required, and the circuit scale increases. It is difficult to improve the performance as compared with white balance. When a plurality of complementary color signals are input to the A / D converter 3 using a complementary color filter, white balance cannot be obtained by adjusting the signal levels as described above.

本発明の目的は、上述したテレビジョンカメラ特有の
信号処理に起因して生じるビットエラーによるS/N比の
劣化のうち、(ii)のホワイトバランスをとることに関
連して生じるそれを軽減することのできるデジタルテレ
ビジョンカメラ装置を提供することにある。
An object of the present invention is to reduce the deterioration of the S / N ratio due to the bit error caused by the above-described signal processing peculiar to the television camera, which is caused by the white balance of (ii). It is to provide a digital television camera device capable of performing such operations.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的達成のため、本発明では、撮像素子と、該撮
像素子から得られる複数系統の映像信号をそれぞれアナ
ログ・デジタル変換する複数個のA/D変換器と、該複数
個のA/D変換器の出力である複数系統のデジタル映像信
号を入力されてデジタル処理をするデジタル信号処理回
路と、を少なくも有して成るデジタルテレビジョンカメ
ラ装置において、 前記撮像素子から得られる複数系統の映像信号が対応
したA/D変換器にそれぞれ入力されるまでの各信号経路
に、それぞれ設けられた増幅器と、前記各増幅器を介し
て前記の各A/D変換器に入力される各映像信号のレベル
を大略的に揃えることにより、前記各A/D変換器におけ
る入力レンジの有効利用を可能にするべく、前記各増幅
器の利得切替を、予め定められた各増幅器利得の組み合
わせの中から最適のものを選択する形で、行う固定型の
利得切替回路と、前記各A/D変換器を介して入力され
た、大略的にレベルを揃えられた各映像信号のレベルを
調整してホワイトバランスをとる手段を有する前記デジ
タル信号処理回路と、を具備した。
In order to achieve the above object, according to the present invention, an image sensor, a plurality of A / D converters for respectively performing analog-to-digital conversion of a plurality of video signals obtained from the image sensor, and the plurality of A / D converters And a digital signal processing circuit for performing digital processing by inputting digital video signals of a plurality of systems, which are outputs of the device, in a digital television camera apparatus, at least a plurality of video signals obtained from the image sensor. Are provided on each signal path until they are input to the corresponding A / D converters, respectively, and the level of each video signal input to each of the A / D converters via the amplifiers provided therethrough. In order to enable the effective use of the input range in each of the A / D converters, the gain switching of each of the amplifiers is made the most from a predetermined combination of amplifier gains. In the form of selecting an appropriate one, a fixed gain switching circuit to be performed, and a white level by adjusting the level of each of the video signals that have been input through the respective A / D converters and that are substantially aligned in level. The digital signal processing circuit having a means for balancing.

〔作用〕[Action]

前記各増幅器を介して前記の各A/D変換器に入力され
る各映像信号のレベルが大略的に揃うように前記各増幅
器の利得切替を行い、かくして正確ではないにしても粗
くホワイトバランスをとっておけばA/D変換器3の入力
レンジを有効に利用でき、前述のS/N比劣化は軽減され
る。
The gain of each amplifier is switched so that the level of each video signal input to each of the A / D converters through each of the amplifiers is substantially aligned, and thus the white balance is coarsely adjusted even if it is not accurate. If so, the input range of the A / D converter 3 can be used effectively, and the aforementioned S / N ratio deterioration is reduced.

〔実施例〕〔Example〕

以下、本発明の一実施例を説明するわけであるが、そ
の前に、本発明の実施例の理解に役立つデジタルテレビ
ジョンカメラ装置の回路構成例を第1図により説明す
る。同図において1は撮像素子、2(21,22)はプリア
ンプ、5はD/A変換器、7(71,72)は入出力特性が第5
図に示すような折れ線特性になっているA/D変換器、8
はデジタル信号処理回路、100(100a,100b)は利得補正
回路、101は演算回路である。
Hereinafter, an embodiment of the present invention will be described. Before that, an example of a circuit configuration of a digital television camera device useful for understanding the embodiment of the present invention will be described with reference to FIG. In the figure, 1 is an image sensor, 2 (2 1 , 2 2 ) is a preamplifier, 5 is a D / A converter, and 7 (7 1 , 7 2 ) has a fifth input / output characteristic.
A / D converter with polygonal line characteristics as shown in the figure, 8
Denotes a digital signal processing circuit, 100 (100a, 100b) denotes a gain correction circuit, and 101 denotes an arithmetic circuit.

第2図の従来例と共通化できるものについては同一の
符号を付けている。また、撮像素子1の出力線数及びプ
リアンプ2の数を2つづつにしているが、これにとらわ
れる必要はない。デジタル信号処理回路8内の利得補正
回路100(100a,100bでy=(1/a1)x,y=(1/a2)x,y=
(1/a3)xという逆の係数をつけてリニアな信号に戻
し、演算回路101でホワイトバランス等の演算を行なっ
てからγ補正を行なう。
Components that can be shared with the conventional example of FIG. 2 are denoted by the same reference numerals. Further, although the number of output lines of the image sensor 1 and the number of preamplifiers 2 are two each, it is not necessary to be limited to this. Gain correction circuit 100 in digital signal processing circuit 8 (y = (1 / a1) x, y = (1 / a2) x, y =
An inverse coefficient of (1 / a3) x is added to return the signal to a linear signal, and the arithmetic circuit 101 performs an operation such as white balance, and then performs γ correction.

第6図にA/D変換器7の具体例を示す。コンパレータ6
1〜6n(nは階調数を表わす。aビットのA/D変換器では
2a階調を有す)のそれぞれの基準電圧差を、上位のコン
パレータ(例えば61と62)間と下位のコンパレータ(例
えば6n-1と6n)間で異ならせるために、基準電圧Vref.
a,Vref.b(Vref.1>Vref.a>Vref.b>Vref.2)を中間タ
ップから供給する。第5図に示すような、上側に凸の折
れ線の入出力特性にするには、Vref.a,Vref.bを供給す
る中間タップのそもそもの電圧値よりそれぞれ低い電圧
を供給すれば良い。
FIG. 6 shows a specific example of the A / D converter 7. Comparator 6
1 to 6 n (n represents the number of gradations. In an a-bit A / D converter,
The respective reference voltage difference having a 2 a gradation), in order to vary between the upper comparator (e.g. 6 1 and 6 2) between the lower comparators (e.g. 6 n-1 and 6 n), the reference Voltage Vref.
a, Vref.b (Vref.1>Vref.a>Vref.b> Vref.2) are supplied from the intermediate tap. In order to obtain the input / output characteristics of the upwardly bent polygonal line as shown in FIG. 5, it is sufficient to supply voltages lower than the original voltage values of the intermediate taps supplying Vref.a and Vref.b.

第7図にA/D変換器7の別の例を示す。回路構成は第
4図に示す従来のそれと同じであるが、各コンパレータ
の基準電圧を作る抵抗の抵抗値を上位のコンパレータの
それと下位のコンパレータのそれとで(r,r′,r″)の
如く、異ならせている。第5図に示すような上側に凸の
折れ線の入出力特性にするには、r>r′>r″の関係
を持たせれば良い。
FIG. 7 shows another example of the A / D converter 7. The circuit configuration is the same as that of the prior art shown in FIG. 4, but the resistance value of the resistor for generating the reference voltage of each comparator is set to (r, r ', r ") by that of the upper comparator and that of the lower comparator. In order to obtain the input / output characteristics of a polygonal line having an upward convex as shown in FIG. 5, the relationship of r> r ′> r ″ may be provided.

次に、デジタル信号処理回路8の具体例を第8図,第
9図にそれぞれ示す。
Next, specific examples of the digital signal processing circuit 8 are shown in FIGS. 8 and 9, respectively.

第8図において50(501,502)は利得補正回路、51は
係数回路、52は比較器、53は基準レベル発生器、54は演
算回路である。
In FIG. 8, 50 (50 1 , 50 2 ) is a gain correction circuit, 51 is a coefficient circuit, 52 is a comparator, 53 is a reference level generator, and 54 is an arithmetic circuit.

A/D変換器7の出力は第5図に示す折れ線でノンリニ
ア化されているので、第5図に示すA1,A2レベルを基準
レベル発生器53から発生させ、かかるA1,A2レベルと上
記ノンリニア化された信号を比較器52で比較し、ノンリ
ニア化された信号がA2レベル以上であれば係数(a1/a
3)を、A1レベル以上,A2レベル以下であれば係数(a1/a
2)を、A1レベル以下であれば係数1を係数回路51にお
いて有効化する。すなわち、第5図の折れ線でノンリニ
ア化された信号をリニアに戻してから演算回路54でデジ
タル的にγ補正を行なうわけである。しかも、第5図に
示す折れ線特性で圧縮された信号を、低レベルの信号を
基準にして伸長することになるので、演算回路54ではA/
D変換器7のビット数以上の有効ビット数で演算でき、
ビットエラーによるS/N劣化を抑えることができる。
Since the output of the A / D converter 7 is non-linear reduction in polygonal line shown in FIG. 5, the A 1, A 2 levels shown in Figure 5 is generated from the reference level generator 53, such A 1, A 2 comparing the level and the non-linear coded signal by the comparator 52, the coefficient if non-linear coded signal is a 2 level or higher (a1 / a
The 3), A 1 level or more, if A 2 levels following coefficients (a1 / a
2), to enable the coefficient circuit 51 with the coefficient 1 if A 1 level or less. That is, the signal which has been made non-linear by the broken line in FIG. 5 is returned to linear, and then the arithmetic circuit 54 digitally performs γ correction. In addition, the signal compressed by the broken line characteristic shown in FIG. 5 is expanded based on the low-level signal.
The operation can be performed with the number of effective bits greater than the number of bits of the D converter 7,
S / N degradation due to bit errors can be suppressed.

次に第9図に示すデジタル信号処理回路の具体例を説
明する。同図において55(551,552)は利得補正回路、5
6はアドレス発生回路、57はメモリ、58は演算回路であ
る。アドレス発生回路56は、A/D変換器7の出力レベル
に応じてアドレスを発生し、メモリ57のアドレスを選択
する。したがって、メモリ57にあらかじめリニア化のた
めのデータを入力しておけばこれを前記アドレスによっ
て読み出すことによってリニア化できる。上記リニア化
の具体例を以下に説明する。
Next, a specific example of the digital signal processing circuit shown in FIG. 9 will be described. In the figure, 55 (55 1 , 55 2 ) is a gain correction circuit,
6 is an address generation circuit, 57 is a memory, and 58 is an arithmetic circuit. The address generation circuit 56 generates an address according to the output level of the A / D converter 7 and selects an address of the memory 57. Therefore, if data for linearization is input to the memory 57 in advance, it can be linearized by reading out the data by the address. A specific example of the linearization will be described below.

まずA/D変換器7の入出力特性を第10図の折れ線の欄
で示したものとする(比較のため、リニアの欄に従来の
A/D変換器3の入出力特性を示している)。ここでAはA
/D変換器7の入力レンジを表わす。第10図の折れ線の欄
で示した入出力特性は、第5図においてal=2,a2=1,a3
=0.5とした場合のそれである。この時、A/D変換器7の
入出特性をグラフで表わすと第11図のようになる。ここ
で、信号レベルが小さい方から順に領域1,領域2,領域3
と定義しておく。
First, it is assumed that the input / output characteristics of the A / D converter 7 are shown in the broken line column of FIG.
3 shows the input / output characteristics of the A / D converter 3). Where A is A
Represents the input range of the / D converter 7. The input / output characteristics indicated by the polygonal lines in FIG. 10 are as follows: al = 2, a2 = 1, a3 in FIG.
= 0.5. At this time, the input / output characteristics of the A / D converter 7 are represented by a graph as shown in FIG. Here, region 1, region 2, and region 3 are arranged in ascending order of signal level.
Is defined.

第12図にメモリ57のアドレスに対する読み出し出力特
性を示す。領域1においては、隣接レベル同士は最小ビ
ットが異なるだけで、差00001=αである。領域2にお
いては、隣接レベル同士の差は(a1/a2)×α=2α=0
0010、領域3においては、隣接レベルの差は(a1/a3)
×α=4α=00100である。これをグラフで表わすと第1
3図のようになり、第11図の上側に凸の特性で圧縮され
たデータは、第13図の下側に凸の特性で伸長され、メモ
リ57の出力はA/D変換器7の入力信号に対しリニアな信
号になる。
FIG. 12 shows the read output characteristics for the addresses of the memory 57. In the area 1, the difference between adjacent levels is only the smallest bit, and the difference is 00001 = α. In region 2, the difference between adjacent levels is (a1 / a2) × α = 2α = 0
[0010] In the area 3, the difference between adjacent levels is (a1 / a3)
× α = 4α = 00100. If this is represented by a graph, the first
As shown in FIG. 3, the data compressed with the upward convex characteristic in FIG. 11 is expanded with the downward convex characteristic in FIG. 13, and the output of the memory 57 is the input of the A / D converter 7. The signal becomes linear with respect to the signal.

以上の説明で明らかなように、信号レベルの小さな領
域1において階調数が2倍とれ、メモリ57の出力は1ビ
ット追加された信号になり、演算回路58で精度の良い演
算が行なえる。A/D変換器7のビット数をNとすると、
N+(a1/2)ビット化が可能となる((a1/2)が整数で
なければ少数点以下を切り上げればよい)。
As is apparent from the above description, the number of gradations can be doubled in the area 1 where the signal level is small, the output of the memory 57 becomes a signal with one bit added, and the arithmetic circuit 58 can perform an accurate operation. Assuming that the number of bits of the A / D converter 7 is N,
N + (a1 / 2) -bit conversion is possible (if (a1 / 2) is not an integer, the fractional part may be rounded up).

第5図に示す折れ線特性を用いて信号圧縮を行なう別
の例を第14図に示す。同図において59(591,592)は比
較器、60は基準電圧発生回路、110は演算増幅器、SWは
スイッチ、R及びrは抵抗(抵抗値も示す)である。周
知のように第14図に示す抵抗R,r、及び演算増幅器110で
構成された増幅回路の利得Gは、スイSW1,SW2がともに
導通状態の時、 G1=R/{r1 r2 r3/(r1 r2+r2 r3+r3 r1)} スイッチSW1のみ導通状態の時、 G2=R/{r1 r2/(r1+r2)} スイッチSW1,SW2がともに非導通状態の時 G3=R/r1 となり、G1>G2>G3の関係がある。
FIG. 14 shows another example of performing signal compression using the polygonal line characteristics shown in FIG. In the figure, 59 (59 1 , 59 2 ) is a comparator, 60 is a reference voltage generating circuit, 110 is an operational amplifier, SW is a switch, and R and r are resistors (also showing resistance values). As is well known, the gain G of the amplifier circuit composed of the resistors R and r and the operational amplifier 110 shown in FIG. 14 is G 1 = R / {r1 r2 r3 / when both switches SW1 and SW2 are conducting. (r1 r2 + r2 r3 + r3 r1)} when only the conductive state switches SW1, G 2 = R / { r1 r2 / (r1 + r2)} switches SW1, SW2 are both G 3 = R / r 1 next time nonconductive, G 1 > relationship of G 2> G 3.

一方、比較器591は信号が基準電圧A1(第5図に示すA
1レベル)より大きな時はスイッチSW2を非導通状態に
し、比較器592は信号が基準電圧A2(第5図に示すA2
ベル)より大きな時はスイッチSW1を非導通状態にな
る。したがって、r1〜r3を適当に選んでG1=a1,G2=a2,
G3=a3とすれば、第5図に示す折れ線特性による信号圧
縮を、第14図の回路の入力と出力の間で行なうことがで
きる。
On the other hand, the comparator 59 1 signal reference voltage A 1 (A shown in FIG. 5
The switch SW2 large time than one level) and non-conductive, the comparator 59 2 large time than the signal reference voltage A 2 (A 2 levels shown in FIG. 5) is the switch SW1 to the non-conducting state. Accordingly, G 1 = a1, G 2 = a2 choose appropriately the r1 to r3,
If G 3 = a3, signal compression based on the broken line characteristic shown in FIG. 5 can be performed between the input and output of the circuit shown in FIG.

以上はγ補正に着目した回路構成例を、本発明の実施
例の理解に役立つ回路構成例として示したものであり、
以下にホワイトバランスに着目してなされた本発明の一
実施例を示す。
The above is a circuit configuration example focusing on γ correction, which is shown as a circuit configuration example useful for understanding the embodiment of the present invention,
An embodiment of the present invention focused on white balance will be described below.

第15図はその一実施例(ホワイトバランスに着目して
なされた本発明の一実施例)を示すブロック図である。
同実施例は、撮像素子1に原色の色フィルタを用いた場
合を例にとっている。
FIG. 15 is a block diagram showing one embodiment (one embodiment of the present invention focused on white balance).
This embodiment is directed to a case where a primary color filter is used for the image sensor 1.

同図において61は利得制御回路、62(621〜625)は増
幅器、G1〜G5は利得、63(631,632)はスイッチ、64(6
41〜643)はA/D変換器、65はデジタル信号処理回路であ
り、A/D変換器64は第1図のA/D変換器7でも第2図のA/
D変換器3でも良い。
In the figure, 61 is a gain control circuit, 62 (62 1 to 62 5 ) is an amplifier, G 1 to G 5 are gain, 63 (63 1 , 63 2 ) are switches, and 64 (6 1
4 1 to 64 3 ) are A / D converters, 65 is a digital signal processing circuit, and A / D converter 64 is the A / D converter 7 in FIG.
The D converter 3 may be used.

プリアンプ2(21〜23)の出力信号であるr(赤),g
(緑),b(青)の原色信号は、白色の被写体を撮像して
も第16図(a)に示すように色温度によって信号レベル
が変化する。したがって、色温度が高い場合と低い場合
でスイッチ63を切り換え、第16図(b)のようにすれば
A/D変換器64の入力レンジを有効に利用できる。第16図
(b)のように粗くホワイトバランスをとってから、後
段のデジタル信号処理回路65でr′,g′,b′の信号レベ
ルを演算で合わせることにより、厳密なホワイトバラン
スを容易にとることができる。
Which is the output signal of the preamplifier 2 (2 1 ~2 3) r ( red), g
The signal levels of the (green) and b (blue) primary color signals vary with the color temperature as shown in FIG. 16 (a) even when a white subject is imaged. Therefore, the switch 63 is switched between when the color temperature is high and when the color temperature is low, and as shown in FIG.
The input range of the A / D converter 64 can be used effectively. After obtaining a rough white balance as shown in FIG. 16 (b), the subsequent digital signal processing circuit 65 adjusts the signal levels of r ', g', and b 'by calculation, thereby easily achieving a strict white balance. Can be taken.

撮像素子1に補色の色フィルタW(透明),Ye(黄
色),CY(シアン),G(緑)を用いた場合の実施例を第1
7図に示す。同図において66(661〜666)は増幅器、67
(671,672)はスイッチ、68は利得制御回路、G1〜G6
利得、69(691〜694)はA/D変換器、70はデジタル信号
処理回路、71(711〜716)は係数回路、1/G1〜1/G6は係
数回路71で付加される係数、72(721,722)はスイッ
チ、73は演算回路であり、A/D変換器69(691〜694)は
第1図のA/D変換器7でも第2図のA/D変換器3でも良
い。
The first embodiment in which complementary color filters W (transparent), Ye (yellow), C Y (cyan), and G (green) are used in the image sensor 1 will be described.
Figure 7 shows. In the figure, 66 (66 1 to 66 6 ) is an amplifier, 67
(67 1, 67 2) switches, the gain control circuit 68, G 1 ~G 6 gain, 69 (69 1 to 69 4) is A / D converter, 70 is a digital signal processing circuit, 71 (71 1 to 71 6) coefficient circuit, 1 / G 1 to 1 / G 6 is a coefficient obtained by adding a factor circuit 71, 72 (72 1, 72 2) are switches, 73 is an arithmetic circuit, a / D converter 69 (69 1 to 69 4 ) may be the A / D converter 7 in FIG. 1 or the A / D converter 3 in FIG.

色フィルタW,Ye,CY,Gに対応する補色信号w,ye,cy,g
は、色温度が変化すると、白い被写体を撮像しても第18
図(a)に示すように信号レベルが変化する。したがっ
て、色温度が高い場合と低い場合でスイッチ67を切り換
えて第18図(b)に示すw′,ye′,cy′,g′のようにす
ればA/D変換器69の入力レンジを有効に利用できる。上
記切り換えと同時に、スイッチ72を切り換えて、再びw,
ye,cy,gのレベルに戻してから演算回路73に入力し、該
演算回路で原色信号に戻して、該原色信号のレベルを揃
えて厳密なホワイトバランスをとる。
Complementary color signals w, y e , cy , g corresponding to color filters W, Ye, C Y , G
When the color temperature changes, the 18th
The signal level changes as shown in FIG. Accordingly, FIG. 18 switches the switch 67 in the case when the color temperature is high and low and (b) show w ', y e', c y ', g' input of them if the A / D converter 69 as The range can be used effectively. At the same time as the above switching, the switch 72 is switched, and w,
After returning to the levels of y e , c y , and g, the signal is input to the arithmetic circuit 73, and the arithmetic circuit returns the primary color signal, and the levels of the primary color signals are aligned to obtain a strict white balance.

第19図に更に別の実施例を示す。同図において75は色
温度検出回路であり、他は第18図におけるのと同じであ
る。色温度検出回路75によって色温度が高いか低いかを
検出し、高い場合にはスイッチ67,72を上側に接続し、
低い場合には下側に接続する。この時G2>G3,G5>G4
しておけば第18図(b)の特性を自動的に得ることがで
きる。なお、第15図の実施例についても同様に色温度検
出回路75によって自動化が図れる。
FIG. 19 shows still another embodiment. In the figure, reference numeral 75 denotes a color temperature detection circuit, and the other components are the same as those in FIG. The color temperature detection circuit 75 detects whether the color temperature is high or low, and if high, connects the switches 67 and 72 to the upper side,
If lower, connect to lower side. At this time, if G 2 > G 3 and G 5 > G 4 , the characteristics shown in FIG. 18B can be obtained automatically. The embodiment of FIG. 15 can be similarly automated by the color temperature detection circuit 75.

以上の実施例では、色温度の範囲を2分割したが、3
分割以上にも同様の手段で達成できることは言うまでも
ない。また、信号w,gは色温度変化に対する信号レベル
変化が比較的少ないので、増幅器62,66、係数回路71を
1つしか用いていないので、2つ以上用いて、スイッチ
で切り換えても良い。
In the above embodiment, the range of the color temperature is divided into two.
Needless to say, it can be achieved by similar means beyond the division. Further, since the signal levels of the signals w and g have relatively little change with respect to the color temperature change, only one amplifier 62, 66 and one coefficient circuit 71 are used. Therefore, two or more signals may be used and switched by a switch.

〔発明の効果〕〔The invention's effect〕

本発明によれば、ホワイトバランスをとることに関連
して行われるアナログ・デジタル変換に際し、該アナロ
グ・デジタル変換にともなうS/N比の劣化を小さくする
ことができ、画質の良いデジタルテレビジョンカメラ装
置を提供できる。また、用いるA/D変換器のビット数を
従来より小さくすることができ、装置の小形化,低消費
電力化が図れる効果がある。
ADVANTAGE OF THE INVENTION According to this invention, the digital television camera which can reduce the deterioration of the S / N ratio accompanying the analog-digital conversion at the time of the analog-digital conversion performed in connection with taking the white balance, and has good image quality Equipment can be provided. Further, the number of bits of the A / D converter to be used can be made smaller than that of the conventional A / D converter.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を理解するのに役立つデジタル
テレビジョンカメラ装置の回路構成例を示すブロック
図、第2図はデジタルカラーカメラの従来例を示すブロ
ック図、第3図は従来のデジタルカラーカメラを構成す
る諸回路素子の入出力特性を示す特性図、第4図は従来
のA/D変換器の構成例を示す回路図、第5図は本発明に
おいても用い得るA/D変換器の入出力特性例を示す特性
図、第6図、第7図はそれぞれ本発明においても用い得
るA/D変換器の構成の具体例を示す回路図、第8図、第
9図はそれぞれ本発明の実施例を理解するのに役立つデ
ジタルテレビジョンカメラ装置の他の回路構成例を示す
ブロック図、第10図は本発明においても用い得るA/D変
換器の折れ線特性のデータによる説明図、第11図は本発
明においても用い得るA/D変換器の折れ線特性の具体例
を示す特性図、第12図は折れ線特性をメモリによって得
る場合のメモリアドレスとメモリ内容の対応を示す説明
図、第13図は本発明においても用い得るデジタル信号処
理回路に付与される折れ線特性を示す特性図、第14図は
第5図に示す折れ線特性を実現する具体例を示す回路
図、第15図は本発明の一実施例を示すブロック図、第16
図は第15図における回路動作の説明に用いる特性図、第
17図は本発明の別の実施例を示すブロック図、第18図は
第17図における回路動作の説明に用いる特性図、第19図
は本発明の更に別の実施例を示すブロック図、である。 符号の説明 7……A/D変換器、8,65,70……デジタル信号処理回路、
61,68……利得制御回路
FIG. 1 is a block diagram showing a circuit configuration example of a digital television camera device useful for understanding an embodiment of the present invention, FIG. 2 is a block diagram showing a conventional example of a digital color camera, and FIG. FIG. 4 is a characteristic diagram showing input / output characteristics of various circuit elements constituting a digital color camera, FIG. 4 is a circuit diagram showing a configuration example of a conventional A / D converter, and FIG. 5 is an A / D that can be used in the present invention. 6 and 7 are circuit diagrams showing specific examples of the configuration of an A / D converter that can also be used in the present invention. FIG. 10 is a block diagram showing another example of the circuit configuration of the digital television camera device useful for understanding the embodiment of the present invention. FIG. 10 is an explanation based on data on the polygonal line characteristics of the A / D converter that can be used in the present invention. FIG. 11 shows an A / D converter that can also be used in the present invention. FIG. 12 is a characteristic diagram showing a specific example of a polygonal line characteristic, FIG. 12 is an explanatory diagram showing the correspondence between memory addresses and memory contents when a polygonal line characteristic is obtained by a memory, and FIG. 13 is a digital signal processing circuit that can be used in the present invention. FIG. 14 is a characteristic diagram showing a polygonal line characteristic to be given, FIG. 14 is a circuit diagram showing a specific example for realizing the polygonal line characteristic shown in FIG. 5, FIG. 15 is a block diagram showing an embodiment of the present invention, and FIG.
The figure is a characteristic diagram used to explain the circuit operation in FIG.
FIG. 17 is a block diagram showing another embodiment of the present invention, FIG. 18 is a characteristic diagram used for describing the circuit operation in FIG. 17, and FIG. 19 is a block diagram showing still another embodiment of the present invention. is there. Description of reference numerals 7 …… A / D converter, 8,65,70 …… Digital signal processing circuit,
61,68 …… Gain control circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−40981(JP,A) 特開 昭60−154795(JP,A) 特開 昭61−280189(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-58-40981 (JP, A) JP-A-60-154795 (JP, A) JP-A-61-280189 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】撮像素子と、該撮像素子から得られる複数
系統の映像信号をそれぞれアナログ・デジタル変換する
複数個のA/D変換器と、該複数個のA/D変換器の出力であ
る複数系統のデジタル映像信号を入力されてデジタル処
理をするデジタル信号処理回路と、を少なくも有して成
るデジタルテレビジョンカメラ装置において、 前記撮像素子から得られる複数系統の映像信号が対応し
たA/D変換器にそれぞれ入力されるまでの各信号経路
に、それぞれ設けられた増幅器と、前記各増幅器を介し
て前記の各A/D変換器に入力される各映像信号のレベル
を大略的に揃えることにより、前記各A/D変換器におけ
る入力レンジの有効利用を可能にするべく、前記各増幅
器の利得切替を、予め定められた各増幅器利得の組み合
わせの中から最適のものを選択する形で、行う固定型の
利得切替回路と、前記各A/D変換器を介して入力され
た、大略的にレベルを揃えられた各映像信号のレベルを
調整してホワイトバランスをとる手段を有する前記デジ
タル信号処理回路と、 を具備したことを特徴とするデジタルテレビジョンカメ
ラ装置。
1. An image sensor, a plurality of A / D converters for respectively performing analog-to-digital conversion of a plurality of video signals obtained from the image sensor, and outputs of the plurality of A / D converters. A digital signal processing circuit that performs digital processing by inputting a plurality of digital video signals, and a digital television camera device that includes at least a plurality of systems of video signals obtained from the image sensor. The amplifiers provided in the respective signal paths up to the respective input to the D converter, and the levels of the respective video signals input to the respective A / D converters via the respective amplifiers are substantially aligned. Thereby, in order to enable the effective use of the input range in each of the A / D converters, the gain switching of each of the amplifiers is performed by selecting an optimum one from combinations of predetermined amplifier gains. A fixed gain switching circuit to be performed, and a means for adjusting the level of each video signal, which has been input through the respective A / D converters, and which have substantially the same level, to obtain a white balance. A digital television camera device, comprising: a digital signal processing circuit.
【請求項2】請求項1に記載のデジタルテレビジョンカ
メラ装置において、撮像対象に対する照明光の色温度を
検出する色温度検出回路を設け、該検出回路で検出した
色温度に従って前記利得切替回路により前記増幅器の利
得を切り替えることを特徴とするデジタルテレビジョン
カメラ装置。
2. A digital television camera device according to claim 1, further comprising: a color temperature detecting circuit for detecting a color temperature of illumination light for an object to be imaged, wherein said gain switching circuit controls said gain temperature in accordance with the color temperature detected by said detecting circuit. A digital television camera device, wherein the gain of the amplifier is switched.
【請求項3】請求項1又は2に記載のデジタルテレビジ
ョンカメラ装置において、前記撮像素子に補色フイルタ
を用い、前記A/D変換器には補色の映像信号を入力する
ことを特徴とするデジタルテレビジョンカメラ装置。
3. A digital television camera device according to claim 1, wherein a complementary color filter is used for said image sensor, and a complementary color video signal is input to said A / D converter. Television camera device.
JP63172774A 1988-07-13 1988-07-13 Digital television camera device Expired - Lifetime JP2650969B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63172774A JP2650969B2 (en) 1988-07-13 1988-07-13 Digital television camera device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63172774A JP2650969B2 (en) 1988-07-13 1988-07-13 Digital television camera device

Publications (2)

Publication Number Publication Date
JPH0223778A JPH0223778A (en) 1990-01-25
JP2650969B2 true JP2650969B2 (en) 1997-09-10

Family

ID=15948092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63172774A Expired - Lifetime JP2650969B2 (en) 1988-07-13 1988-07-13 Digital television camera device

Country Status (1)

Country Link
JP (1) JP2650969B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422284A (en) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd Image pickup device
KR100386080B1 (en) * 1996-09-16 2003-08-21 주식회사 하이닉스반도체 Apparatus for compensating gamma of video signals
JP2001309393A (en) * 2000-04-19 2001-11-02 Olympus Optical Co Ltd Imaging unit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840981A (en) * 1981-09-03 1983-03-10 Sony Corp Controller of image pickup device
JPS5945775A (en) * 1982-09-09 1984-03-14 Sharp Corp Gamma correcting circuit
JPS59221078A (en) * 1983-05-28 1984-12-12 Nippon Hoso Kyokai <Nhk> Contour correcting system of picture signal
JPS6195621A (en) * 1984-10-16 1986-05-14 Matsushita Electric Ind Co Ltd Parallel type a-d converter

Also Published As

Publication number Publication date
JPH0223778A (en) 1990-01-25

Similar Documents

Publication Publication Date Title
EP0542995B1 (en) Self calibrating dual range a/d converter
US5691821A (en) A/D converting apparatus and image sensing apparatus
EP0567145B1 (en) Dual range fine/coarse analog to digital converter
US5343201A (en) A-D converter
US6977603B1 (en) Nonlinear flash analog to digital converter used in an active pixel system
US4764751A (en) Method of nonlinear A/D conversion
KR940011702B1 (en) Image pickup device
US4768015A (en) A/D converter for video signal
JP2650969B2 (en) Digital television camera device
US5329111A (en) Image reader with adjustable contrast range
JP3091084B2 (en) Signal processing circuit
US5175615A (en) White balance processing device
EP0381119B1 (en) Image sensing device
JPH10285432A (en) Clamp device for video signal
JPH01256816A (en) A/d converter
JPS61263372A (en) Arithmetic processing system
JP3134401B2 (en) Auto white balance circuit of television camera device
JPH09219643A (en) A/d converter
JPH066674A (en) Image pickup device
JPH0591307A (en) Color picture reader
KR0174090B1 (en) Auto-knee circuit &amp; gamma correcting circuit for video camera
JPH06177757A (en) A/d converter
JPH01865A (en) Image signal correction circuit
JPH05316376A (en) Color picture reader
JPH05176221A (en) Gamma correction circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 12