JP2648536B2 - 電源切換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電源切換装置に関
し、特に、送電動作中の連続性を維持するための改良さ
れた電源切換装置に関する。

【０００２】

【従来の技術】一つの電源から他の電源への電源システ
ムの切り換えにより、電子機器の動作に望ましくない中
断が生じる。この停電の期間は、揮発性のデータの損失
が生じるのに十分なものであり、複雑な電気機械の動作
をしばしばリセットしてしまう。電源の切り換えは、現
在の航空機設計における地上から航空機への送電のよう
な状況で生じる。電源の切り換えはまた、保守や機器故
障からの回復中に機器のローテーションを行うために、
電力使用会社によっても必要とされる。

【０００３】

【発明が解決しようとする課題】電気機械式接触器の動
作速度は、その構成、温度、位置及びコイルに印加され
る電圧に依存する。数個の接触器を、切り換えの間に
“デッドタイム”を入れてオーバーラップをしないよう
に電源を切り換える目的のために相互に接続することは
得策でない。リレーのタイミングの可変性は、リレーの
逐次的な切り換え中のオーバーラップを消去するため
に、何ミリ秒もの時間を必要とする。数ミリ秒程度と短
い時間での繰り返しの停電は、リレーで達成することは
難しく、敏感な機器ではあまりに長くて許容することが
できない。同期していない電源システムは、相対的な電
圧の差により非常に大きな電流が発生して交流発電機を
爆発的に再調整し、大抵は両機械を破壊してしまうの
で、決して相互に接続してはならない。もし非同期の電
源システムを特別な注意を払わずに相互に電気的に接続
したならば、電気的及び機械的な損傷が生じる危険性は
著しく高い。

【０００４】本発明の目的は、ＳＣＲ素子のアノード−
カソード経路を流れる電流がゼロになる時点を正確に検
出し、この電流がゼロになったとき、一方の電源から他
方の電源に電源を切り換える電源切換装置を提供するこ
とにある。

【０００５】

【０００６】

【０００７】

【０００８】

【課題を解決するための手段】この発明の上記及び他の
目的、特徴及び利点は、以下に開示される改良された電
源切換装置によって達成される。

【０００９】３相Ｙ電力の切り換えは、２個またはそれ
以上の電源間の同期をとることなく効率的に実行するこ
とができる。同期がとれていないことは、一つの電源を
オフに切り換えてから非常に短い時間で第２の電源から
の電力を回復することにより克服することができる。停
電時間は、動作上の問題を引き起こすのに十分長い間負
荷がエネルギーを失うことが決してないように、制御及
び最小化することができる。この説明における中断時間
は、約１００ミリ秒の長さに制限され、この時間は別々
の電源間の相互作用を避けるのに十分に長く、負荷機器
の動作を可能とするのに十分に短い。

【００１０】電源間での負荷の電気的な切り換えは、も
し固体電子素子を用いて切り換えが達成されれば、正確
に制御される。電子的な切り換えは、より信頼性が高い
ものであり、機械式接触器の寿命を短くする切り換え時
の電気アークを全く発生しない。固体切り換え素子は、
非常に効率が高く、高いピーク電力レベルを取り扱うこ
とができる。しかし、それらの内部損失により熱の散逸
が生じる。これらの熱損失は、熱的破壊を避けるための
冷却が必要となり、このため固体スイッチの重量及び大
きさが著しく増大する。

【００１１】電源切換装置（ＰＴＵ）により、多数の電
力接触器が、負荷の分断を最小化するために制御された
方法で多数の電源からの電源を切り換えることが可能と
なる。ＰＴＵは、論理制御された電子スイッチを電力制
御リレーの接点と並列に使用する。論理制御された固体
スイッチと電気機械式リレーとの組み合わせにより、電
力リレーだけのものと同等の大きさのパッケージで、電
力の消費が最小の正確な切り換えタイミングが得られ
る。ＰＴＵの物理的パッケージ及びそれに付随するリレ
ーは、アーク消弧成分の除去及び過余裕の接点の必要に
より、或いはアークを取り扱う必要があることにより、
この発明によるリレー設計と同様な大きさとすることが
できる。

【００１２】

【実施例】図１は、負荷に電力を供給する一対の電力制
御リレーのタイミング動作を示す。停電時間は、リレー
タイミングの可変性を補償するために必要な“アンダー
ラップ”により、１０ミリ秒よりも長い。図２におい
て、一対のＰＴＵは、２組のリレー接点のタイミングを
そろえることにより、いずれかの電源から負荷が分離さ
れる間の“アンダーラップ”時間をより小さくすること
ができる。図３は、２個のＰＴＵ、それらの電力制御リ
レー及びＰＴＵのデータインターフェースケーブルのブ
ロック図を示す。この図においては、ＰＴＵ及びリレー
接点に電力を供給する主電源ケーブルを太線で示してい
る。

【００１３】図４は、数個のＰＴＵの動作を互いに結合
し、それらのタイミングを調整するために用いられるデ
ータ相互接続ケーブルを示す。代表的な“相Ｘ終了”を
示すラインは、その相が関係するＰＴＵのＳＣＲを通る
電流通路を示す。図９に示されているゲート導通検出器
は、ＳＣＲの電流を監視し、ＳＣＲの電流阻止能力を検
出するために用いられる。これらのデータラインは、
“新しい”ＰＴＵアッセンブリにおけるＳＣＲを順序化
し、それによってどの相でも停電時間を１００マイクロ
秒に制限するために用いられる。他の制御ラインは、送
電に伴う２個のＰＴＵ間のデータ制御の初期接続手順に
関係するものである。図５は、初期接続手順データフロ
ーのタイミング図であり、電力リレー“Ｘ”及び“Ｙ”
の典型的なＰＴＵ間支援伝送中の制御ラインの進展を示
している。

【００１４】ＰＴＵは、もしすでに負荷に電力を供給す
る他のＰＴＵがなければ、そのＰＴＵに関連するリレー
コイルが付勢されるとすぐに、並列経路のシリコン制御
整流器（ＳＣＲ）をターンオンする。このＳＣＲ素子
は、マイクロ秒で完全に導通状態となり、リレーの慣性
により機械式接点の閉成が数ミリ秒遅れる間に、任意の
負荷への突入電流も取り扱うことができる。その後、こ
のリレー接点は閉じ、約２ボルトのＳＣＲ電圧降下付近
でアークを生じることなく電流を分流し、ＰＴＵのＳＣ
Ｒにおける抵抗熱損失を除去する。

【００１５】このＰＴＵの新規な特徴は、他のＰＴＵ装
置と通信して、一つの電源から他の電源への調整負荷伝
送を行うことである。一つの電源の選択により他の電源
が置換されるので、ＰＴＵは、相終了ラインを用いて１
相ずつ電源分離ギャップの期間をまとめて制御する。Ｐ
ＴＵのタイミングの調整は、第１のリレーがターンオフ
してから新しいリレーが閉じる前までの期間中に行われ
る。このＰＴＵ間の電力を協動してハンドオフにより、
メーク切り換えを行う前のブレーク中の時間ギャップが
短縮される。各ＰＴＵは、その内部の各電源ラインのＳ
ＣＲの導通状態を示すためのモニタを有する。“古い”
ＰＴＵのためのＳＣＲの導通状態は、装置間制御のため
に他の全てのＰＴＵに対して専用バスを介して利用可能
である。各々の“新しい”ＰＴＵ ＳＣＲのセットター
ンオンタイミングは、“古い”ＰＴＵの対応する相のタ
ーンオフによって制御される。ＰＴＵはタイミングを制
御して、関連接触器の応答速度とは無関係に、各相の所
定時間の電力中断を可能とする。

【００１６】ＰＴＵは、接触器が閉じる前に“回路をメ
ーク”し、接触器が開いた後に“回路を開く”ように設
計されている。一つの例の場合には、一対の非同期Ｙ構
成電源の負荷を交互に接続するために２個の接触器が用
いられる。各接触器は、図３に示されているように、そ
れと並列に接続されたＰＴＵを有する。接触器“Ｘ”に
コイル電流が供給された時には、“Ｘ”ＰＴＵは、三つ
のラインの全てのＳＣＲ部をイネーブルとし、完全な負
荷電力の伝送を開始する。１０〜２０ミリ秒後には、接
触器は機械的に閉じ、ＳＣＲを分路することにより負荷
電流を運び、それによってそれらの内部の電力消費を停
止する。上述の一連の事象は、他のＰＴＵがオンとされ
ない場合の典型的なＰＴＵ動作である。

【００１７】接触器のコイルの通電が停止された時に
は、接点は慣性により数ミリ秒間閉じたままで、負荷に
電力を伝送し続ける。ＳＣＲ素子は、接点が開き始まる
と、アークを消去するために特定の期間連続的にゲート
がオンされる。ＰＴＵの“オーバーラップ”の期間は、
もしそれが選択されれば、他の接触器の閉止をオーバー
ラップさせるのに十分に長くなるように調整される。送
電シーケンスにおいて、このＳＣＲ導通期間は５０〜１
００ミリ秒程度であり、従ってＰＴＵの加熱は最小とな
る。もし“新しい”接触器／ＰＴＵ経路が選択されなけ
れば、ＰＴＵのタイマはＳＣＲをオフし、負荷から電力
を除去する。

【００１８】もし負荷に電力を供給するために他の電力
制御リレー（Ｙ）が選択されれば、“新しい”リレーＹ
のコイルに電流を流すことにより、Ｙ ＰＴＵがＸ Ｐ
ＴＵにスイッチ保留状態信号を送って、内部のタイムア
ウト時間が経過する前にそのＳＣＲの全てをターンオフ
するであろう。この動作により、Ｘ ＰＴＵにおけるオ
ーバーラップ動作が停止し、Ｙ ＰＴＵがリレーＹの遅
い方の機械式接点が閉じる前に電力を伝送することが可
能となる。Ｘ ＰＴＵの電流モニタは、特定の相が電力
の伝送を停止したことを示すので、“相終了”論理信号
がＹＰＴＵに送出され、その結果、１００マイクロ秒の
遅延後に、同一の電源ライン相に関連するＳＣＲをター
ンオンさせる。

【００１９】Ｘ ＰＴＵのＳＣＲは全て結局は負荷に電
力を伝送する能力を失い、この遅延は電源の負荷力率及
び回転角位置に依存する。ＳＣＲは、ゲート駆動が除去
された時に伝送を停止しないが、伝送の停止はＳＣＲを
流れる負荷電流が最小しきい値以下に減衰するまで遅延
される。負荷及び電源によって、特定のＳＣＲが非導通
になる前に１／２サイクル程度の時間が経過する。ま
た、電源ラインの周波数によって、この時間は１．２５
〜８．３３ミリ秒（４００〜６０Ｈｚ）の範囲にわた
る。この最悪の場合の時間遅れは、しかし、“新しい”
電力接触器が機械的に閉じるのに必要な時間よりも短
く、従って通常の動作を妨げない。

【００２０】ＰＴＵの設計は、機械式リレー接点の開閉
の応答時間に関連する停電を減少させるために多数の接
触器を連動する信頼性の高い方法を提供する。電力は、
電源を分離するために設けられた１００マイクロ秒のギ
ャップの間中断される。

【００２１】典型的には、Ｙ電源の線間電圧は、相−中
性点間（phase-to-neutral）電圧を３の平方根（１．７
３２）倍したものである。送電中のタイミング事象の組
み合わせが起こり得る最悪なものであるとすると、線間
電圧の最も高い割合は、公称のものから＋２７％までず
れる。交さ接続された互いに１８０°位相がずれた２個
の電源をベクトル的に加算することにより、線−中性点
間電圧の２倍の線間電圧が得られる。典型的な１１５ボ
ルトの電源システムでは、線間電圧は１９９．１８ボル
トであり、最悪の場合のスイッチ遷移中では、これは１
／３サイクル以下の間、二つの線端子間で２３０ボルト
まで上昇する。この電圧変動は、スイッチング時におけ
る２個の電源間の特定のミスマッチの結果生じるもので
あり、めったに生じない。典型的な結果は、負荷が新し
い電源に移動する時に小さな電圧降下が生じることであ
ろう。この電源の交さ接続により、新しい電源の相がい
かにしてどの角度でも古い電源の相と接続されるかを示
す図６に図示されている“レージー相”が発生する。こ
れにより損傷が生じることはなく、最悪の誤差は前に述
べたように公称値よりも＋２７％大きいものである。い
ずれかの電源に接続された全ての単相負荷は、線−中性
点間の振幅がスイッチング時間中の公称のＲＭＳ値から
ずれないので、影響を受けないであろう。

【００２２】図７は、ＰＴＵがどのようにして実装され
るかを示す図である。この設計は薄いものとなってい
て、既存のシステムにおける電力リレーの下部または上
部にアド−オンＰＴＵを載せることができるようになっ
ている。ＰＴＵ及びリレーパッケージは、標準的なリレ
ーと類似のものであって、スペースが制限され、送電中
の停電を防止する必要がある現在の設計と置き換えるこ
とができる。

【００２３】図８は、Ａ相に接続されている第１の電源
からＡ´相に接続されている第２の電源へのＡ負荷に対
する送電を可能とするゲート検出制御回路を示す。第１
のＳＣＲ１ ２４は、第１の電源ＡとＡ負荷間に接続さ
れたカソード−アノード経路を有し、第２のＳＣＲ２
２４´は第２の電源Ａ´とＡ負荷間に接続されたカソー
ド−アノード経路を有している。この目的は、ＳＣＲ１
を流れる電流が０になる時を検出することであり、これ
はＳＣＲ１のゲート３２に接続された第１の入力とＳＣ
Ｒ１のカソード４４に接続された第２の入力とを有する
第１のゲート導通検出器２０によって達成される。同様
のゲート導通検出器２０´は、ＳＣＲ２のゲート３２'
及びＳＣＲ２のカソード４４´に同様に接続されてい
る。上述のように、ゲート導通検出器２０は、ＳＣＲ１
のカソード−アノード経路を流れる電流が０になる時を
検出する。そのとき、ゲート導通検出回路２０は、図８
の論理制御装置２２'に信号を出力する。この論理制御
装置２２'は、電圧切り換えシーケンスを開始してＳＣ
Ｒ２をターンオンし、これによって切り換え（takeove
r）電源Ａ´を負荷Ａに接続する。この動作は、ＳＣＲ
１とＳＣＲ２間の送電及び監視の動作ステップのシーケ
ンスを示す図１１の論理フロー図によってよりよく理解
することができる。

【００２４】図８に示されているゲート検出制御回路は
単極性の経路だけを示している。図１０には、３相の電
源切換装置用の６個のＳＣＲアレイが示されており、そ
のうちの２個のＳＣＲは各極性Ａ、Ｂ及びＣに対して接
続されており、各ＳＣＲは各方向の電流を取り扱う。Ｓ
ＣＲの対のこのバックツーバック配置は、全波導通を行
わせるために用いられる。

【００２５】ＳＣＲのターンオフを予期するゼロ交さ点
を測定するためには、電源電圧または負荷電圧をモニタ
する装置が用いられる。電力システムにおける電源供
給、無効負荷及び分布インダクタンスにより、電源電圧
が電気的ゼロ点を通過して極性が反転した後に流れ続け
る遅相電流が発生し得る。この位相差は、電圧ゼロ交さ
点と負荷電流の反転間のタイミング間隔が最大で１／４
サイクルすなわち９０°となるので、測定誤差が生じ
る。

【００２６】“実世界”の負荷は典型的には、多数の高
調波周波数を含む非常に急峻な電流波形を示す。これら
の破壊電流は、電源及び負荷の動作条件の関数である。
高周波成分は電流波形に対しては小振幅領域でより明ら
かになるので、アノード−カソード間電流の検出値を０
とすることは非常に難しい。雑音の最低値がこのように
大きいことにより、信号対雑音比は著しく減少し、ＳＣ
Ｒのゼロ電流ターンオフ点の決定における測定誤差が大
きくなる。

【００２７】ＳＣＲを使用する用途では、ＳＣＲが実際
にエネルギーを導通している時間を決定することがしば
しば必要である。ＳＣＲのゲートがオンされた後、ＳＣ
Ｒは、それが制御している“負荷”の電源からそれ自身
のゲート駆動信号を内部で再生することができる。負荷
電流が中断されるか或いは最小持続レベル以下のレベル
に減少するまで、ＳＣＲは完全な導通状態にあり続ける
であろう。

【００２８】ＳＣＲのゲートを“調べ”てこの素子が電
流を伝導する能力を失う点を決定することが可能である
ことが見出された。この特性は、タイミングの考察が重
要である回路において有効である。この“無雑音”のゲ
ート信号は、ＳＣＲを負荷電流が流れる間発生され、Ｓ
ＣＲのカソードで測定される正のゲート電圧信号を発生
する。この再生されたゲート電圧は、カソードとゲート
間のＰＮ接合を順方向にバイアスするために必要であ
る。ＳＣＲを導通状態にトリガするために必要な振幅
は、たったの数ボルトである。ＳＣＲがターンオンされ
た後には、もし十分な負荷電流が利用できるならば、Ｓ
ＣＲはそれ自身のゲート駆動電圧を発生し続ける。外部
からのゲート駆動は、典型的な用途ではターンオン間の
数マイクロ秒の間必要とされるだけであり、その後は除
去することができる。

【００２９】実際、ゲート−カソード間電圧を検出する
ことにより、ＳＣＲの導通状態は決定される。もし負荷
及び電源が適当な電流経路を与えれば、ＳＣＲはエネル
ギーを伝導し、ゲートの電位は外部ゲート駆動なしで約
１．５ボルトとなるであろう。

【００３０】外部ゲート駆動が除去され、負荷電流がそ
のＳＣＲに対する最小持続電流以下に減衰した時、ＳＣ
Ｒのゲートの電位は０ボルトに降下するであろう。ゲー
ト駆動信号の除去とゲート電圧の減衰との間には遅延が
あり、これは数マイクロ秒必要である。この遅延は測定
誤差ではなく、ＳＣＲの接合の内部の電荷の再結合に必
要な時間である。この減衰時間の前に負荷電圧を再び印
加することにより、ゲート−カソード接合における蓄積
電荷によるＳＣＲの導通が再び開始する。

【００３１】ＳＣＲはそれ自身のゲート信号を再生する
能力を有しており、全てのダイオード素子と同様にその
Ｐ−Ｎ接合の内部に電荷を蓄積することができる。この
ゲート電荷の蓄積により、ＳＣＲは、電荷が散逸するの
に十分な時間が経過しなければ、負荷電流が０に降下し
た後に再び導通を開始することができる。重要な用途で
は、ＳＣＲが完全にオフとなり、印加電圧を阻止するこ
とができる正確な点を知ることは非常に有益である。

【００３２】ここで述べられる測定技術は、ゲート端子
におけるＳＣＲの電圧振幅を検出するものである。駆動
信号が除去された後、カソードに対するゲート電圧の振
幅がモニタされる。このアプローチでは、ＳＣＲが完全
にターンオフする時を決定するために０．１ボルトのし
きい値電圧レベルが選ばれる。電圧比較器により、ゲー
ト電圧が０．１ボルトのＤＣレベルを超える時を指示す
るための論理出力レベルが得られる。

【００３３】図９の概略図は、比較器と電圧基準とを用
いるＳＣＲのゲートしきい値検出を達成する一つの方法
を示す。この概略図は、抵抗を介してＳＣＲのゲートに
接続されている比較器の負の入力を有している。この抵
抗は、短絡保護のために加えられたものであり、さもな
ければ必要ないものである。ＩＣ２の正の入力には、調
整可能なしきい値レベルが供給される。このしきい値レ
ベルは、この例ではＤＣ０．１ボルトである。

【００３４】ＳＣＲが電流を伝導せず、外部ゲート駆動
がない時には、比較器は、ハイの出力論理レベルを出力
することによりこの状態を示す。この信号は、ＳＣＲが
電流を阻止することができ、オフとなったと考えられる
点に対応する。低コストであることに加えて、この検出
方法の速度及び精度は、ＳＣＲ素子をモニタするための
魅力的な方法を提供するものである。ＳＣＲのゲートに
おける信号は、負荷電流に乱れを全く持たないローのＤ
Ｃレベルである。この減少した雑音検出アプローチによ
り、ゼロ電流検出素子で負荷をモニタする必要がなくな
る。

【００３５】数個のＳＣＲを用いるＳＣＲ回路では、こ
のゲート検出アプローチは、各ＳＣＲのターンオフ点を
より良く記述することによって、システム制御を改善す
ることができる。前述のように、ＳＣＲのゲートリード
のこのゲート監視は内部バイアスを示し、本質的に“無
負荷雑音”である。このカソード基準信号により、ＳＣ
Ｒ素子の動作に対する共通駆動及び検出点が得られる。

【００３６】ゲート電圧の減衰は、ＳＣＲが導通を保持
するために必要な内部再生駆動を実際に失う時を示す信
頼性のある指標となる。所定の素子上の特定のゲート電
圧点を正確に監視することより、特定のＳＣＲが非導通
状態であると考えることができる点が規定される。この
点は、この素子の内部ダイ温度に良く追従する。この方
法でタイミング誤差は除去され、回路電流がゼロ値を通
過することを検出するためのライン電流センサをモニタ
する必要がない。ＳＣＲのゼロライン電流弁は、このＳ
ＣＲが内部的に順方向にバイアスされている間に発生す
ることができ、その点でＳＣＲは付加的な外部ゲートト
リガを行うことなく導通を再び開始することができる。

【００３７】図１１において、論理フロー図は、ライン
上に電源切換装置があるか否かを決定するステップ５０
から開始する。もしライン上に電源切換装置があれば、
どのような動作も開始されない。もしライン上に電源切
換装置がなければ、コイル電流が使用できるか否かを決
定するステップ５２に進む。もしコイル電流が使用でき
なければ、遅延が強制的に行われる。もしコイル電流が
使用できれば、システムが全てのＳＣＲのゲートをオン
とするステップ５４に進む。次に、コイル電流がオンか
否かを決定するステップ５６に進み、もしそれがオンで
あれば、ループ遅延が強制的に行われる。もしコイル電
流がオンでなければ、ＳＣＲを遮断する１００ミリ秒の
タイマを開始するステップ５８に進む。次に、“スイッ
チ保留”状態のラインがあるか否かを決定するステップ
６０に進む。もしスイッチ保留状態のラインがなけれ
ば、ループ遅延が強制的に行われる。もしいくつかの
“スイッチ保留”状態のラインがあれば、ステップ６４
に進む。ステップ６４はＳＣＲをターンオフし、各“相
終了”状態のラインがあればそれを示す。次に、全ての
三つの“相終了”状態が生じたか否かを決定するステッ
プ６６に進む。もしそれらが生じなかったならば、遅延
が強制的に行われる。もしそれらが生じなかったなら
ば、送電終了が生じたか否かを決定するステップ６８に
進む。もし送電終了が生じなかったならば、１００ミリ
秒のタイムアウト間隔が経過したか否かをステップ６９
で決定する。もし経過したならば、全ての状態のライン
が落とされるステップ７０に進む。もしステップ６８で
送電終了が生じたと決定されたならば、再びステップ７
０に進み、全ての状態ラインが落とされる。

【００３８】このようにして、第１のＳＣＲ１の導通状
態の破壊と第２のＳＣＲ２の導通状態の形成との間の遷
移が滑らかに行われる。

【００３９】図１１の論理フロー図において、ステップ
６２は１００ミリ秒タイマが経過したか否かを決定す
る。もしこの１００ミリ秒タイマが経過しなかったなら
ば、ステップ６０に戻り、“スイッチ保留”状態のライ
ンがあるか否かを決定する。

【００４０】図１１のステップ６６において、３相終了
状態の全てが生じていなかったことが決定されれば、所
定の数ミリ秒が経過したか否かを決定するステップ６５
に進む。もしこの所定のミリ秒が経過したならば、見掛
け上の故障が生じ、故障信号が出力される。もし所定の
ミリ秒がステップ６５で経過しなかったならば、再びス
テップ６６に戻り、全ての三つの“相終了”状態が生じ
たか否かを決定する。

【００４１】この送電装置により、必ずしも同期がとら
れない２個またはそれ以上のＹ構成電源間の送電中の電
力の連続性が得られる。

【００４２】１／２相の図である図８は、ＰＴＵに関連
した機能素子のいくつかを示す。これらの素子において
は、２個のリレーがある。これらは２個の電源としての
Ａ相からのもの及びＡ´相からのものである。これら
は、リレー１０及びリレー１０´として識別される１組
の接触器を通り、これらの各々はＳＣＲ２４及びＳＣＲ
２４´の並列接続によって橋絡されている。この設計に
おけるＳＣＲは、２０及び２０´で識別される素子駆動
装置ＤＤによって制御される。これらの装置は基本的に
は、ＳＣＲがそれ自身の再生効果で導通している時に、
それをターンオンすることによって、またその動作をモ
ニタして必要な時に示すことによって、ＳＣＲの動作を
制御する。これらの素子駆動装置は、図８に示され、論
理制御素子２２及び２２´を互いに接続するために用い
られるデータケーブル３４及び３４´によって互いに接
続されている。これらの２個の素子駆動装置及び検出回
路ＤＤ２０及び２０´の組み合わせの間においては、論
理制御装置２２及び２２´は、Ａ相と負荷の新しい電源
のＡ´相との間の切り換えが可能である。負荷端子は、
Ａ及びＡ´に共通接続される。

【００４３】図９は、素子駆動回路及び検出回路を示
す。基本的には、素子が動作する方法は、ＳＣＲ１がト
ランジスタＱ１によってターンオンされることである。
Ｑ１は光アイソレータＩＣ１により制御される。ゲート
駆動信号Ａがアイソレータによりターンオンされる時に
はいつでも、光電流がトランジスタＩＣ１をターンオン
してトランジスタＱ１のゲートに電流を供給する。この
電流は、トランジスタをターンオンする１６ボルトの電
源から供給される。次に、この電流は、抵抗Ｒ１３を介
してＳＣＲ１のゲートに供給される。Ｒ１３は、数オー
ム程度の非常に小さな抵抗であり、Ｑ１に供給される駆
動量を電流制御トランジスタＱ４がモニタ及び制御する
ことを可能とする十分な検出能力を与えるために用いら
れるに過ぎない。この配置により、ＳＣＲのゲートに入
る電流は、Ｒ１３のしきい値によって設定され、Ｑ４に
よって制御されるある値となる。これによって、ゲート
電流を供給する１６ボルトの電源により素子をターンオ
ンすることができる。ある時点では、ＳＣＲ１をターン
オフすることが望ましい場合があり、このような場合に
は、フォトダイオードへのゲート駆動Ａは電源から切り
離される。ＩＣ１がターンオフし、それによってＱ１へ
の駆動が除去され、ＳＣＲ１に供給されるゲート電流が
ターンオフされる。しかし、ＳＣＲ１はすぐにはターン
オフしない。これは、電力伝導曲線を通してのサイクル
の途中におけるものであるからである。このサイクルの
途中の事象は、ＳＣＲ１が電源ライン周波数によって何
ミリ秒後かにターンオフすることを意味する。ＳＣＲ１
がターンオフする時間は、いくつかの素子を互いに接続
する場合にしばしば重要となり得る。この特別な用途で
は、数千オームの抵抗値を有する抵抗Ｒ１８は、ＳＣＲ
１のゲート電圧をモニタする。この電圧は、ＩＣ２上で
基準として用いられる１００ミリボルトのしきい値を与
える基準電圧と比較される。比較器ＩＣ２は、ＳＣＲの
ゲート電圧をモニタし、ＳＣＲのゲート電圧が１００ミ
リボルト以下に減衰した点でＩＣ２の出力は論理的にロ
ーとなり、ＩＣ３のＬＥＤフォトダイオードを通して１
６ボルトの電源から電流を引き抜く。次にこのＬＥＤ
は、光アイソレータを介して出力電流を流してＩＣ３す
なわち出力トランジスタをターンオンする。これによっ
て、光学的に分離されたインターフェースにより、ＳＣ
Ｒ１がターンオフする時点を決定することができる。こ
れを全てモニタする方法は、ＳＣＲのゲート電流が除去
された時に、このＳＣＲはアノード−カソードの極性が
反転される時まで導通状態を継続するという事実を利用
する。これは、電源ラインの周波数によって、発生する
のに数ミリ秒かかる。この実施例では、再生効果のＳＣ
Ｒによって内部的に供給されるゲート電圧を実際に監視
する。この再生は、負荷の下でＳＣＲの振幅及び極性が
適当なものである限り生じるものである。このゲート電
圧をモニタして１００ミリボルト未満に降下する時を見
出すことにより、ＳＣＲの条件を高信頼性でモニタし
て、約３０マイクロ秒以内にカットオフまたはターンオ
フする時を決定することができた。これは、標準的な電
流プローブを用いた場合に比べて数オーダー正確であ
る。

【００４４】図１０において、基本のＰＴＵはブロック
図で示されている。このＰＴＵは、３組の端子と電源相
Ａ、Ｂ及びＣと負荷端子Ａ´、Ｂ´及びＣ´とから成
る。このＰＴＵは、ＰＴＵの切り換え動作を制御する論
理制御装置の制御の下で接触器と並列に設けられるもの
である。図１０に示されている各素子すなわち文字ｅは
本質的に、図９において前述された素子駆動装置及び検
出器のうちの一つによって制御されるＳＣＲである。こ
れらのバックツーバックのうちの二つを合成することに
より、ＰＴＵ素子を介して電源から負荷への完全な導通
あるいは３６０°の導通を得ることができる。これらの
全ての利点は、ＰＴＵが接触器を分路することができる
こと及びより正確なタイミングが得られて、遷移スイッ
チング時間の間の停電を最小にして制御することができ
る方法で一つの電源から負荷に送電することができるこ
とである。以前は、この場合、機械式接触器の機械的な
時間遅延及びヒスチリシスに頼らなければならなかっ
た。ＰＴＵ内の論理制御装置２２の構成要素は、元のＰ
ＴＵと新しいＰＴＵとの間のＰＴＵ素子が両方とも初期
接続手順が一致していることを確実にする初期接続手順
ルーチンを単に与える素子である。これによって、ＰＴ
Ｕは、一つの電源から他の電源への電力の伝送の経過を
モニタし追跡することを可能になる。これについては図
５に示されている。

【００４５】図１０に示されている論理制御装置２２
は、図１１の機能フロー図に示されている機能を実行す
る記憶されたプログラムステップシーケンスを記憶する
メモリにバスによって接続されたＣＰＵを含むマイクロ
プロセッサとすることができる。実行される機能は、図
１０に示されているそれらの各素子からの入力を必要と
する。これらの機能は、図１１に示されているように実
行され、制御信号は論理制御装置２２から図１０の送電
装置の各素子に出力される。図１１に示されている機能
を実行するために、図１０の論理制御装置２２のための
プログラムされたマイクロプロセッサを用いる代わり
に、ハード配線された複合論理を設けることができるこ
とはこの発明の範囲に含まれるものである。

【００４６】図８は、Ａ相として特徴付けられる第１の
電源１４からＡ´相として特徴付けられる第２の電源１
４´への負荷１２の移動を可能とするように接続された
２個の送電装置（ＰＴＵ）２５及び２５´の配置の全体
回路図である。スイッチ１８は、コイル電流電圧源１６
を導線１９を介して第１のリレー１０のリレーコイル２
８に選択的に接続するか、或いは電圧源１６を導線１９
´を介して第２のリレー１０´のコイル２８´に接続す
る。第１のリレー１０は、第１の電源１４と負荷１２と
の間に電流導通経路を選択的に与えるようにコイル２８
によって作動される対応する一対の導体接点２６を有す
る。第２のリレー１０´は、第２の電源１４´と負荷１
２とを選択的に接続するようにコイル２８´によって作
動される対応する一対のリレー接点２６´を有する。ス
イッチ１８は、例えば、２極単投スイッチで、それで、
リレー１０及びリレー１０´は同時にオンにならない。

【００４７】図１に示すように、接点２６が閉じられる
と、スイッチ１８が導線１９に接続された時には電源１
４から負荷１２に電力が伝導される。もし、例えば、ス
イッチ１８が瞬間的に変化して他方の導線１９´と接触
すると、接点２６の接点の機械的慣性及び第２のリレー
１０´上の接点２６´の機械的慣性により、リレー１０
の開放及びリレー１０´の閉止に最小の遅延が生じる。
これは、接点２６が開放する瞬間とそれよりも後の接点
２６´が閉止する瞬間との間の、図１に示されている１
０ミリ秒以上の停電について示されている。従来では問
題を生じ、この発明によって解決されるのは、１０ミリ
秒以上のこの長い停電である。

【００４８】図８において、ノード４２及び４４でリレ
ー接点２６と並列に接続されている端子を有する電源切
換装置（ＰＴＵ）２５が示されている。これに対応し
て、第２の電源切換装置２５´は、ノード４２´及び４
４´でリレー１０´のリレー接点２６´と並列に接続さ
れている端子を有する。電源切換装置２５は、ノード４
２と４４間に接続された一次アノード−カソード間電流
導通経路を有するＳＣＲ２４を有する。ＳＣＲ２４のゲ
ート導線３２は、図９に詳細に示されているゲート駆動
及び検出回路２０の第１の入力に接続されている。

【００４９】図８に示されている電源切換装置は更に、
２入力ＡＮＤゲート３６を有する論理部を含む。この２
入力ＡＮＤゲート３６は、リレーコイル２８に電流を供
給する導線１９に接続された第１の入力と、１００マイ
クロ秒の遅延３８に接続された第２の入力とを有する。
第２のＰＴＵ２５´からのライン３４´は、ＰＴＵ２５
´のＳＣＲ２４´が電流を導通していることを示す２値
信号を伝送する。この２値信号は、インバータ４０で反
転され、この加算反転信号は１００マイクロ秒の遅延３
８を介してＡＮＤゲート３６の第２の入力に供給され
る。ライン３０上のＡＮＤゲート３６の出力は、図９に
示されているゲート駆動及び検出回路２０の一部分であ
る発光ダイオードＩＣ１に印加される。

【００５０】ＰＴＵ２５´の対応素子は、´を付した符
号で示されている。この例では、ＰＴＵ２５´は、第１
のＰＴＵ２５における素子と同等である。

【００５１】動作時には、スイッチ１８が、リレー１０
のコイル２８にコイル電流を供給する導線１９に電圧源
１６を接続すると仮定しよう。これによって、接点２６
が閉止状態となり、電源１４から負荷１２に電流が流れ
る。コイル２８に印加されコイル電流を発生する正電圧
は、ＡＮＤゲート３６の一方の入力にも印加される。そ
して、この例では、ＳＣＲ２４´及び第２のＰＴＵ２５
´を通って電流が流れないので、ライン３４´上の２値
ロー信号はインバータ４０で反転され、遅延３８を介し
てＡＮＤゲート３６の第２の入力に供給される２値ハイ
信号になる。これによって、ライン３０上に正電圧が得
られ、これがＬＥＤ ＩＣ１を連続的に付勢する。そし
て、これによって、図９のゲート駆動及び検出回路がラ
イン３４上に出力信号を与える。

【００５２】図９を参照すると、ゲート駆動及び検出回
路２０は、発光ダイオードＩＣ１に電流を供給するライ
ン３０を有していることがわかる。この発光ダイオード
ＩＣ１は、光アイソレータ構成の対応するフォトトラン
ジスタに光を照射し、それによってＦＥＴ素子Ｑ１のゲ
ートに相対的に正の電圧が印加される。これによって、
比較器ＩＣ２の端子４６に印加される正の電圧が得られ
る。そして、これによって、ライン３４上に出力信号を
供給する第２の光アイソレータＩＣ３に信号が供給され
る。

【００５３】図８に戻ると、この例のこの段階におい
て、スイッチ１８を、導線１９から切り離され、第２の
導線１９´に接続されるように切替える。これによっ
て、第１のリレー１０のコイル２８を流れるコイル電流
が終了され、第２のリレー１０´のコイル２８´を通っ
て電流が流れ始める。しかしながら、前述のように、第
１のリレー１０の接点２６及び第２のリレー１０´の接
点２６´の機械的慣性のため、第１のリレー１０の接点
の開放と第２のリレー１０´の接点の閉止間には少なく
とも１０ミリ秒の遅延があるであろう。しかしながら、
第１のＰＴＵ２５の動作及び第２のＰＴＵ２５´の第２
の動作を通して、停電時間は１０ミリ秒以上から、約１
００マイクロ秒またはそれ以下に減少される。これは以
下のようにして達成される。

【００５４】図９からわかるように、ＳＣＲ２４のゲー
ト電極３２は、抵抗Ｒ１８を介して比較器ＩＣ２の端子
４６に接続されている。比較器ＩＣ２の他方の端子４８
は、この例では約１００ミリボルトの基準電圧に接続さ
れている。ＳＣＲ２４は、アノードに接続されたＰ型に
ドープされたシリコンと、Ｎ型層と、ゲート３２に接続
されたＰ型層と、カソード端子に接続されたＮ型層とか
ら成る。もしアノードがカソードに対して相対的に正に
バイアスされれば、初期正電圧がゲート電極３２に印加
されるまで、アノードからカソードに電流は流れないで
あろう。アノードからカソードに流れる電流が持続電流
よりも一旦大きくなると、正のゲート電圧を印加する必
要はもはやなくなり、アノード−カソード間電流の大き
さが持続電流の大きさ以下に減少するまで電流が流れ続
けるであろう。ゲート電極とカソード間のＰＮ接合は、
アノードからカソードに電流が流れている場合、平行板
コンデンサと同様な方法で電荷を蓄積する。通常の動作
電流がアノードからカソードに流れている期間中のゲー
ト電極３２とカソード間の電位差は、シリコンダイオー
ドの順方向バイアスダイオード降下である０．７ボルト
程度である。この発明によれば、ゲートとカソード間の
電位差を監視することにより、アノードからカソードに
流れる電流の終了を決定することができる。ＳＣＲ２４
の電極３２は、図９に示されているように、比較器ＩＣ
２の端子４６に接続されている。比較器ＩＣ２の端子４
８は、約０．１ボルトの基準電位に接続されている。従
って、ＳＣＲ２４のアノードとカソード間に流れる電流
がほぼ０アンペアに降下すると、比較器ＩＣ２の端子４
６で検出されるゲート電極３２とカソードとの間の電位
差は、端子４８に印加される基準電圧である０．１ボル
ト以下に降下する。これによって、比較器ＩＣ２は、光
アイソレータＩＣ３への出力信号の供給を停止し、ライ
ン３４上の出力信号が終了する。これによって、図２に
示されている１００マイクロ秒の停電期間が開始する。

【００５５】ライン３４上での出力信号の正レベルから
ローレベルへの遷移は、第２のＰＴＵ′のインバータ４
０′によって反転され、１００マイクロ秒の遅延３８′
を介される。図２に示されている停電期間を支配するの
はこの遅延３８′である。この遅延３８′による１００
マイクロ秒の遅延後、正に立ち上がる信号は、２入力Ａ
ＮＤゲート３６′の第２の入力に印加される。この例の
第２段のスイッチ１８は導線１９′に接続されるので、
ＡＮＤゲート３６′の第１の入力に正の信号が得られ、
ライン３０′上で第２のＰＴＵ２５′のゲート駆動およ
び検出回路２０′のＬＥＤ ＩＣ１′に正の信号が印加
される。図９を参照して、ＰＴＵ２５′のゲート駆動お
よび検出回路２０′を示す回路図を考える。光アイソレ
ータＩＣ１が付勢され、ＦＥＴ素子Ｑ１が第２のＳＣＲ
２４′のゲート電極に導線３２′を介してゲート電圧を
印加する。これによって、このＳＣＲ２４′がターンオ
ンし、第２の電源１４′がＳＣＲ２４′を通って負荷１
２に電流を流す。従って、第２のリレー１０′の接点２
６′の機械的慣性が閉止の過程になおあり、また電気的
に閉止していなくても１００マイクロ秒以下の遅延で負
荷１２に電流を回復することができる。第２のリレー１
０′のリレー接点２６′が閉止した後、このリレー１
０′は電源１４′と負荷１２間に並列経路を提供し、負
荷１２に電流を供給する。ＳＣＲ２４′をオンのままに
しておくか否かは自由であり、この発明の他の実施例に
おいては、ＳＣＲ２４′は、リレー接点２４′が閉止さ
れた後にターンオフされることができる。これによっ
て、ＳＣＲ２４′を通って電流が流れることから生じる
電力の消費とゲート駆動および検出回路２０′の動作と
を最小にすることができる。

【００５６】図８に示されている実施例は、Ａ相におけ
る半波電流導通とＡ´相における半波電流導通とを調節
する。全波電流導通の場合、Ａ相は２個のＰＴＵ２５を
有する。第１のＰＴＵは図８に示されているようなＳＣ
Ｒ極性を有し、第２のＰＴＵはＳＣＲ２４と並列に接続
されているが逆極性である。これに対応して、ＰＴＵ２
５´と逆極性の第２のＰＴＵもまた、Ａ´相の全波処理
に用いられる。

【００５７】もし３相の全波電流処理を望むならば、図
３に概略的に示されているように、６個ずつ一体となっ
た全部で１２個のＰＴＵが用いられる。

【００５８】この発明の動作を図１２及び図１３ととも
に以下に説明する。図１２は、ＳＣＲ２４の概略図であ
る。この図１２は、特に、Ｐ型領域８４に接続されたア
ノード８０と、ＰＮ接合を介してこのＰ型領域８４に接
続されたＮ型領域８６と、ＰＮ接合を介してこのＮ型領
域８６に接続されたＰ型領域８８と、ＰＮ接合を介して
このＰ型領域８８に接続されたＮ型領域９０とから成る
内部構造を示している。このＰ型領域８８にはゲート電
極３２が接続され、Ｎ型領域９０にはカソード８２が接
続されている。ＳＣＲの動作は従来より周知であり、次
のように特徴付けることができる。ＳＣＲは動作を特徴
付ける三つの特徴を有する。第１の特徴は、アノードか
らカソードへの一次電流が流れるように再生状態を開始
するために端子３２にゲートトリガ電流が必要であるこ
とである。ＳＣＲの第２の特徴は、Ｐ型領域８８とＮ型
領域９０との間のＰＮ接合における再生を持続するため
に、しばしば“ラッチング電流”と呼ばれる、アノード
からカソードへの最小主電流が必要であることである。
ＳＣＲの第３の特徴は、アノード８０とカソード８２間
の主電流の減少により、しばしば“保持電流”と呼ばれ
る、大きさが０よりも少し大きい、あるレベルの電流の
流れでターンオフすることである。この発明の発明者に
より見出されたことは、ゲート端子３２とカソード８２
間で測定することができるオフ状態のゲート電圧しきい
値が存在し、このしきい値以下では、アノード８０とカ
ソード８２間に更に電流が流れないことである。シリコ
ン材料から成る典型的なシリコン制御整流器の場合、Ｐ
型領域８８とＮ型領域９０間の順方向バイアスダイオー
ド降下は、全波電流がアノード８０からカソード８２に
流れている場合には０．７ボルトである。本発明者によ
り、アノードからカソードへの電流がほぼ０に降下する
と、これは、０．１ボルト以下のゲート３２とカソード
８２間の電位差を測定することにより検出することがで
きることが見出された。これが、図１３に示されている
動作の原理である。これはまた、ゲート駆動及び検出回
路２０がＳＣＲ２４の電流導通状態をモニタし、切り換
え信号を発生してＳＣＲ２４のアノード８０からカソー
ド８２への電流の流れが終了したことを示す原理でもあ
る。

【００５９】

【発明の効果】以上説明したようにこの発明は、一方の
電源から他方の電源への切り換え中の望ましくない中断
を防止することができる。

【図面の簡単な説明】

【図１】負荷に交互に電力を供給する一対の電力制御リ
レーのタイミング動作を示すタイミング図である。

【図２】図１のリレー接点のタイミングと同様に、いず
れかの電源から負荷が分離される間の制御された時間の
長さを短くすることができる電源切換装置を示す図であ
る。

【図３】２個の電源切換装置、それらの電力制御リレー
及びデータインターフェース制御ケーブルのブロック図
である。

【図４】２個の送電回路の動作を互いに結合し、それら
のタイミングを調整するために用いられるデータ相互接
続ケーブルを示す図である。

【図５】電源切換装置間の制御切り換え中の制御ライン
の経過を示す、初期接続手順データフローのタイミング
図である。

【図６】新しい電源相が任意の相対位相角で古い電源相
になることを説明するための“レージー相”を示す図で
ある。

【図７】電源切換装置を実装化する方法を示す図であ
る。

【図８】電源切換装置の１／２相の実行を説明するため
の回路図である。

【図９】ゲート導通検出回路の回路図である。

【図１０】３相電源切換装置のＳＣＲアレイのブロック
図である。

【図１１】電源切換装置間の制御のための監視及び切り
換えシーケンスを示す論理フロー図である。

【図１２】ＳＣＲの詳細図である。

【図１３】ＳＣＲのオフ状態のゲート電圧プロット図で
ある。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 負荷に接続された第１の電源から、前記
   負荷に接続された第２の電源に電源を切り換える電源切
   換装置であって、 前記第１の電源と前記負荷との間に接続されたアノード
   −カソード経路とゲートとを有する第１のＳＣＲ素子
   と、前記第２の電源と前記負荷との間に接続されたアノ
   ード−カソード経路とゲートとを有する第２のＳＣＲ素
   子と、 前記第１のＳＣＲ素子の前記ゲートと前記カソードとの
   間に接続され、出力を有するゲート導通検出器と、 前記ゲート導通検出器の前記出力に結合された入力と前
   記第２のＳＣＲ素子の前記ゲートに結合された出力とを
   有する論理制御装置とを備え、 前記ゲート導通検出器は、前記第１のＳＣＲ素子の前記
   アノード−カソード経路を流れる電流が実質的にゼロに
   低下して、前記第１のＳＣＲ素子のゲートとカソード間
   の電圧が所定電圧以下になったとき、前記論理制御装置
   に信号を出力し、 前記論理制御装置は、前記ゲート導通検出器からの前記
   信号の受信に応答して所定の遅延時間を設定した後、前
   記第２のＳＣＲ素子の前記ゲートに結合されるゲート付
   勢信号を出力し、 前記第１のＳＣＲ素子の導通と前記第２のＳＣＲ素子の
   導通との間に正確な停電時間が実現されることを特徴と
   する電源切換装置。
2. 【請求項２】 負荷に接続された第１の電源から、前記
   負荷に接続された第２の電源に電源を切り換える電源切
   換装置であって、 前記第１の電源と前記負荷との間に接続されたアノード
   −カソード経路とゲートとを有する第１のＳＣＲ素子
   と、前記第２の電源と前記負荷との間に接続されたアノ
   ード−カソード経路とゲートとを有する第２のＳＣＲ素
   子と、 前記第１のＳＣＲ素子の前記ゲートと前記カソードとの
   間に接続され、出力を有する第１のゲート導通検出器
   と、 前記第２のＳＣＲ素子の前記ゲートと前記カソードとの
   間に接続され、出力を有する第２のゲート導通検出器
   と、 前記第１のゲート導通検出器の前記出力に結合された入
   力と前記第２のＳＣＲ素子の前記ゲートに結合された出
   力とを有する第１の論理制御装置と、 前記第２のゲート導通検出器の前記出力に結合された入
   力と前記第１のＳＣＲ素子の前記ゲートに結合された出
   力とを有する第２の論理制御装置とを備え、 前記第１及び第２のゲート導通検出器はそれぞれ、関連
   する前記ＳＣＲ素子の前記アノード−カソード経路を流
   れる電流が実質的にゼロに低下して、前記関連するＳＣ
   Ｒ素子のゲートとカソード間の電圧が所定電圧以下にな
   ったとき、関連する前記論理制御装置の入力に信号を出
   力し、 前記第１及び第２の論理制御装置はそれぞれ、関連する
   前記ゲート導通検出器からの前記信号の受信に応答して
   所定の遅延時間を設定した後、関連する前記ＳＣＲ素子
   の前記ゲートに結合されるゲート付勢信号を出力し、 前記第１のＳＣＲ素子の導通と前記第２のＳＣＲ素子の
   導通との間に正確な停電時間が実現されることを特徴と
   する電源切換装置。