JP2648026B2 - バスドライバ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バスドライバ回路のフ
ローティングおよびショート防止手段に関する。

【０００２】

【従来の技術】バスドライバ回路には従来から、イネー
ブル信号が有効となることにより使用可能状態となって
入力信号端子の入力に応じた出力を行い、イネーブル信
号が無 効となると使用不能状態となり、出力がハイイン
ピーダンスとなって電流の流れない状態となるトライス
テートバッファが利用される。ひとつのバスに対して複
数のトライステートバッファが接続されるが、すべての
トライステートバッファが同時に使用不能状態となる
と、バスへの入力がない状態となってしまう。このよう
な状態を以下「フローティング状態」という。また、２
以上のトライステートバッファが同時に使用可能状態と
なると、例えばひとつのトライステートバッファが電源
電圧を出力する一方で別のトライステートバッファがグ
ランドに接続される可能性がある。このように、同一の
バスに接続された２以上のトライステートバッファが同
時に使用可能状態となることを以下「ショート状態」と
いう。従来のバスドライバ回路では出力がフローティン
グまたはショート状態になると、これに接続される後段
の集積回路の論理が誤動作したり、性能が劣化したり、
集積回路自体を破壊したりする。そこでフローティング
防止回路を組み込むかまたはフローティング状態やショ
ート状態にならないようなイネーブルの入力信号制御を
行っている。

【０００３】従来のフローティング防止回路の一例を図
３に示す。図３で、トライステートバッファ２０および
２１のイネーブル信号がすべてロウレベルであると、そ
の出力はすべてハイインピーダンスになる。そこでトラ
イステートバッファ２０および２１のイネーブル信号を
ノア素子２３の入力にしてこれをトライステートバッフ
ァ２２のイネーブル信号とすることにより、トライステ
ートバッファ２２の出力がロウレベルになり、フローテ
ィングの防止ができる。また、ショート対策はイネーブ
ルの入力信号制御によって行っていた。

【０００４】

【発明が解決しようとする課題】従来のバスドライバ回
路では、フローティング防止回路を追加することでフロ
ーティングを防止できるが、回路を追加してショート対
策することは困難であった。

【０００５】本発明は、このような欠点を除去するもの
で、回路出力のフローティングまたはショート状態の発
生を回避することができるバスドライバ回路を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段】本発明は、イネーブル信
号端子に入力される信号が有効のときには使用可能状態
となって入力信号端子の入力に応じた出力を行い、上記
イネーブル信号端子に入力される信号が無効のときには
使用不能状態となる複数の第一のトライステートバッフ
ァと、入力信号端子が固定電位に接続されイネーブル信
号端子に入力される信号が有効のときには使用可能状
態、無効のときには使用不能状態となる第二のトライス
テートバッファと、上記複数の第一のトライステートバ
ッファのいずれのイネーブル信号端子にも有効の信号が
入力されていないときには上記第二のトライステートバ
ッファのイネーブル信号端子の入力を有効にするフロー
ティング防止手段とを備えたバスドライバ回路におい
て、上記複数の第一のトライステートバッファのそれぞ
れに対応して入力されるイネーブル信号を監視してそれ
ぞれのイネーブル信号が有効となるときのフロントエッ
ヂを検出する検出手段と、上記イネーブル信号のいずれ
かでフロントエッヂが検出されたときにはそのイネーブ
ル信号に対応する第一のトライステートバッファのイネ
ーブル信号端子の入力を有効に設定し、他のイネーブル
信号のフロントエッヂが検出されるまでその状態を保つ
制御手段とを備え、上記フローティング防止手段は、上
記イネーブル信号のいずれかのフロントエッヂが最初に
検出されるまで上記第二のトライステートバッファのイ
ネーブル信号端子の入力を有効に保つ手段を含むことを
特徴とする。

【０００７】上記有効に保つ手段はリセット信号の入力
により上記第二のトライステートバッファのイネーブル
信号端子の入力を有効に初期設定する手段を含み、上記
制御手段は、上記リセット信号の入力に対し、いずれの
イネーブル信号にもフロントエッジが検出されていない
ことを条件として、上記第一のトライステートバッファ
のそれぞれのイネーブル信号端子の入力を無効に初期設
定する手段を含むことらがよい。具体的には、上記検出
手段は、上記第一のトライステートバッファの それぞれ
に対応して、イネーブル信号を反転するインバータおよ
びこのインバータの出力とイネーブル信号とを入力とす
るナンド素子とからなる検出回路を含み、上記制御手段
は、上記第一のトライステートバッファおよび上記検出
回路のそれぞれに対応して、二つのナンド素子からな
り、一方のナンド素子には対応する検出回路の出力およ
び他方のナンド素子の出力が入力され、他方のナンド素
子には上記一方のナンド素子の出力、対応する検出回路
以外の検出回路の出力およびリセット信号が入力され、
上記一方のナンド素子の出力が対応する第一のトライス
テートバッファのイネーブル信号端子に接続された第一
の制御回路を含み、上記有効に保つ手段は、二つのナン
ド素子からなり、一方のナンド素子にはリセット信号お
よび他方のナンド素子の出力が入力され、他方のナンド
素子には上記一方のナンド素子の出力と各検出回路の出
力を論理積演算した信号とが入力され、前記一方のナン
ド素子の出力が上記第二のトライステートバッファのイ
ネーブル信号端子に接続された第二の制御回路を含むこ
とがよい。

【０００８】

【作用】バスドライバ回路に入力されるイネーブル信号
のフロントエッヂを検出し、この検出結果によりトライ
ステートバッファのイネーブル信号入力端子の入力を制
御する。本明細書では、トライステートバッファを制御
するために外部から入力される信号を特に「イネーブル
信号」とし、実際にトライステートバッファのイネーブ
ル信号端子に入力される信号と区別する。ショート対策
のため従来は、イネーブル信号そのものを制御する必要
があった。これに対して本発明では、イネーブル信号の
フロントエッヂが検出された場合に、対応するトライス
テートバッファを使用可能状態、他のトライステートバ
ッファを使用不能状態とすることで、ショート状態を回
避する。また、いずれかのトライステートバッファが使
用可能状態となった後には、イネーブル信号が無効とな
ってもその状態を維持させることにより、フローティン
グ状態となることを防止する。いずれのトライステート
バッファも使用可能状態となっていないときには、特別
に設けた第二のトライステートバッファによりフローテ
ィング状態となることを防止する。

【０００９】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成を示す回路接続
図である。図２はイネーブル信号がアクティブハイの場
合についてのこの実施例の動作を示すタイミング図であ
る。

【００１０】この実施例の構成を図１に基づき説明す
る。

【００１１】立ち上りエッヂを検出するエッヂ検出回路
１２は、イネーブル信号ＥＮ１を入力とするインバータ
５と、このインバータ５の出力とイネーブル信号ＥＮ１
とを入力とする２入力のナンド素子４とで構成される。
制御回路１３は２入力のナンド素子２と３入力のナンド
素子３とのたすきがけ構成とし、２入力のナンド素子２
の入力の一入力はエッヂ検出回路１２に接続され、３入
力のナンド素子３の二つの入力のうち一つは立ち上りエ
ッヂを検出するエッヂ検出回路１４に接続され、もう一
つにはリセット信号ＲＳＴが入力される。トライステー
トバッファ１は、イネーブル信号端子が制御回路１３の
出力に接続され、入力信号端子にはデータＤＡ１が入力
される。

【００１２】エッヂ検出回路１４は、イネーブル信号Ｅ
Ｎ２を入力とするインバータ１０と、このインバータ１
０の出力とイネーブル信号ＥＮ２とを入力とする２入力
のナンド素子９とで構成される。制御回路１５は２入力
のナンド素子７と３入力のナンド素子８のたすきがけ構
成とし、２入力のナンド素子７の一入力はエッヂ検出回
路１４に接続され、３入力のナンド素子８の二つの入力
のうち一つはエッヂ検出回路１２に接続され、もう一つ
にはリセット信号ＲＳＴが入力される。トライステート
バッファ６は、イネーブル信号端子が制御回路１５の出
力に接続され、入力信号端子にはデータＤＡ２が入力さ
れる。

【００１３】制御回路１９は２入力のナンド素子１７お
よび１８のたすきがけ構成とし、２入力のナンド素子１
７の一入力にはリセット信号ＲＳＴが入力され、２入力
のナンド素子１８の一入力はエッヂ検出回路１２および
１４の出力に接続する２入力のアンド素子１６の出力に
接続されている。トライステートバッファ１１は、イネ
ーブル信号端子が制御回路１９の出力に接続され、入力
がＧＮＤに接続されている。トライステートバッファ
１、６および１１の出力は並列に接続されている。

【００１４】次に、このバスドライバ回路の動作につい
て図２のタイミング図を用いて説明を行う。リセット信
号ＲＳＴのレベルをロウレベルにすると制御回路１３、
１５および１９が初期設定され、制御回路１３および１
５の出力がロウレベルになり、また制御回路１９の出力
がハイレベルになる。これにより、トライステートバッ
ファ１および６が使用不能状態となってその出力がハイ
インピーダンスになり、またトライステートバッファ１
１は使用可能状態となってその出力がロウレベルにな
る。次にリセット信号ＲＳＴをハイレベルに立ち上げて
も制御回路１３、１５および１９の出力は保持される。
次にイネーブル信号ＥＮ１がハイレベルに立ち上ると、
エッヂ検出回路１２で信号の変化を検出し、その信号に
より制御回路１３の出力がハイレベルに変化し、制御回
路１５および１９の出力がロウレベルに変化し、データ
ＤＡ１がＯＵＴに出力される。次にイネーブル信号ＥＮ
２がハイレベルに立ち上るとエッヂ検出回路１４で信号
の変化を検出し、その信号により制御回路１５の出力が
ハイレベルに変化し、制御回路１３および１９の出力が
ロウレベルに変化し、データＤＡ２がＯＵＴに出力され
る。イネーブル信号ＥＮ１およびＥＮ２がロウレベルに
立ち下ってもエッヂ検出回路１２および１４はその変化
を検出しないので、制御回路１３、１５および１９の出
力は保持される。この動作によってイネーブル信号ＥＮ
１およびＥＮ２が共にハイレベルまたはロウレベルのと
きでもトライステートバッファの出力ショートおよびフ
ローティングを防止することができる。上述の説明では
エッヂ検出回路１２、１４でフロントエッヂが検出され
ていない状態でリセット信号ＲＳＴのレベルがロウレベ
ルになった場合について説明したが、エッヂ検出回路１
２、１４のいずれかがフロットエッヂを検出している場
合には制御回路１３、１５はリセット信号ＲＳＴの影響
を受けず、制御回路１９の出力もすぐにロウレベルとな
る。これはリセット直後にフロントエッヂが検出された
場合に相当する。

【００１５】この実施例ではイネーブル信号がアクティ
ブハイの場合について説明したが、イネーブル信号がア
クティブロウの場合についてもこの実施例と同様の効果
が得られるものであれば、この実施例に限ったものでは
ない。

【００１６】

【発明の効果】本発明は、以上説明したように、イネー
ブル信号制御を行わずにフローティングおよびショート
を防止することができる効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例の回路図

【図２】図１の回路動作を説明するタイミング図

【図３】従来のバスドライバ回路のフローティング防止
回路

【符号の説明】

１、６、１１、２０、２１、２２ トライステートバ
ッファ ２、３、４、７、８、９、１７、１８ ナンド素子 ５、１０ インバータ １２、１４ エッヂ検出回路 １３、１５、１９ 制御回路 １６ アンド素子 ２３ ノア素子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 イネーブル信号端子に入力される信号が
   有効のときには使用可能状態となって入力信号端子の入
   力に応じた出力を行い、上記イネーブル信号端子に入力
   される信号が無効のときには使用不能状態となる複数の
   第一のトライステートバッファと、 入力信号端子が固定電位に接続されイネーブル信号端子
   に入力される信号が有効のときには使用可能状態、無効
   のときには使用不能状態となる第二のトライステートバ
   ッファと、 上記複数の第一のトライステートバッファのいずれのイ
   ネーブル信号端子にも有効の信号が入力されていないと
   きには上記第二のトライステートバッファのイネーブル
   信号端子の入力を有効にするフローティング防止手段と
   を備えたバスドライバ回路において、上記複数の第一のトライステートバッファのそれぞれに
   対応して入力されるイネーブル信号を監視してそれぞれ
   のイネーブル信号が有効となるときのフロントエッヂを
   検出する検出手段と、 上記イネーブル信号のいずれかでフロントエッヂが検出
   されたときにはそのイネーブル信号に対応する第一のト
   ライステートバッファのイネーブル信号端子の入力を有
   効に設定し、他のイネーブル信号のフロントエッヂが検
   出されるまでその状態を保つ制御手段と を備え、 上記フローティング防止手段は、上記イネーブル信号の
   いずれかのフロントエッヂが最初に検出されるまで上記
   第二のトライステートバッファのイネーブル信号端子の
   入力を有効に保つ手段を含む ことを特徴とするバスドラ
   イバ回路。
2. 【請求項２】 上記有効に保つ手段はリセット信号の入
   力により上記第二のトライステートバッファのイネーブ
   ル信号端子の入力を有効に初期設定する手段を含み、 上記制御手段は、上記リセット信号の入力に対し、いず
   れのイネーブル信号にもフロントエッジが検出されてい
   ないことを条件として、上記第一のトライステートバッ
   ファのそれぞれのイネーブル信号端子の入力を無効に初
   期設定する手段を含む 請求項１記載のバスドライバ回
   路。
3. 【請求項３】 上記検出手段は、上記第一のトライステ
   ートバッファのそれぞれに対応して、イネーブル信号を
   反転するインバータおよびこのインバータの出力とイネ
   ーブル信号とを入力とするナンド素子とからなる検出回
   路を含み、 上記制御手段は、上記第一のトライステートバッファお
   よび上記検出回路のそれぞれに対応して、二つのナンド
   素子からなり、一方のナンド素子には対応する検出回路
   の出力および他方のナンド素子の出力が入力され、他方
   のナンド素子には上記一方のナンド素子の出力、対応す
   る検出回路以外の検出回路の出力およびリセット信号が
   入力され、上記一方のナンド素子の出力が対応する第一
   のトライステートバッファのイネーブル信号端子に接続
   された第一の制御回路を含み、 上記有効に保つ手段は、二つのナンド素子からなり、一
   方のナンド素子にはリセット信号および他方のナンド素
   子の出力が入力され、他方のナンド素子には上記一方の
   ナンド素子の出力と各検出回路の出力を論理積演算した
   信号とが入力され、前記一方のナンド素子の出力が上記
   第二のトライステートバッファのイネーブル信号端子に
   接続された第二の制御回路を含む 請求項２記載のバスド
   ライバ回路。