JP2646973B2 - Method of forming semiconductor crystal surface - Google Patents
Method of forming semiconductor crystal surfaceInfo
- Publication number
- JP2646973B2 JP2646973B2 JP5276579A JP27657993A JP2646973B2 JP 2646973 B2 JP2646973 B2 JP 2646973B2 JP 5276579 A JP5276579 A JP 5276579A JP 27657993 A JP27657993 A JP 27657993A JP 2646973 B2 JP2646973 B2 JP 2646973B2
- Authority
- JP
- Japan
- Prior art keywords
- domain
- silicon
- arsenic
- germanium
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体結晶表面の形成方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor crystal surface.
【0002】[0002]
【従来の技術】SiやGeの(100)方位の結晶表面
では、通常二つの方位のドメインが同時に表面上に混在
する。従来はこのドメイン構造を人工的に制御する技術
として、その面方位(100)方向から傾け、単一ドメ
イン化をする方法が知られている。2. Description of the Related Art In a (100) crystal surface of Si or Ge, domains in two directions are usually mixed on the surface at the same time. Conventionally, as a technique for artificially controlling this domain structure, a method of forming a single domain by inclining from the plane direction (100) is known.
【0003】[0003]
【発明が解決しようとする課題】シリコン(Si)やゲ
ルマニウム(Ge)など単一元素からなる(100)方
位の半導体上にガリウム砒素(GaAs)等の化合物半
導体を成長するためには、その結晶構造の違いから、ア
ンチフェ−ズドメインの発生を抑制するため、基板表面
の単一ドメイン化が望ましい。一方、従来の方法で作成
された半導体結晶表面は、正確な(001)結晶方向か
ら4°以上傾けるため、表面上の原子層ステップの密度
が多くなる。このため、この様な表面上に他の物質を成
長した場合、その界面におけるステップ密度も高くな
る。高ステップ密度の界面はデバイスの特性にしばしば
悪影響を与える。たとえば、この基板上に同時にシリコ
ン酸化膜などの絶縁膜を成長させると、この界面に存在
するステップによりデバイスの耐圧が劣化する等の問題
点がある。SUMMARY OF THE INVENTION In order to grow a compound semiconductor such as gallium arsenide (GaAs) on a (100) oriented semiconductor made of a single element such as silicon (Si) or germanium (Ge), the crystal must be grown. Due to the difference in structure, it is desirable to form a single domain on the substrate surface in order to suppress the generation of antiphase domains. On the other hand, the surface of a semiconductor crystal formed by a conventional method is inclined by 4 ° or more from the exact (001) crystal direction, so that the density of atomic layer steps on the surface increases. Therefore, when another substance is grown on such a surface, the step density at the interface is also increased. Interfaces with high step densities often adversely affect device characteristics. For example, if an insulating film such as a silicon oxide film is grown on the substrate at the same time, there is a problem that the step at the interface deteriorates the breakdown voltage of the device.
【0004】また、このシリコンまたはゲルマニウムの
(100)基板上にガリウム砒素層を成長させる場合、
特公平2−36060号公報にあるように、最初のシリ
コンまたはゲルマニウム基板の酸化膜除去のために砒素
圧下で表面を加熱し、その上に基板温度450℃の低温
でガリウム砒素のバッファ層を成長させ、さらにその上
に通常のガリウム砒素層の成長温度でガリウム砒素を成
長させる方法が知られている。しかし、この方法ではシ
リコンまたはゲルマニウム基板の表面は単一ドメインに
はならない。その結果文献アプライド・フィジクス・レ
ターズ(Applied Physics Lette
rs)60(5),3 February 1992,
p616−618に示されるように、バッファ層の中に
アンチフェーズドメインが入ってしまう。Further, when a gallium arsenide layer is grown on the silicon or germanium (100) substrate,
As disclosed in Japanese Patent Publication No. 2-36060, the surface is heated under an arsenic pressure in order to remove an oxide film of the first silicon or germanium substrate, and a gallium arsenide buffer layer is grown thereon at a low temperature of 450 ° C. A method is known in which gallium arsenide is grown thereon at a normal gallium arsenide layer growth temperature. However, in this method, the surface of the silicon or germanium substrate does not become a single domain. As a result, Applied Physics Letters
rs) 60 (5), 3 February 1992,
As shown in p. 616-618, the anti-phase domain enters the buffer layer.
【0005】本発明の目的は、正確な結晶面からの傾斜
角が小さい場合においても、シリコンまたはゲルマニウ
ムの(100)表面のドメインを単一化することであ
る。It is an object of the present invention to unify the domain of the silicon or germanium (100) surface even when the inclination angle from the exact crystal plane is small.
【0006】[0006]
【課題を解決するための手段】本発明の半導体結晶表面
の形成方法は、二つの方向のドメインが混在するシリコ
ン(Si)またはゲルマニウム(Ge)結晶の(10
0)表面上に、原子層一層程度分の砒素(As)あるい
はアンチモン(Sb)を、600℃以上の基板温度で飽
和吸着させることを特徴とする。According to the present invention, there is provided a method of forming a semiconductor crystal surface, comprising the steps of: forming a silicon (Si) or germanium (Ge) crystal in which domains in two directions are mixed;
0) Arsenic (As) or antimony (Sb) of about one atomic layer is saturatedly adsorbed on the surface at a substrate temperature of 600 ° C. or more.
【0007】[0007]
【作用】シリコン(Si)またはゲルマニウム(Ge)
の(100)表面は、その原子配列がその表面特有な再
配列構造をとるため、その変形によって表面内の<01
1>方向とそれと直交した方向で向きが反対な応力が発
生する。実際のこれら(100)表面では、直交した二
つの方向のドメインが混在することで、その異方的な応
力を表面全体として打ち消しあい、安定化している。こ
の様なドメイン構造の表面では、そのドメインの境界は
一原子層高さのステップになる。しかし、この(10
0)上の表面ステップの形成エネルギーに関してはSA
ステップおよびSB ステップと呼ばれるに種類の一原子
層ステップの形成エネルギーの和より、DB ステップと
呼ばれる二原子層ステップの形成エネルギーの方が小さ
い。このため、表面の方位が(100)方向から大きく
ずれたステップ密度の大きい表面では、この効果が優先
的に働き、表面は二原子層高さのステップから構成され
る単一ドメインになる。[Action] Silicon (Si) or germanium (Ge)
(100) surface has a rearrangement structure peculiar to the surface of its atomic arrangement.
A stress is generated whose direction is opposite in the 1> direction and in a direction orthogonal to the 1> direction. In the actual (100) surface, domains in two orthogonal directions coexist, so that the anisotropic stress is canceled out as a whole and stabilized. On the surface of such a domain structure, the boundaries of the domain are steps of one atomic layer height. However, this (10
0) For the formation energy of the above surface steps, S A
Than the sum of the formation energy type single atomic layer steps referred to as a step and S B step, smaller for formation energy of diatomic layer step called D B step. For this reason, on a surface having a large step density in which the orientation of the surface is greatly deviated from the (100) direction, this effect works preferentially, and the surface becomes a single domain composed of diatomic layer height steps.
【0008】上述の二つの方向のドメインが混在するシ
リコンまたはゲルマニウム(100)表面に砒素(A
s)やアンチモン(Sb)を吸着すると、この異方的な
応力が方向が変化する。この新たな応力は表面内の<0
11>方向とそれと直交した方向で同じ向きになり、直
交した二つのドメインの混在による応力の緩和効果はな
い。さらに、この吸着した表面に於けるステップの形成
エネルギーの大小関係は、吸着前と定性的には同じであ
る。そのため、表面を安定構造に変化させることによ
り、表面を二原子層高さのステップから構成された単一
ドメインにすることが出来る。Arsenic (A) is applied to the surface of silicon or germanium (100) in which the above-described two directions of domains are mixed.
When s) or antimony (Sb) is adsorbed, the direction of the anisotropic stress changes. This new stress is <0 in the surface.
The direction is the same in the 11> direction and the direction orthogonal thereto, and there is no stress relaxation effect due to the mixture of two orthogonal domains. Furthermore, the magnitude relation of the formation energy of the step on the adsorbed surface is qualitatively the same as before the adsorption. Therefore, by changing the surface to a stable structure, the surface can be made into a single domain composed of steps of a height of two atomic layers.
【0009】ただし、前述の特公平2−36060号公
報で述べられている、酸化膜除去温度の様な、砒素やア
ンチモンの蒸発する程度の高い基板温度での吸着では、
表面が熱力学的な平衡状態にならず、その構造は安定構
造と異なった形状になり、表面ドメインは単一化しな
い。However, in the case of adsorption at a high substrate temperature at which arsenic or antimony evaporates, such as the oxide film removal temperature, described in Japanese Patent Publication No. 2-36060 described above,
The surface is not in thermodynamic equilibrium, its structure is different from the stable structure, and the surface domains are not unified.
【0010】[0010]
【実施例】まず、正確な(100)面から<011>方
向に1°傾いたSi基板を準備し、超高真空中でのアニ
ール等の通常の方法で表面を清浄化した。この清浄表面
は図1に示すように、各ドメインが一原子層高さのステ
ップで区切られたダブルドメインの表面であった。図中
の矢印はドメインの方向を示している。この基板を分子
線エピタキシー装置内で、基板温度を600℃に保った
状態で、1×60-6 Pa程度の砒素雰囲気中に5分間
晒し、一原子層の砒素を表面上に飽和吸着させた。この
処理により、表面は図2に示すような単一ドメイン表面
になった。つまり図1の清浄表面では一原子層高さのス
テップを境界とした直交した二種類の方向のドメイン
(2×1構造と1×2構造)が存在するのに対し、砒素
吸着表面では図2のように二原子層高さのステップを境
界とした一種類の方向のドメイン(2×1ドメイン)だ
けになる。なお吸着前の2×1構造はSiダイマーから
なる2×1構造であるのに対し、吸着後のそれは砒素ダ
イマーからなる2×1構造である。EXAMPLE First, a Si substrate tilted by 1 ° in the <011> direction from an accurate (100) plane was prepared, and the surface was cleaned by a normal method such as annealing in an ultra-high vacuum. As shown in FIG. 1, this clean surface was a double domain surface in which each domain was separated by a step of one atomic layer height. The arrow in the figure indicates the direction of the domain. This substrate was exposed to an arsenic atmosphere of about 1 × 60 −6 Pa for 5 minutes in a molecular beam epitaxy apparatus while maintaining the substrate temperature at 600 ° C., so that one atomic layer of arsenic was saturatedly adsorbed on the surface. . This treatment resulted in a single domain surface as shown in FIG. In other words, the clean surface of FIG. 1 has two orthogonal domains (2 × 1 structure and 1 × 2 structure) that are bounded by a step of one atomic layer height, whereas the arsenic adsorbed surface has two domains (FIG. 2). , There is only one type of domain (2 × 1 domain) bounded by a step of a height of two atomic layers. Note that the 2 × 1 structure before adsorption is a 2 × 1 structure made of Si dimer, whereas that after adsorption is a 2 × 1 structure made of arsenic dimer.
【0011】本実施例ではSiとAsの例を示したが、
SiとSb、GeとAs、GeとSbでもよい。In this embodiment, an example of Si and As has been described.
Si and Sb, Ge and As, and Ge and Sb may be used.
【0012】[0012]
【発明の効果】以上述べたように、本発明によれば、シ
リコン(Si)またはゲルマニウム(Ge)の結晶表面
上に砒素(As)あるいはアンチモン(Sb)を、それ
ら原子が蒸発しない温度で、原子層一層分程度吸着さ
せ、表面の安定なドメイン構造を変化させることで、表
面のドメインを単一化することが出来る。As described above, according to the present invention, arsenic (As) or antimony (Sb) is deposited on the crystal surface of silicon (Si) or germanium (Ge) at a temperature at which these atoms do not evaporate. By adsorbing about one atomic layer and changing the stable domain structure on the surface, the domain on the surface can be unified.
【0013】この表面を利用することにより、シリコン
またはゲルマニウム(100)表面上に、直に単一ドメ
インのガリウム砒素(GaAs)などの化合物半導体結
晶を成長させることが出来る。なおAsやSbが吸着し
た基板上にGaAsを成長させたときGaAs中にAs
やSbが拡散する可能性もあるが、III−V族結晶中
に同種又は異種のV族元素がわずかに混入しても素子を
作製する上では問題にならない。By utilizing this surface, a single-domain compound semiconductor crystal such as gallium arsenide (GaAs) can be grown directly on the silicon or germanium (100) surface. When GaAs is grown on a substrate on which As or Sb is adsorbed, As is contained in GaAs.
There is a possibility that Sb or Sb may be diffused, but even if the same or different group V element is slightly mixed in the group III-V crystal, there is no problem in fabricating the device.
【図1】シリコンの清浄表面のドメイン構造を示した図
である。FIG. 1 is a diagram showing a domain structure of a clean surface of silicon.
【図2】砒素を吸着させたシリコン表面のドメイン構造
を示した図である。FIG. 2 is a diagram showing a domain structure of a silicon surface on which arsenic is adsorbed.
Claims (2)
ン(Si)またはゲルマニウム(Ge)結晶の(10
0)表面上に、原子層一層程度分の砒素(As)あるい
はアンチモン(Sb)を、600℃以上の基板温度で飽
和吸着させることを特徴とする半導体結晶表面の形成方
法。1. A silicon (Si) or germanium (Ge) crystal (10) in which domains in two directions are mixed.
0) A method for forming a surface of a semiconductor crystal, wherein arsenic (As) or antimony (Sb) of about one atomic layer is saturatedly adsorbed on a surface at a substrate temperature of 600 ° C. or more.
ン(Si)またはゲルマニウム(Ge)結晶の(10
0)表面上に、原子層一層程度分の砒素(As)あるい
はアンチモン(Sb)を、分子線エピタキシー法により
600℃以上の基板温度で飽和吸着させることを特徴と
する半導体結晶表面の形成方法。2. A silicon (Si) or germanium (Ge) crystal (10) in which domains in two directions are mixed.
0) A method for forming a semiconductor crystal surface, wherein arsenic (As) or antimony (Sb) of about one atomic layer is saturatedly adsorbed on a surface by a molecular beam epitaxy method at a substrate temperature of 600 ° C. or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276579A JP2646973B2 (en) | 1993-11-05 | 1993-11-05 | Method of forming semiconductor crystal surface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276579A JP2646973B2 (en) | 1993-11-05 | 1993-11-05 | Method of forming semiconductor crystal surface |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07130663A JPH07130663A (en) | 1995-05-19 |
JP2646973B2 true JP2646973B2 (en) | 1997-08-27 |
Family
ID=17571438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5276579A Expired - Fee Related JP2646973B2 (en) | 1993-11-05 | 1993-11-05 | Method of forming semiconductor crystal surface |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2646973B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61253819A (en) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | Compound semiconductor single crystal growth method |
JPH0773098B2 (en) * | 1987-03-19 | 1995-08-02 | 富士通株式会社 | Method for growing compound semiconductor crystal on substrate of group IV element |
-
1993
- 1993-11-05 JP JP5276579A patent/JP2646973B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
APPL.PHYS.LETT.44(12)(1984)(米)P.1149−1151 |
Also Published As
Publication number | Publication date |
---|---|
JPH07130663A (en) | 1995-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4872046A (en) | Heterojunction semiconductor device with <001> tilt | |
US4845044A (en) | Producing a compound semiconductor device on an oxygen implanted silicon substrate | |
EP0232082A2 (en) | Semiconductor deposition method and device | |
JP2006522469A5 (en) | ||
JP4382748B2 (en) | Semiconductor crystal growth method | |
US5690736A (en) | Method of forming crystal | |
JP2646973B2 (en) | Method of forming semiconductor crystal surface | |
JPH02295127A (en) | Manufacturing method of semiconductor device and hetero-junction bipolar transistor produced by that method | |
JPH04199507A (en) | Solid phase diffusion of n-type impurity to iii-v compound semiconductor | |
JP3985288B2 (en) | Semiconductor crystal growth method | |
JP2535738B2 (en) | Semiconductor device | |
JPH05267175A (en) | Compound semiconductor substrate | |
JP2000182960A (en) | Compound semiconductor wafer and manufacture thereof | |
JP2959767B2 (en) | Semiconductor substrate, semiconductor device and method of manufacturing the same | |
JPH01161822A (en) | Element and manufacture thereof | |
JPH06291052A (en) | Compound semiconductor substrate, semiconductor device using it, and manufacture of semiconductor substrate | |
JP2599576B2 (en) | Method for growing two-dimensional thin film of group III-V compound semiconductor | |
JPH02119123A (en) | Manufacture of semiconductor device | |
JP2592832B2 (en) | Crystal formation method | |
JPH08153683A (en) | Compound semiconductor device on silicon substrate and its manufacture | |
JPH04133416A (en) | Semiconductor crystal substrate and manufacture thereof | |
JP2972230B2 (en) | Joint structure | |
JP2721683B2 (en) | Method for growing compound semiconductor thin film crystal | |
JPS63148616A (en) | Manufacture of semiconductor device | |
JPH05136171A (en) | Manufacture of semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
LAPS | Cancellation because of no payment of annual fees |