JP2959767B2 - Semiconductor substrate, semiconductor device and method of manufacturing the same - Google Patents

Semiconductor substrate, semiconductor device and method of manufacturing the same

Info

Publication number
JP2959767B2
JP2959767B2 JP62285076A JP28507687A JP2959767B2 JP 2959767 B2 JP2959767 B2 JP 2959767B2 JP 62285076 A JP62285076 A JP 62285076A JP 28507687 A JP28507687 A JP 28507687A JP 2959767 B2 JP2959767 B2 JP 2959767B2
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
buffer layer
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62285076A
Other languages
Japanese (ja)
Other versions
JPH01125918A (en
Inventor
好司 玉村
芳文 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62285076A priority Critical patent/JP2959767B2/en
Publication of JPH01125918A publication Critical patent/JPH01125918A/en
Application granted granted Critical
Publication of JP2959767B2 publication Critical patent/JP2959767B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板並びに半導体装置及びその製造
方法に関する。 〔発明の概要〕 本発明は、Si基板、石英基板、サファイア基板または
SiC基板上にバッファ層を介してこのバッファ層より格
子定数が小さい半導体層を形成することにより良質の半
導体層が設けられている半導体基板を提供することがで
きるようにしたものである。 〔従来の技術〕 異種半導体により形成される半導体ヘテロ接合は、素
子を作製する上で必須のものである。例えば、この半導
体ヘテロ接合は、用途でいえば高速半導体素子と光半導
体素子とをモノリシック化した光電子集積回路(OEI
C)、種類でいえばSi系素子とGaAsまたはInP系素子との
モノリシック化など非常に広範囲かつ重要な応用の基本
となるものである。 GaAs/Siヘテロ接合は、この半導体ヘテロ接合の代表
的な例である。このGaAs/Siヘテロ接合は、Si基板上にG
aAs層を成長させることにより形成される。しかしなが
ら、GaAsの格子定数は5.6534Åであるのに対してSiの格
子定数は5.43086Åであり、それらの差は約4%と大き
いため、このSi基板上に成長されるGaAs層中の欠陥密度
は大きく、良質なGaAs層を成長することは困難である。 応用物理、第55巻、第11号(1986)第1069頁から第10
73頁においては、このような問題を解決することを目的
とする二段階成長法について論じられている。この二段
階成長法は、例えばSi基板上に多結晶または非晶質の薄
い例えばGaAs層を一旦成長させた後、これをアニールす
ることにより固相エピタキシーを起こさせて一応層状成
長させておき、その上に能動層となる例えば単結晶GaAs
層を成長させる方法である。 〔発明が解決しようとする問題点〕 しかしながら、上述の二段階成長法により成長される
化合物半導体層の品質は十分とは言えず、より良質の化
合物半導体層を成長させることが望まれていた。 従って本発明の目的は、Si基板、石英基板、サファイ
ア基板、SiC基板等の多様な基板上に良質の半導体層が
設けられた半導体基板並びにこの半導体基板を用いた半
導体装置及びその製造方法を提供することにある。 〔問題点を解決するための手段〕 本発明者の知見によれば、例えばGaAs層上のSi層のよ
うに、半導体層上にこの半導体層よりも格子定数の小さ
な他の半導体層を成長させると、それらの間に格子定数
の差が存在するにもかかわらず、上層の半導体層は良質
なものとなる。従って、半導体基板等の上に、最終的に
成長される化合物半導体層よりも格子定数の大きな半導
体層をバッファ層として形成し、このバッファ層の上に
化合物半導体層を成長させると良質のものが得られる。
また、単に良質の化合物半導体層を成長させるという意
味では、基板として半導体基板以外の基板を用いること
も可能である。 本発明はこのような検討に基づいて案出されたもので
ある。 すなわち、本発明の第1の発明は、Si基板と、Si基板
上のInAsからなるバッファ層と、バッファ層上のGaAs層
とを有することを特徴とする半導体基板である。 本発明の第2の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい半導体層とを有することを特
徴とする半導体装置である。 本発明の第3の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有するこ
とを特徴とする半導体装置である。 本発明の第4の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有する半
導体基板上に光半導体素子が形成されていることを特徴
とする半導体装置である。 本発明の第5の発明は、石英、サファイアまたはSiC
からなる基板上にこの基板と格子定数が異なる半導体層
をエピタキシャル成長させるようにした半導体装置の製
造方法において、基板上にバッファ層を形成する工程
と、バッファ層上にバッファ層より格子定数が小さい半
導体層をエピタキシャル成長させる工程とを有すること
を特徴とする半導体装置の製造方法である。 〔作用〕 上記した手段によれば、バッファ層上にこのバッファ
層より格子定数が小さい半導体層を成長させるので、Si
基板、石英基板、サファイア基板、SiC基板等の多様な
基板上に良質の半導体層が設けられた半導体基板を得る
ことができる。 〔実施例〕 以下、本発明の一実施例について図面を参照して説明
する。本実施例は、非極性半導体であるSi基板上に極性
半導体であるGaAs層を形成する実施例である。 第1図に示すように、まず例えばMOCVD(有機金属化
学気相成長)法により、Si基板1上に、GaAsよりも格子
定数が大きく、しかもこのGaAsと同様に極性半導体であ
る例えばInAs(格子定数=6.0585Å)層2をバッファ層
として成長させる。このInAs層2の厚さは例えば数Åか
ら3μm程度とすることができまた、成長は例えば成長
温度440〜700℃で行うことができる。 次に第2図に示すように、例えばMOCVD法により、バ
ッファ層としての上記InAs層2の上にGaAs層3を成長さ
せる。このGaAs層3の厚さは必要に応じて選定すること
ができるものであるが、例えば1μm程度とすることが
できる。また、このGaAs層3の成長は例えば成長温度60
0〜800℃で行うことができる。 このようにして成長されるGaAs層3は、転位等の結晶
欠陥密度が小さく良質である。 このように、本実施例によれば、GaAsよりも格子定数
が大きいInAs層2バッファ層として用い、このInAs層2
の上にGaAs層3を成長させているので、格子定数が大き
く異なるSi基板1上に良質なGaAs層3を成長させること
ができる。これによって、良質なGaAs層3が設けられた
半導体基板を提供することができる。また、非極性半導
体であるSi基板1上に極性半導体であるGaAs層3を成長
させるとantiphase domain(異なった方向を持つ相が存
在する領域)が発生し、single domainとはならない
が、本実施例においては、極性半導体であるInAs相2層
にGaAs層3を成長させているので、このような問題もな
い。さらに、GaAsの熱膨張係数はSiのそれの約2.5倍で
あり大きく異なるが、InAsの熱膨張係数はSiのそれの約
1.7倍でありGaAsとSiとの中間の大きさであるので、Si
基板1上にGaAs層3を直接成長させる場合に比べて、Si
基板1との熱膨張係数差に起因してGaAs層3に生じる応
力を緩和することができる。このため、ひずみやクラッ
ク等を生じることなくGaAs層3を例えば4μm程度以上
に厚く成長させることができる。 本実施例により得られる良質なGaAs層3を能動層とし
て用いることにより、高速半導体素子等の高性能の半導
体素子の作製が可能となる。また、この高速半導体素子
と光半導体素子とのモノリシック化により、高性能のOE
ICの実現が可能となる。 以上、本発明の一実施例について具体的に説明した
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。 例えば、InAs層2及びGaAs層3の成長はMBE法により
行ってもよい。また、InAs層2は既述の二段階成長法に
より成長してもよい。すなわち、まず例えば400℃程度
の低温で例えば厚さが100〜300Å程度の薄い非晶質のIn
As層を成長させ、これを例えば500〜550℃程度でアニー
ルすることにより固相エピタキシーを起こさせて単結晶
化した後、この単結晶化した薄いInAs層の上に例えば50
0〜550℃程度で所要の厚さの単結晶InAs層を形成しても
よい。また、InAs層2の厚さを数原子層程度まで薄くし
てもよい。さらに、InAs層2の代わりに例えばInP(格
子定数=5.8688Å)層をバッファ層として用いてもよ
い。また、Si基板1の代わりに石英基板、サファイア基
板、SiC基板、ガラス基板等の各種材料から成る基板を
用いることもできる。さらにまた、上述の実施例におい
ては、Si基板1上にGaAs層3を形成する場合につき説明
したが、本発明は、GaAs層3以外の各種の化合物半導体
層を成長させる場合に適用することができる 〔発明の効果〕 本発明によれば、バッファ層上にこのバッファ層より
格子定数が小さい半導体層を成長させるので、Si基板、
石英基板、サファイア基板、SiC基板等の多様な基板上
に良質の半導体層が設けられた半導体基板を得ることが
でき、また、この半導体基板を用いた高性能の半導体装
置を得ることができる。
Description: TECHNICAL FIELD The present invention relates to a semiconductor substrate, a semiconductor device, and a method for manufacturing the same. [Summary of the Invention] The present invention relates to a Si substrate, a quartz substrate, a sapphire substrate or
By forming a semiconductor layer having a smaller lattice constant than a buffer layer on a SiC substrate via a buffer layer, a semiconductor substrate provided with a high-quality semiconductor layer can be provided. [Prior Art] A semiconductor heterojunction formed of a heterogeneous semiconductor is essential for manufacturing an element. For example, this semiconductor heterojunction is a monolithic optoelectronic integrated circuit (OEI) composed of a high-speed semiconductor device and an optical semiconductor device.
C), which is the basis of a very wide range of important applications such as monolithic integration of Si-based devices and GaAs or InP-based devices. A GaAs / Si heterojunction is a typical example of this semiconductor heterojunction. This GaAs / Si heterojunction is
It is formed by growing an aAs layer. However, while the lattice constant of GaAs is 5.6534 °, the lattice constant of Si is 5.43086 °, and the difference between them is as large as about 4%, the defect density in the GaAs layer grown on this Si substrate is high. It is difficult to grow a good quality GaAs layer. Applied Physics, Vol. 55, No. 11, (1986), pp. 1069-10
On page 73, a two-stage growth method aimed at solving such a problem is discussed. In this two-step growth method, for example, a polycrystalline or amorphous thin GaAs layer is once grown on a Si substrate, for example, and then annealed to cause solid-phase epitaxy to grow the layer once. An active layer, for example, single crystal GaAs
This is a method of growing a layer. [Problems to be Solved by the Invention] However, the quality of the compound semiconductor layer grown by the above-described two-stage growth method is not sufficient, and it has been desired to grow a higher quality compound semiconductor layer. Accordingly, an object of the present invention is to provide a semiconductor substrate in which a high-quality semiconductor layer is provided on various substrates such as a Si substrate, a quartz substrate, a sapphire substrate, and a SiC substrate, a semiconductor device using the semiconductor substrate, and a method of manufacturing the same. Is to do. [Means for Solving the Problems] According to the findings of the present inventors, another semiconductor layer having a smaller lattice constant than this semiconductor layer is grown on the semiconductor layer, for example, a Si layer on a GaAs layer. In spite of the fact that there is a difference in lattice constant between them, the upper semiconductor layer is of good quality. Therefore, on a semiconductor substrate or the like, a semiconductor layer having a larger lattice constant than a compound semiconductor layer to be finally grown is formed as a buffer layer, and when a compound semiconductor layer is grown on this buffer layer, a good quality semiconductor is obtained. can get.
Further, a substrate other than a semiconductor substrate can be used as a substrate in the sense that a high-quality compound semiconductor layer is simply grown. The present invention has been devised based on such studies. That is, a first invention of the present invention is a semiconductor substrate including a Si substrate, a buffer layer made of InAs on the Si substrate, and a GaAs layer on the buffer layer. A second invention of the present invention relates to a quartz substrate, a sapphire substrate or a SiC substrate, a buffer layer on a quartz substrate, a sapphire substrate or a SiC substrate, and a semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer. A semiconductor device having: A third invention of the present invention relates to a quartz substrate, a sapphire substrate or a SiC substrate, a buffer layer on a quartz substrate, a sapphire substrate or a SiC substrate, and a compound semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer. And a semiconductor device having: A fourth invention of the present invention relates to a quartz substrate, a sapphire substrate or a SiC substrate, a buffer layer on a quartz substrate, a sapphire substrate or a SiC substrate, and a compound semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer. A semiconductor device having an optical semiconductor element formed on a semiconductor substrate having the following. The fifth invention of the present invention is a quartz, sapphire or SiC
In a method of manufacturing a semiconductor device, a semiconductor layer having a lattice constant different from that of a substrate is epitaxially grown on a substrate comprising: a step of forming a buffer layer on the substrate; A step of epitaxially growing a layer. [Operation] According to the above-described means, a semiconductor layer having a smaller lattice constant than the buffer layer is grown on the buffer layer.
A semiconductor substrate in which a high-quality semiconductor layer is provided over various substrates such as a substrate, a quartz substrate, a sapphire substrate, and an SiC substrate can be obtained. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. This embodiment is an embodiment in which a GaAs layer which is a polar semiconductor is formed on a Si substrate which is a nonpolar semiconductor. As shown in FIG. 1, first, a lattice constant larger than that of GaAs and a polar semiconductor such as InAs (grating) is formed on a Si substrate 1 by, for example, MOCVD (metal organic chemical vapor deposition). Constant = 6.0585) The layer 2 is grown as a buffer layer. The thickness of the InAs layer 2 can be, for example, about several Å to 3 μm, and the growth can be performed, for example, at a growth temperature of 440 to 700 ° C. Next, as shown in FIG. 2, a GaAs layer 3 is grown on the InAs layer 2 as a buffer layer by, for example, MOCVD. The thickness of the GaAs layer 3 can be selected as needed, but can be, for example, about 1 μm. The growth of the GaAs layer 3 is performed, for example, at a growth temperature of 60.
It can be performed at 0 to 800 ° C. The GaAs layer 3 grown in this manner has a low density of crystal defects such as dislocations and is of good quality. As described above, according to the present embodiment, the InAs layer 2 having a lattice constant larger than that of GaAs is used as the buffer layer.
Since the GaAs layer 3 is grown on the Si substrate 1, a high-quality GaAs layer 3 can be grown on the Si substrate 1 having a significantly different lattice constant. This makes it possible to provide a semiconductor substrate provided with a high-quality GaAs layer 3. Further, when the GaAs layer 3 as a polar semiconductor is grown on the Si substrate 1 as a non-polar semiconductor, an antiphase domain (a region where phases having different directions exist) is generated and the single domain is not obtained. In the example, since the GaAs layer 3 is grown on the two InAs phases, which are polar semiconductors, there is no such problem. In addition, the thermal expansion coefficient of GaAs is about 2.5 times that of Si, which is very different from that of InAs.
1.7 times, which is an intermediate size between GaAs and Si,
Compared with the case where the GaAs layer 3 is directly grown on the substrate 1,
Stress generated in the GaAs layer 3 due to a difference in thermal expansion coefficient from the substrate 1 can be reduced. Therefore, the GaAs layer 3 can be grown to a thickness of, for example, about 4 μm or more without generating distortion, cracks, and the like. By using the high-quality GaAs layer 3 obtained in this embodiment as an active layer, a high-performance semiconductor device such as a high-speed semiconductor device can be manufactured. In addition, the monolithic integration of the high-speed semiconductor device and the optical semiconductor device enables high-performance OE
IC can be realized. As mentioned above, although one Example of this invention was described concretely, this invention is not limited to said Example,
Various modifications based on the technical idea of the present invention are possible. For example, the growth of the InAs layer 2 and the GaAs layer 3 may be performed by MBE. Further, the InAs layer 2 may be grown by the two-stage growth method described above. That is, first, for example, at a low temperature of about 400 ° C., for example, a thin amorphous In having a thickness of about 100 to 300 °
After growing an As layer and annealing it at, for example, about 500 to 550 ° C. to cause solid phase epitaxy and single crystallization, for example, 50 Å is formed on the single crystallized thin InAs layer.
A single crystal InAs layer having a required thickness at about 0 to 550 ° C. may be formed. Further, the thickness of the InAs layer 2 may be reduced to about several atomic layers. Further, instead of the InAs layer 2, for example, an InP (lattice constant = 5.8688Å) layer may be used as a buffer layer. In addition, instead of the Si substrate 1, a substrate made of various materials such as a quartz substrate, a sapphire substrate, a SiC substrate, and a glass substrate can be used. Furthermore, in the above embodiment, the case where the GaAs layer 3 is formed on the Si substrate 1 has been described. However, the present invention can be applied to the case where various compound semiconductor layers other than the GaAs layer 3 are grown. According to the present invention, a semiconductor layer having a smaller lattice constant than the buffer layer is grown on the buffer layer.
A semiconductor substrate in which a high-quality semiconductor layer is provided over various substrates such as a quartz substrate, a sapphire substrate, and an SiC substrate can be obtained, and a high-performance semiconductor device using the semiconductor substrate can be obtained.

【図面の簡単な説明】 第1図及び第2図は本発明の一実施例による半導体基板
の形成方法を工程順に説明するための断面図である。 図面における主要な符号の説明 1:Si基板、2:InAs層(バッファ層)、3:GaAs層(化合物
半導体層)。
BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 and 2 are sectional views for explaining a method of forming a semiconductor substrate according to an embodiment of the present invention in the order of steps. Description of main reference numerals in the drawings: 1: Si substrate, 2: InAs layer (buffer layer), 3: GaAs layer (compound semiconductor layer).

フロントページの続き (56)参考文献 特開 昭61−210675(JP,A) 特開 昭62−11221(JP,A) 特開 昭62−229821(JP,A) 特開 昭62−291909(JP,A)Continuation of front page       (56) References JP-A-61-210675 (JP, A)                 JP-A-62-11221 (JP, A)                 JP-A-62-229821 (JP, A)                 JP-A-62-291909 (JP, A)

Claims (1)

(57)【特許請求の範囲】 1.Si基板と、 上記Si基板上のInAsからなるバッファ層と、 上記バッファ層上のGaAs層とを有することを特徴とする
半導体基板。 2.石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい半導体層とを有することを特徴とする半導
体装置。 3.石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい化合物半導体層とを有することを特徴とす
る半導体装置。 4.石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい化合物半導体層とを有する半導体基板上に
光半導体素子が形成されていることを特徴とする半導体
装置。 5.石英、サファイアまたはSiCからなる基板上にこの
基板と格子定数が異なる半導体層をエピタキシャル成長
させるようにした半導体装置の製造方法において、 上記基板上にバッファ層を形成する工程と、 上記バッファ層上に上記バッファ層より格子定数が小さ
い半導体層をエピタキシャル成長させる工程とを有する
ことを特徴とする半導体装置の製造方法。
(57) [Claims] A semiconductor substrate comprising: a Si substrate; a buffer layer made of InAs on the Si substrate; and a GaAs layer on the buffer layer. 2. A quartz substrate, a sapphire substrate or a SiC substrate; a buffer layer on the quartz substrate, the sapphire substrate or the SiC substrate; and a semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer. Semiconductor device. 3. A quartz substrate, a sapphire substrate, or a SiC substrate; a buffer layer on the quartz substrate, the sapphire substrate, or the SiC substrate; and a compound semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer. Semiconductor device. 4. On a semiconductor substrate having a quartz substrate, a sapphire substrate or a SiC substrate, a buffer layer on the quartz substrate, a sapphire substrate or a SiC substrate, and a compound semiconductor layer formed on the buffer layer and having a smaller lattice constant than the buffer layer A semiconductor device, wherein an optical semiconductor element is formed on the semiconductor device. 5. In a method for manufacturing a semiconductor device wherein a semiconductor layer having a lattice constant different from that of a substrate made of quartz, sapphire or SiC is epitaxially grown, a step of forming a buffer layer on the substrate; Epitaxially growing a semiconductor layer having a lattice constant smaller than that of the buffer layer.
JP62285076A 1987-11-11 1987-11-11 Semiconductor substrate, semiconductor device and method of manufacturing the same Expired - Lifetime JP2959767B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285076A JP2959767B2 (en) 1987-11-11 1987-11-11 Semiconductor substrate, semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285076A JP2959767B2 (en) 1987-11-11 1987-11-11 Semiconductor substrate, semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH01125918A JPH01125918A (en) 1989-05-18
JP2959767B2 true JP2959767B2 (en) 1999-10-06

Family

ID=17686836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285076A Expired - Lifetime JP2959767B2 (en) 1987-11-11 1987-11-11 Semiconductor substrate, semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2959767B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022564A (en) * 2012-07-18 2014-02-03 Asahi Kasei Corp Compound semiconductor substrate and manufacturing method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210675A (en) * 1985-03-15 1986-09-18 Sumitomo Electric Ind Ltd Compound semiconductor device
JPS6211221A (en) * 1985-07-08 1987-01-20 Sharp Corp Molecular-beam epitaxial growth method
KR900002687B1 (en) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Method of growing quaternary or pertanary alloy semiconduct or by mbe lattice-matched to substrate

Also Published As

Publication number Publication date
JPH01125918A (en) 1989-05-18

Similar Documents

Publication Publication Date Title
KR900000203B1 (en) Manufacture of semiconductor device
US8796121B1 (en) Stress mitigating amorphous SiO2 interlayer
WO1989004594A1 (en) Omcvd of iii-v material on silicon
KR20000025914A (en) Gan compound semiconductor and growing method thereof
JPH01289108A (en) Heteroepitaxy
JP5254195B2 (en) Method for manufacturing a single crystal semiconductor layer over a substrate
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JPS60210831A (en) Manufacture of compound semiconductor crystal substrate
US5363799A (en) Method for growth of crystal
JP2557546B2 (en) Method for manufacturing semiconductor device
JPS5946414B2 (en) compound semiconductor device
JP2959767B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
US5753040A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
JPS61188927A (en) Compound semiconductor device
JPS60140813A (en) Manufacture of semiconductor device
JP2687445B2 (en) Heteroepitaxial growth method
US5183778A (en) Method of producing a semiconductor device
JPS6191917A (en) Manufacture of semiconductor thin film crystal
JPS6066811A (en) Manufacture of compound semiconductor device
JPH0722315A (en) Method for manufacturing semiconductor film
JPH01218009A (en) Crystal growing method
JP2651146B2 (en) Crystal manufacturing method
JP2649928B2 (en) Method for manufacturing semiconductor wafer
JPH07273025A (en) Semiconductor substrate
KR100425092B1 (en) method for fabricating silicon compliant substrate

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9