JP2646971B2 - Semiconductor external modulator chip carrier - Google Patents

Semiconductor external modulator chip carrier

Info

Publication number
JP2646971B2
JP2646971B2 JP5252379A JP25237993A JP2646971B2 JP 2646971 B2 JP2646971 B2 JP 2646971B2 JP 5252379 A JP5252379 A JP 5252379A JP 25237993 A JP25237993 A JP 25237993A JP 2646971 B2 JP2646971 B2 JP 2646971B2
Authority
JP
Japan
Prior art keywords
chip carrier
external modulator
semiconductor
semiconductor external
strip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5252379A
Other languages
Japanese (ja)
Other versions
JPH0786443A (en
Inventor
泰宏 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5252379A priority Critical patent/JP2646971B2/en
Publication of JPH0786443A publication Critical patent/JPH0786443A/en
Application granted granted Critical
Publication of JP2646971B2 publication Critical patent/JP2646971B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体外部変調器に係
り、特に半導体外部変調器チップを実装するチップキャ
リア(半導体外部変調器チップキャリア)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor external modulator, and more particularly, to a chip carrier on which a semiconductor external modulator chip is mounted (semiconductor external modulator chip carrier).

【0002】[0002]

【従来の技術】半導体外部変調器チップを実装する従来
のチップキャリアについて、図4及び図5を参照して説
明する。なお、図4は、従来技術のチップキャリアの概
観図であり、図5は、図4の等価回路図を示す。
2. Description of the Related Art A conventional chip carrier on which a semiconductor external modulator chip is mounted will be described with reference to FIGS. FIG. 4 is a schematic view of a conventional chip carrier, and FIG. 5 is an equivalent circuit diagram of FIG.

【0003】従来技術では、半導体外部変調器チップ2
を実装する場合、図4に示すようなチップキャリア1に
実装されていた。即ち、チップキャリア1にヒ−トシン
ク3を介して半導体外部変調器チップ2を装着する。
In the prior art, a semiconductor external modulator chip 2
Is mounted on the chip carrier 1 as shown in FIG. That is, the semiconductor external modulator chip 2 is mounted on the chip carrier 1 via the heat sink 3.

【0004】そして、この半導体外部変調器チップ2の
左隣に薄膜抵抗4を、また、その右隣に信号伝送用のマ
イクロストリップ線路6をそれぞれ配置する。上記マイ
クロストリップ線路6より半導体外部変調器チップ2を
またいで、図4に示すように交差ボンディング(ボンデ
ィングワイヤ5)により接続し、一方、薄膜抵抗4の他
方は、接地のため、チップキャリア1自体にボンディン
グした構造からなる。なお、図4中、7はセラミック基
板である。
A thin-film resistor 4 is arranged on the left of the semiconductor external modulator chip 2, and a microstrip line 6 for signal transmission is arranged on the right of the semiconductor external modulator chip 2. As shown in FIG. 4, the microstrip line 6 is connected across the semiconductor external modulator chip 2 by cross bonding (bonding wire 5), while the other of the thin film resistors 4 is grounded, so that the chip carrier 1 itself is grounded. It has a structure bonded to. In FIG. 4, reference numeral 7 denotes a ceramic substrate.

【0005】半導体外部変調器は、半導体レ−ザダイオ
−ド等から発せられる光の通過をオン/オフする一種の
スイッチであり、等価回路的には図5に示すようにダイ
オ−ドとして表現される。そして、外部より電圧の正・
逆バイアス信号が印加されるに応じて、光を透過・吸収
する作用を有している。
A semiconductor external modulator is a kind of switch for turning on / off the passage of light emitted from a semiconductor laser diode or the like, and is expressed as a diode as shown in FIG. 5 in terms of an equivalent circuit. You. And, from outside,
It has the effect of transmitting and absorbing light in response to the application of a reverse bias signal.

【0006】図4の場合、光は半導体外部変調器チップ
2に対して紙面に垂直方向にチップ端面に入光する。そ
して、右側のマイクロストリップ線路6を通じて電圧信
号の正・逆バイアスが印加されるに応じ、光は透過・吸
収され、これにより光信号が変調を受ける。即ち、レ−
ザダイオ−ド等の発光を直接に変調するのではなく、発
光した光を外部で透過・吸収により変調するシステムで
ある。
In the case of FIG. 4, the light enters the semiconductor external modulator chip 2 in a direction perpendicular to the plane of FIG. The light is transmitted and absorbed according to the application of the forward / reverse bias of the voltage signal through the right microstrip line 6, whereby the light signal is modulated. That is,
This system does not directly modulate the light emission of the diode or the like, but modulates the emitted light by transmission and absorption outside.

【0007】現在、このような半導体外部変調器は、2.
5Gb/s以上の(レ−ザダイオ−ドを直接変調で用い
ることの困難な)光通信システムに用いられている。そ
の際、半導体外部変調器を変調する電圧信号は、帯域2.
5GHz以上の(いわゆるL帯以上の)マイクロ波領域の
信号であり、一般的にインピ−ダンス整合のとれた伝送
系を必要とする。
At present, such a semiconductor external modulator has the following features:
It is used in optical communication systems of 5 Gb / s or more (it is difficult to use a laser diode for direct modulation). At this time, the voltage signal that modulates the semiconductor external modulator has a band of 2.
It is a signal in the microwave range of 5 GHz or more (so-called L band or more), and generally requires a transmission system with impedance matching.

【0008】オン時、オフ時の半導体外部変調器は、正
・逆バイアス時のダイオ−ドに似た状態であるので、ま
た、インピ−ダンスは、それぞれ〜数Ω/〜数MΩのオ
−ダにあり、マイクロ波信号において一般的な50Ωのイ
ンピ−ダンスからはかけ離れており、そのため整合をと
るために図4に示すように、セラミック基板7上に形成
された50Ωの薄膜抵抗4を半導体外部変調器チップ2の
直近に配置することにより、マイクロ波信号に対してイ
ンピ−ダンス整合をとっていた。
When the semiconductor external modulator is turned on and off, the semiconductor external modulator is in a state similar to that of a diode at the time of forward / reverse bias. And is far from the impedance of 50 Ω which is common in microwave signals. Therefore, as shown in FIG. 4, the 50 Ω thin film resistor 4 formed on the ceramic By arranging the modulator in the immediate vicinity of the external modulator chip 2, impedance matching is achieved with respect to the microwave signal.

【0009】[0009]

【発明が解決しようとする課題】前記した従来技術のチ
ップキャリアには、次のような欠点を有している。薄膜
抵抗4は、インピ−ダンス整合用であるから半導体外部
変調器の直近にある必要がある。そのため、図4に示す
ように、半導体外部変調器チップ2の左隣に配置し、信
号伝送用のマイクロストリップ線路6より半導体外部変
調器チップ2をまたいで交差ボンディング(ボンディン
グワイヤ5)により接続されている。(薄膜抵抗4の他
方は、接地のためにチップキャリア1自体にボンディン
グされる。)
The above-described prior art chip carrier has the following disadvantages. Since the thin film resistor 4 is used for impedance matching, it needs to be close to the semiconductor external modulator. Therefore, as shown in FIG. 4, it is arranged on the left side of the semiconductor external modulator chip 2 and connected by cross bonding (bonding wire 5) across the semiconductor external modulator chip 2 from the microstrip line 6 for signal transmission. ing. (The other of the thin film resistors 4 is bonded to the chip carrier 1 itself for grounding.)

【0010】このような交差ボンディングでは、経時的
にワイヤがたわむなどして半導体外部変調器チップ2や
チップキャリア1等に接触する危険性があり、該チップ
2を機械的に損傷したり、電気的に短絡したりするとい
う欠点(以下“欠点その1”という)を有している。この
交差ボンディングを避けるため、例えば図4において、
半導体外部変調器チップ2の右側部に薄膜抵抗4を配置
することが考えられるが、この場合、信号用マイクロス
トリップ線路6から半導体外部変調器チップ2までのボ
ンディングワイヤ6の長さが長くなり、高周波実装上不
利になるという欠点が生じる。
In such cross-bonding, there is a risk that the wire may be bent over time and come into contact with the semiconductor external modulator chip 2 or the chip carrier 1 or the like. (Hereinafter referred to as "defect 1"). In order to avoid this cross bonding, for example, in FIG.
It is conceivable to dispose the thin film resistor 4 on the right side of the semiconductor external modulator chip 2. In this case, the length of the bonding wire 6 from the signal microstrip line 6 to the semiconductor external modulator chip 2 becomes longer, There is a disadvantage that it is disadvantageous in high frequency mounting.

【0011】また、チップキャリア1の幅を広げ、マイ
クロストリップ線路6の脇に薄膜抵抗4を配置するため
のエリアを確保しようとしても(こうすればマイクロス
トリップ線路6と半導体外部変調器チップ2までのボン
ディングワイヤ6を長くしなくとも済むが)、チップキ
ャリア1の幅は、半導体外部変調器チップ2自身の幅に
より決定されるので、広げられないという欠点がある。
Further, it is necessary to increase the width of the chip carrier 1 and secure an area for disposing the thin film resistor 4 beside the microstrip line 6 (in this case, the microstrip line 6 and the semiconductor external modulator chip 2). However, since the width of the chip carrier 1 is determined by the width of the semiconductor external modulator chip 2 itself, there is a disadvantage that the width of the chip carrier 1 cannot be increased.

【0012】なぜなら、チップキャリア1の半導体外部
変調器チップ2の両側部には、図4に示してないが、光
ファイバやレンズ等の光学系が配置されるからである。
いずれにしても、薄膜抵抗4を半導体外部変調器チップ
2の直近に配置しようとすると、交差ボンディングが避
けられないという欠点を有している。
This is because, although not shown in FIG. 4, optical systems such as optical fibers and lenses are arranged on both sides of the semiconductor external modulator chip 2 of the chip carrier 1.
In any case, if the thin-film resistor 4 is arranged in the immediate vicinity of the semiconductor external modulator chip 2, there is a disadvantage that cross bonding is inevitable.

【0013】また、図4に示す前記従来技術では、次の
ような別の欠点も有している。即ち、半導体外部変調器
の組立てに際し、マイクロストリップ線路6と半導体外
部変調器チップ2とをボンディングした後、該ボンディ
ングの影響により電気的に損傷があるか否かを検査する
ため、半導体外部変調器チップ2の電流・電圧特性をチ
エックする必要がある。このとき、薄膜抵抗4が並列に
ボンディングされていると、薄膜抵抗4の特性も同時に
見えてしまうため、半導体外部変調器チップ2それ自体
の上記チエックができないという問題が生じる。
The conventional technique shown in FIG. 4 also has another disadvantage as follows. That is, at the time of assembling the semiconductor external modulator, after bonding the microstrip line 6 and the semiconductor external modulator chip 2, the semiconductor external modulator is inspected for electrical damage due to the bonding. It is necessary to check the current / voltage characteristics of the chip 2. At this time, if the thin-film resistors 4 are bonded in parallel, the characteristics of the thin-film resistors 4 can be seen at the same time, so that the above-described check of the semiconductor external modulator chip 2 itself cannot be performed.

【0014】上記問題点を解消するため、実際には、ボ
ンディングを2段階に分け、まず、交差ボンディングを
しないで半導体外部変調器チップ2とマイクロストリッ
プ線路6とをボンディングし、この段階で一旦電流・電
圧特性をチエックし、その後、交差ボンディングをする
というように、ワイヤボンディングの工程を2度行って
いる。このため、従来技術では、組立工程が複雑であ
り、工数の増加、コストの増加を招くという欠点(以下
“欠点その2”という)を有している。
In order to solve the above problem, the bonding is actually divided into two stages. First, the semiconductor external modulator chip 2 and the microstrip line 6 are bonded without cross-bonding. The wire bonding process is performed twice, such as checking the voltage characteristics and then performing cross bonding. For this reason, the conventional technology has a drawback that the assembling process is complicated, resulting in an increase in man-hours and an increase in cost (hereinafter referred to as “defect 2”).

【0015】図4に示す前記従来技術では、さらに次の
ような別の欠点も有している。即ち、薄膜抵抗4の直近
配置によるインピ−ダンス整合のとり方では、実際に組
み立てた後は“整合がとれている”と期待する他はな
い。そして、チップキャリア組立後の実際の光の変調動
作をさせたときに所望の特性がでない場合、それが半導
体外部変調器チップ自体に原因があるのか、インピ−ダ
ンス整合のとり方にあるのか、判断できないという欠点
(以下“欠点その3”という)を有している。
The conventional technique shown in FIG. 4 has another disadvantage as follows. That is, in the method of obtaining impedance matching by the immediate arrangement of the thin film resistors 4, there is no other way to expect that "matching is achieved" after actually assembling. If the desired characteristics are not obtained when the actual light modulation operation is performed after the chip carrier is assembled, it is determined whether the cause is in the semiconductor external modulator chip itself or in the way of impedance matching. The disadvantage of not being able to
(Hereinafter referred to as “defect 3”).

【0016】本発明は、従来技術における前記欠点(そ
の1〜その3を含む)、問題点に鑑み成されたものであ
って、その目的とするところは、これら欠点、問題点を
改善する半導体外部変調器チップキャリアを提供するこ
とにある。
The present invention has been made in view of the above-mentioned drawbacks (including Nos. 1 to 3) and problems in the prior art, and an object of the present invention is to provide a semiconductor device which solves these drawbacks and problems. An external modulator chip carrier is provided.

【0017】即ち、本発明は、半導体外部変調器チップ
キャリアにおいて、(1) 交差ボンディングをなくするこ
と、(2) 1回のワイヤボンディング工程で電流・電圧特
性をチェックできるようにすること、(3) 信号入力波形
をモニタできるようにすること、を主目的とする半導体
外部変調器チップキャリアを提供することにある。
That is, the present invention provides (1) eliminating cross-bonding in a semiconductor external modulator chip carrier, (2) enabling current-voltage characteristics to be checked in one wire bonding step, 3) An object of the present invention is to provide a semiconductor external modulator chip carrier whose main object is to enable monitoring of a signal input waveform.

【0018】[0018]

【課題を解決するための手段】前記目的を達成するた
め、本発明のチップキャリアは、信号伝送用のマイクロ
ストリップ線路に加え、(他方の端をその特性インピ−
ダンスの抵抗素子やオシロスコ−プで終端した)インピ
−ダンス整合用のもう1つのマイクロストリップ線路を
有し、半導体外部変調器側の端で上記2本のマイクロス
トリップ線路同士をボンディングすることを特徴とす
る。
In order to achieve the above object, a chip carrier according to the present invention comprises a microstrip line for signal transmission, and the other end is provided with a characteristic impedance.
It has another microstrip line for impedance matching (terminated with a dance resistance element or an oscilloscope), and the two microstrip lines are bonded to each other at the end on the semiconductor external modulator side. And

【0019】そして、本発明は、このように構成するこ
とにより、等価的に半導体外部変調器の直近で抵抗終端
したのと同様になり、高周波信号に対しインピ−ダンス
整合をとれるのと同時に、信号入力波形観測用のモニタ
線路としての機能を有する半導体外部変調器チップキャ
リアを提供するものである。
With this configuration, the present invention is equivalently equivalent to the case where the resistance is terminated immediately near the semiconductor external modulator, and at the same time as achieving impedance matching for a high frequency signal, An object of the present invention is to provide a semiconductor external modulator chip carrier having a function as a monitor line for observing a signal input waveform.

【0020】即ち、本発明は、「半導体外部変調器チッ
プキャリアにおいて、電気信号伝送用のマイクロストリ
ップ線路と、インピ−ダンス整合用のマイクロストリッ
プ線路とを有し、前記2本のマイクロストリップ線路同
士が、前記半導体外部変調器チップの直近にボンディン
グされている構造を有することを特徴とする半導体外部
変調器チップキャリア。」を要旨とする。
That is, the present invention provides a semiconductor external modulator chip carrier comprising a microstrip line for transmitting an electric signal and a microstrip line for impedance matching, wherein the two microstrip lines are connected to each other. Having a structure in which the semiconductor external modulator chip is bonded immediately adjacent to the semiconductor external modulator chip. "

【0021】[0021]

【実施例】次に、本発明の実施例を挙げ、本発明を詳細
に説明する。
Next, the present invention will be described in detail with reference to examples of the present invention.

【0022】(実施例1)図1は、本発明の第1実施例
を示すチップキャリアの概観図であり、図2は、図1の
等価回路図を示す。本実施例1のチップキャリア1は、
図1に示すように、セラミック基板7にマイクロストリ
ップ線路(6a、6b)が2本パタニングされた構造から
なっている。
(Embodiment 1) FIG. 1 is a schematic view of a chip carrier according to a first embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of FIG. The chip carrier 1 according to the first embodiment includes:
As shown in FIG. 1, the ceramic substrate 7 has a structure in which two microstrip lines (6a, 6b) are patterned.

【0023】マイクロストリップ線路の1本(マイクロ
ストリップ線路6a)は、従来と同様に電気信号伝送用
に用い、他の1本(マイクロストリップ線路6b)は、イ
ンピ−ダンス整合用に用いる。そして、マイクロストリ
ップ線路6bは、半導体外部変調器チップ2の直近で上
記電気信号伝送用のストリップ線路6aとボンディング
されており、その他端は、チップキャリア1の外部にお
いて、図1に矢印で示すように、チップ抵抗(50Ωのも
の)又はモニタ用のオシロスコ−プ(入力インピ−ダンス
50Ωのもの)に接続されている。
One microstrip line (microstrip line 6a) is used for electric signal transmission as in the prior art, and the other microstrip line (microstrip line 6b) is used for impedance matching. The microstrip line 6b is bonded to the strip line 6a for transmitting an electric signal in the immediate vicinity of the semiconductor external modulator chip 2, and the other end is outside the chip carrier 1 as shown by an arrow in FIG. In addition, a chip resistor (50Ω) or an oscilloscope for monitoring (input impedance)
50Ω).

【0024】前記2本のマイクロストリップ線路(6
a、6b)の特性インピ−ダンスは50Ωに選ばれている
ため、チップキャリア1の外部において、前記したよう
に50Ωのチップ抵抗で終端されていれば、電気信号伝送
用のマイクロストリップ線路6aとボンディングされた
地点(即ち半導体外部変調器チップ2の直近)において、
50Ωの抵抗がついたのと等価となる。このため、マイク
ロストリップ線路6bは、半導体外部変調器への信号入
力に対してインピ−ダンス整合をとることが可能であ
る。
The two microstrip lines (6
Since the characteristic impedances of a and 6b) are selected to be 50Ω, if they are terminated with a chip resistance of 50Ω outside the chip carrier 1 as described above, the microstrip line 6a for transmitting electric signals is At the point of bonding (ie, immediately adjacent to the semiconductor external modulator chip 2),
This is equivalent to adding a 50Ω resistor. For this reason, the microstrip line 6b can take impedance matching with respect to the signal input to the semiconductor external modulator.

【0025】このとき、セラミック基板7上のマイクロ
ストリップ線路(6a、6b)の特性インピ−ダンスは、
セラミック基板7の厚さとマイクロストリップ線路(6
a、6b)の線路幅によって決めるため、セラミック基
板7の厚さを薄くすることにより、2本のマイクロスト
リップ線路(6a、6b)を入れても、チップキャリア1
の幅方向の広さは変えることなしに実現可能である。
At this time, the characteristic impedance of the microstrip lines (6a, 6b) on the ceramic substrate 7 is:
The thickness of the ceramic substrate 7 and the microstrip line (6
a, 6b), the thickness of the ceramic substrate 7 is reduced so that even if two microstrip lines (6a, 6b) are inserted, the chip carrier 1
Can be realized without being changed.

【0026】本実施例1においては、交差ボンデイング
の必要がないため、この交差ボンデイングに伴う従来技
術の欠点(前記欠点その1)を解消することができる。ま
た、本実施例1では、マイクロストリップ線路6bの終
端は、チップ抵抗(又は他の50Ωを実現できる抵抗素子)
によりチップキャリア1の外部で実施可能であるため、
チップ抵抗をつける前に、外部からマイクロストリップ
線路6aを通して半導体外部変調器チップ2の電流・電
圧特性のチェックが可能である利点を有する。
In the first embodiment, since there is no need for cross-bonding, it is possible to eliminate the drawbacks of the prior art associated with the cross-bonding (the above-mentioned drawback 1). In the first embodiment, the end of the microstrip line 6b is connected to a chip resistor (or another resistive element capable of realizing 50Ω).
Can be implemented outside the chip carrier 1 by
Before attaching the chip resistor, there is an advantage that the current / voltage characteristics of the semiconductor external modulator chip 2 can be checked from outside through the microstrip line 6a.

【0027】このため、本実施例1では、工程的に複雑
なワイヤボンデイング工程が1回で済むため、従来技術
の他の欠点(前記欠点その2)を解消することができ、そ
の改善も可能となっている。更に、本実施例1では、チ
ップ抵抗の代りに入力インピ−ダンスが50Ωのオシロス
コ−プで終端も可能となっている。このため、半導体外
部変調器への信号伝送路直近での入力信号波形観測が可
能となり、実際のインピ−ダンス整合がとれているか否
かの判断が容易にできることになり、従来技術の欠点
(前記欠点その3)を解消することができ、この点につい
て更に改善可能である。
For this reason, in the first embodiment, since a complicated wire bonding process is required only once, the other disadvantages of the prior art (the above-described disadvantage 2) can be solved and improved. It has become. Further, in the first embodiment, instead of the chip resistor, the input impedance can be terminated with an oscilloscope having an impedance of 50Ω. For this reason, it is possible to observe the input signal waveform in the immediate vicinity of the signal transmission path to the semiconductor external modulator, and it is easy to determine whether or not actual impedance matching has been achieved.
(Defect 3) can be solved, and this point can be further improved.

【0028】(実施例2)図3は、本発明の第2実施例
を示すチップキャリアの概観図である。本実施例2で
は、マイクロストリップ線路(6a、6b)を形成するセ
ラミック基板7は、積層して形成されている。即ち、電
気信号伝送用のマイクロストリップ線路6aは、第1層
のセラミック基板7aに、インピ−ダンス整合用のマイ
クロストリップ線路6bは、第2層のセラミック基板7
bに形成されている。なお、本実施例2において、この
逆に形成することもできる。
(Embodiment 2) FIG. 3 is a schematic view of a chip carrier according to a second embodiment of the present invention. In the second embodiment, the ceramic substrates 7 forming the microstrip lines (6a, 6b) are formed by lamination. That is, the microstrip line 6a for electric signal transmission is provided on the first-layer ceramic substrate 7a, and the microstrip line 6b for impedance matching is provided on the second-layer ceramic substrate 7a.
b. Note that, in the second embodiment, the structure can be reversed.

【0029】本実施例2に示すチップキャリアにおい
て、半導体外部変調器チップ2に直近の部分では、積層
のセラミック基板(7a、7b)が段になり、2本のマイ
クロストリップ線路(6a、6b)がある。このため、マ
イクロストリップ線路(6a、6b)同士をボンディング
すれば、前記実施例1と同等の効果を実現できる。この
場合、第2層の線路では、等価的にセラミック基板7が
厚くなっている(接地面が遠くなっている)ため、スト
リップ線路の線路幅を調整して線路の特性インピ−ダン
スを50Ωに整合しておくことは言うまでもない。
In the chip carrier according to the second embodiment, a laminated ceramic substrate (7a, 7b) is provided in a stage immediately adjacent to the semiconductor external modulator chip 2, and two microstrip lines (6a, 6b) are provided. There is. Therefore, if the microstrip lines (6a, 6b) are bonded to each other, the same effect as in the first embodiment can be realized. In this case, in the line of the second layer, since the ceramic substrate 7 is equivalently thick (the ground plane is far away), the line width of the strip line is adjusted to reduce the characteristic impedance of the line to 50Ω. It goes without saying that they are aligned.

【0030】[0030]

【発明の効果】本発明は、以上詳記したように、信号伝
送用のマイクロストリップ線路に加えインピ−ダンス整
合用のもう1つのマイクロストリップ線路を有し、半導
体外部変調器側端で上記2本のマイクロストリップ線路
同士をボンディングすることを特徴とし、これにより、
従来技術のチップキャリアの有する前記した欠点その1
〜その3を含む種々の欠点を解消することができ、これ
らの点を改善できるという効果が生じる。
As described in detail above, the present invention has another microstrip line for impedance matching in addition to a microstrip line for signal transmission, and the above-mentioned two microstrip lines at the end of the semiconductor external modulator. It is characterized by bonding two microstrip lines to each other,
The aforementioned disadvantages of the prior art chip carrier 1
Various disadvantages including (3) can be solved, and the effect that these points can be improved is produced.

【0031】即ち、本発明は、(1) 交差ボンディングを
なくすることができ、この交差ボンデイングに伴う従来
技術の前記欠点その1を解消することができる、(2) 1
回のワイヤボンディング工程で電流・電圧特性をチェッ
クできるようにすることができる、(3) 信号入力波形を
モニタできるようにすることができる、という顕著な効
果が生じる。
That is, according to the present invention, (1) the cross bonding can be eliminated, and the above-mentioned disadvantage 1 of the prior art associated with the cross bonding can be solved. (2) 1
A remarkable effect is obtained that the current / voltage characteristics can be checked in a single wire bonding step, and (3) the signal input waveform can be monitored.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すチップキャリアの概
観図。
FIG. 1 is a schematic view of a chip carrier showing a first embodiment of the present invention.

【図2】図1における等価回路図。FIG. 2 is an equivalent circuit diagram in FIG.

【図3】本発明の第2実施例を示すチップキャリアの概
観図。
FIG. 3 is a schematic view of a chip carrier according to a second embodiment of the present invention.

【図4】従来技術のチップキャリアの概観図。FIG. 4 is a schematic view of a conventional chip carrier.

【図5】図4における等価回路図。FIG. 5 is an equivalent circuit diagram in FIG.

【符号の説明】[Explanation of symbols]

1 チップキャリア 2 半導体外部変調器チップ 3 ヒ−トシンク 4 薄膜抵抗 5 ボンディングワイヤ 6、6a、6b マイクロストリップ線路 7、7a、7b セラミック基板 Reference Signs List 1 chip carrier 2 semiconductor external modulator chip 3 heat sink 4 thin film resistor 5 bonding wire 6, 6a, 6b microstrip line 7, 7a, 7b ceramic substrate

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 チップキャリア上に載置された半導体素
子の側面の1端面に外部から光を入光し、外部からの電
気信号により前記半導体素子に入光された光を前記半導
体内部で透過・吸収する事で光信号を変調する半導体外
部変調器と、前記チップキャリア上で前記半導体外部変
調器の表面と平行な面でかつ、光を入光する端面に平行
な方向に延びる絶縁基板と、前記絶縁基板上に形成され
る電気信号を伝送する第1のストリップ線路と、第2の
ストリップ線路とを有し、前記第1のストリップ線路
は、前記半導体外部変調器に直近の端部で前記半導体外
部変調器の入力端子ととボンディングワイヤーを介し接
続されるとともに、前記第2のストリップ線路の前記半
導体外部変調器に直近した端部とボンディングワイヤを
介し接続し、前記第2のストリップ線路の他端は外部終
端抵抗に接続されていることを特徴とする半導体外部変
調器チップキャリア。
1. A semiconductor element mounted on a chip carrier.
Light is incident on one end face of the side face of the
Light that enters the semiconductor element by the air signal
Outside semiconductors that modulate optical signals by transmitting and absorbing inside the body
And a semiconductor modulator on the chip carrier.
A plane parallel to the surface of the controller and parallel to the end face where light enters
An insulating substrate extending in various directions, and formed on the insulating substrate.
A first stripline for transmitting an electrical signal,
A first strip line having a strip line;
Is the semiconductor external modulator at the end closest to the semiconductor external modulator.
To the input terminal of the modulator through a bonding wire
And the half of the second stripline
Connect the end near the conductor external modulator and the bonding wire
And the other end of the second strip line is connected to an external terminal.
A semiconductor external transformer connected to a terminal resistor.
Conditioner chip carrier.
【請求項2】 前記第1のストリップ線路と前記前記第
2のストリップ線路とが、同一の絶縁基板上に並列に形
成されていることを特徴とする請求項1記載の半導体外
部変調器チップキャリア。
2. The first strip line and the first strip line.
And two strip lines are formed in parallel on the same insulating substrate.
The semiconductor device according to claim 1, wherein:
Modulator chip carrier.
【請求項3】 前記第1のストリップ線路が第1の絶縁
基板に形成され、前記第2のストリップ線路が第2の絶
縁基板に形成され前記第1の絶縁基板と前記第2の絶縁
基板が積層して成ることを特徴とする請求項1記載の半
導体外部変調器チップキャリア。
3. The method according to claim 2, wherein the first strip line is a first insulation.
A second strip line formed on the substrate,
The first insulating substrate and the second insulating substrate formed on an edge substrate
2. The half according to claim 1, wherein the substrates are laminated.
Conductor external modulator chip carrier.
JP5252379A 1993-09-14 1993-09-14 Semiconductor external modulator chip carrier Expired - Fee Related JP2646971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5252379A JP2646971B2 (en) 1993-09-14 1993-09-14 Semiconductor external modulator chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5252379A JP2646971B2 (en) 1993-09-14 1993-09-14 Semiconductor external modulator chip carrier

Publications (2)

Publication Number Publication Date
JPH0786443A JPH0786443A (en) 1995-03-31
JP2646971B2 true JP2646971B2 (en) 1997-08-27

Family

ID=17236498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5252379A Expired - Fee Related JP2646971B2 (en) 1993-09-14 1993-09-14 Semiconductor external modulator chip carrier

Country Status (1)

Country Link
JP (1) JP2646971B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479448B2 (en) * 1985-10-30 1992-12-16 Alsthom Atlantique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479448U (en) * 1990-11-22 1992-07-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479448B2 (en) * 1985-10-30 1992-12-16 Alsthom Atlantique

Also Published As

Publication number Publication date
JPH0786443A (en) 1995-03-31

Similar Documents

Publication Publication Date Title
JP2005286305A (en) Optical semiconductor device
JP2006030227A (en) Optical module
US20060028704A1 (en) Electronic module
US6646518B2 (en) Balun and semiconductor device including the balun
JP4698888B2 (en) Optical modulator, optical modulator mounting substrate, and optical modulator driving method
JP2646971B2 (en) Semiconductor external modulator chip carrier
US5926308A (en) High-speed optical modulator module
JP3823102B2 (en) Optical transmission module
JP2000183099A (en) Ribbon for bonding
US6873449B1 (en) Signal transmission line for an optical modulator
JPH05110201A (en) Semiconductor laser device
JP3048992B2 (en) MMIC module
JP2002350792A (en) Ea modulator module
JPH0719932B2 (en) Laser diode module
JP2004259880A (en) Optical semiconductor device
JP3112253B2 (en) High frequency semiconductor device
JP2002368325A (en) Light emitting module, optical semiconductor element, and light receiving module
JP4231166B2 (en) Optical semiconductor device
JPH0983083A (en) Semiconductor module
JPS60173901A (en) Diode line switching device
JPH04101484A (en) Laser diode package
JPH06307981A (en) Package for evaluating semiconductor optical modulator
JPH034602A (en) Transmission line
JP2004281975A (en) Optical semiconductor device
JP2934685B2 (en) Optical components

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees