JP2642250B2 - 論理回路のテストパターンの検査方法 - Google Patents

論理回路のテストパターンの検査方法

Info

Publication number
JP2642250B2
JP2642250B2 JP2413550A JP41355090A JP2642250B2 JP 2642250 B2 JP2642250 B2 JP 2642250B2 JP 2413550 A JP2413550 A JP 2413550A JP 41355090 A JP41355090 A JP 41355090A JP 2642250 B2 JP2642250 B2 JP 2642250B2
Authority
JP
Japan
Prior art keywords
logic circuit
logic
net
test pattern
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2413550A
Other languages
English (en)
Other versions
JPH04222058A (ja
Inventor
武夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP2413550A priority Critical patent/JP2642250B2/ja
Publication of JPH04222058A publication Critical patent/JPH04222058A/ja
Application granted granted Critical
Publication of JP2642250B2 publication Critical patent/JP2642250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所定の論理回路の故障
検出のために、該論理回路の出力端子の出力状態を観測
しながら、該論理回路の入力端子に入力する論理回路の
テストパターンの検査方法に係り、特に、テストパター
ンの故障検出能力のより有効な評価のための論理回路の
テストパターンの検査方法に関する。
【0002】
【従来の技術】集積回路等、所定の論理ゲートでなる論
理回路の故障検出方法には、論理回路の入力端子に予め
準備されたテストパターンを順次入力していき、このと
き論理回路の出力端子の出力状態を観測していくという
方法がある。
【0003】この方法は、例えば、入力端子に入力する
テストパターンと、これに対応した期待出力パターンと
を予め作成しておき、検査対象となる所定の論理回路の
入力端子にこのテストパターンを入力し、このときの出
力端子の出力状態をこの期待出力パターンと比較し、こ
れにより論理回路の故障検出を行うというものである。
【0004】このような論理回路の故障検出方法によれ
ば、既に完成した論理回路、例えばパッケージに封止さ
れた集積回路の故障検出を、集積回路の外部から行うこ
とが可能である。
【0005】更に、所定の論理回路の故障検出に用いら
れるテストパターンの検査方法としては、トグルチェッ
ク方法、あるいはこのトグルチェック方法を自動的に行
うトグルチェックツール等がある(特開平2−3538
4参照)
【0006】テストパターンを用いた論理回路の故障検
出において、検査対象となる論理回路の入力端子数が増
加すると、この論理回路の検査のためのテストパターン
数は増大するものである。
【0007】従って、テストパターンを用いた論理回路
の故障検査にあっては、入力端子に対する全てのパター
ンを含んだテストパターンを用いることは難しくなって
いる。
【0008】又、入力端子に対する全てのパターンを網
羅したテストパターンであっても、論理回路の全ての故
障を検出することができない場合もある。
【0009】従って、このような論理回路の故障検出に
用いられるテストパターン自体も、検査が行われてい
る。
【0010】前述のトグルチェックは、論理回路の故障
検査に用いられるテストパターンの検査方法の1つであ
る。
【0011】このトグルチェックは、検査対象となるテ
ストパターンの故障検出対象である論理回路がシミュレ
ーション可能な論理シミュレータを用いて、テストパタ
ーンの故障検出対象である論理回路をシミュレーション
しながら、このテストパターン自体を検査していく。こ
のとき、この論理回路内部の各ネットの論理状態の変化
を検出し、各ネット毎に論理状態の変化の回数、即ちト
グル数をカウントしていくというものである。
【0012】このようなトグルチェックによれば、検査
結果として得られる各ネットのトグル数である検査結果
のレポートに従って、検査対象となるテストパターンの
故障検出能力の評価を行うことができる。
【0013】
【発明が達成しようとする課題】しかしながら、前述の
トグルチェックによるテストパターンの検査において、
各ネットの論理状態の変化が検出されても、このネット
部分に関する故障を、論理回路の外部から必ずしも故障
検出可能ではないという問題を発明者は見出だしてい
る。
【0014】即ち、トグルチェックによるテストパター
ンの検査において、各ネットの論理状態の変化がカウン
トされたとしても、この論理状態の変化が、論理回路の
出力端子で観測できない場合があることを発明者は見出
だしている。
【0015】このような出力端子で観測できない場合に
は、このネット部分に関する故障があっても、このテス
トパターンを用いた故障検査では、この故障を発見する
ことができないという問題がある。
【0016】本発明は、前記従来の問題点を解決するべ
くなされたもので、所定の論理回路の故障検出のため
に、該論理回路の出力端子の出力状態を観測しながら、
該論理回路の入力端子に入力する論理回路のテストパタ
ーンの検査方法において、このテストパターンの故障検
出能力のより有効な評価をするための情報のレポートが
可能な論理回路のテストパターンの検査方法を提供する
ことを目的とする。
【0017】
【課題を達成するための手段】本発明は、所定の論理回
路の故障検出のために、該論理回路の出力端子の出力状
態を観測しながら、該論理回路の入力端子に入力する論
理回路のテストパターンの検査方法において、論理シミ
ュレーションにてテストパターンを1ステップ毎実行
し、該論理回路内部のネットの論理状態が変化した時、
該論理状態の変化が、該論理回路の出力端子で観測可能
であるか否か判定し、観測可能であると判定された場合
のみ、当該ネットの有効トグル数をカウントアップす
ることにより、前記課題を達成したものである。
【0018】又、各ネットの論理状態が変化した時、該
論理状態の変化が、論理回路の出力端子で観測可能であ
るためのトグル条件を予め求めておき、論理回路内部の
ネットの論理状態が変化した時の、該論理状態の変化
が、該論理回路の出力端子で観測可能であるか否かの前
記判定が、このトグル条件に従った判定とすることによ
り、同じく前記課題を達成したものである。
【0019】
【作用】本発明は、論理回路のテストパターンの検査方
法において、テストパターンの検査対象となる論理回路
の各ネットの論理状態がテストパターンの実行に従って
変化していなければならないことと共に、この論理状態
の変化が論理回路の外部から観測可能でなければならな
いという点に着目したものである。
【0020】即ち、この論理回路内部のネットの論理状
態の変化は、この論理回路の出力端子の論理状態の変化
として観測できなければならない。
【0021】従って、本発明の論理回路のテストパター
ンの検査方法では、論理回路内部のネットの論理状態が
変化したとき、該論理状態の変化が、該論理回路の出力
端子で観測可能であるか否か判定し、観測可能であると
判定された場合にのみ、当該ネットの有効トグル数をカ
ウントアップするようにしている。従って、この論理回
路のテストパターンの検査方法終了後、各ネットの有効
トグル数を主とした検査結果を得ることにより、このテ
ストパターンの故障検出能力のより有効な評価を行うこ
とができる。
【0022】なお、本発明の論理状態とは、論理値
“0”あるいは“1”の状態である。あるいは、論理値
“0”あるいは“1”の状態と共に、ハイインピーダン
ス状態を含む状態であってもよい。
【0023】又、本発明のトグルとは、これらの論理状
態間相互の変化のことである。又、トグル数や本発明の
有効トグル数とは、この変化の回数に対応したものであ
ればよい。なお、このネットとは、論理回路内部におけ
る各配線である。
【0024】図1は、本発明の要旨を示すフローチャー
トである。
【0025】この図1のフローチャートに示される処理
は、論理回路のテストパターンの検査方法の検査対象で
あるテストパターンに関して、該テストパターンを用い
て故障の検出が行われる論理回路のシミュレーションが
可能な論理シミュレータを用いて行われる。
【0026】この論理シミュレータは、この論理回路の
テストパターンの検査方法の検査対象であるテストパタ
ーンを、1ステップ毎に該論理回路の入力端子に入力し
た場合の、該論理回路の出力端子の出力状態を得ること
ができるだけでなく、該論理回路内部の各ネットの論理
状態をも把握できるものである。
【0027】この図1において、ステップ104では、
論理シミュレータで、テストパターンの検査対象となる
論理回路のシミュレーションが行われると共に、このテ
ストパターンの該当ステップの1ステップが実行され
る。
【0028】ステップ106では、前記ステップ104
によるテストパターンの1ステップ実行のシミュレーシ
ョンにより、論理回路内部の各ネットの論理状態の変化
の検出を行う。
【0029】なお、このステップ106で論理状態の変
化が検出されたネットについて、この変化の回数をカウ
ントして当該ネットのトグル数としてもよい。即ち、各
ネット毎にトグル数をカウントしてもよい。
【0030】ステップ108では、前記ステップ106
で論理状態の変化が検出されたネットに関して、この論
理状態の変化が論理回路の出力端子で観測可能であるか
否かの判定を行う。
【0031】ステップ110では、論理状態の変化があ
ったネットの論理状態の変化が、論理回路の出力端子の
論理状態の変化として観測可能であると判定された場
合、当該ネットの有効トグル数をカウントアップする。
従って、各ネット毎の有効トグル数には、各ネット毎の
論理状態の変化があり、且つこの論理状態の変化が論理
回路の出力端子で観測可能であったと判定された回数が
累積されていく。
【0032】ステップ114では、1ステップずつ行わ
れたテストパターンの実行が全て終了したか否かの判定
を行う。
【0033】全てのテストパターンが終了した場合に
は、この一連の論理回路のテストパターンの検査方法の
実行を終了する。一方、実行されていないテストパター
ンがある場合には、ステップ104からステップ114
までの一連の処理を再び実行する。
【0034】以上説明したように、このようにして得ら
れた各ネットの有効トグル数は、それぞれのネットの、
論理回路の出力端子で観測可能な論理状態の変化の回数
に対応したものであり、このテストパターンを用いたこ
のテストパターンの検査対象である論理回路の故障検出
能力にも対応している。従って、このような論理回路の
テストパターンの検査方法によれば、テストパターンの
故障検出能力のより有効な評価をするための情報のレポ
ートが可能である。
【0035】なお、本発明において、論理回路内部のネ
ットの論理状態が変化したとき、該論理状態の変化が、
該論理回路の出力端子で観測可能であるか否か判定する
ことを、予め求められたトグル条件に従って判定するこ
とを発明者は見出だしている。
【0036】即ち、論理回路のテストパターンの検査の
ために、論理シミュレータにてテストパターンを1ステ
ップ毎実行する以前に、予め、論理回路の各ネットの
論理状態が変化したとき、該論理状態の変化が、論理回
路の出力端子で観測可能であるための条件であるトグル
条件を予め求める。又、論理シミュレータにてテストパ
ターンを1ステップ毎実行し、この論理シミュレーシ
ョン中に、論理回路内部のネットの論理状態が変化した
とき、該論理状態の変化が、該論理回路の出力端子で観
測可能であるか否かの判定を行う際には、このトグル条
件を用いて判定する。
【0037】このように本発明の論理回路のテストパタ
ーンの検査方法において、このようなトグル条件を用い
るようにした場合には、論理回路内部のネットの論理状
態の変化が該論理回路の出力端子で観測可能であるか
の判定の処理の簡潔化及び短縮を図ることができ、論
理回路のテストパターンの検査全体の検査時間の短縮を
図ることができる。
【0038】
【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
【0039】図2は、本発明の実施例の処理を示すフロ
ーチャートである。
【0040】本発明の実施例の論理回路のテストパター
ンの自動検査装置においては、集積回路の集積回路レイ
アウト設計用ツールや、論理シミュレータ等と共に、1
つの計算機システム中に構成されている。
【0041】この図2のステップ210は、前述の図1
のフローチャートに示される一連の処理に対応したもの
である。
【0042】この図2において、ステップ204では、
例えば論理ゲート単位で、入力変化伝播条件を求め、こ
れを後述するステップ206あるいはステップ208で
読み出し可能な形態で登録して記憶させる。
【0043】なお、この入力変化伝播条件を求めること
は、セルライブラリを用いた論理回路にあっては、セル
単位で求めてもよい。又、複数の論理ゲートでなるより
複雑な論理ゲート単位であってもよい。又、このステッ
プ204の登録は、セルライブリ中のデータの変更時
等、論理回路に用いられる論理ゲートに変化があったと
きにのみ行えばよい。なお、このステップ204で行わ
れる登録については、図3を用いてより詳細に後述す
る。
【0044】ステップ206では、検査するテストパタ
ーン及びこのテストパターンの検査対象の論理回路の確
定時に、この論理回路の、各入力端子から各出力端子へ
の、信号の流れとして考えられる全てのパスを求める。
なお、このステップ206で行われる処理については、
図4及び図5を用いてより詳細に後述する。
【0045】ステップ208では、検査するテストパタ
ーンが対象とする論理回路の全てのネットについて、論
理回路の出力端子までの全てのパスを含めてトグル条件
を求める。
【0046】なお、それぞれのネットのトグル条件と
は、それぞれのネットの論理状態が変化したとき、該論
理状態の変化が論理回路の出力端子で観測可能であるた
めの条件である。又、論理回路中のあるネット部分ある
いはこのネット部分に関連する部分(ほぼこのネットの
周囲の回路)に関する故障検出が必要でない場合には、
このネットのトグル条件を求める必要はない。なお、こ
のステップ208で行われるトグル条件を求める処理
は、前述のステップ204で得られた論理ゲート単位の
入力変化伝播条件や、ステップ206で求められた論理
回路の各入力端子から各出力端子へのパスが用いられる
が、この処理については図6を用いてより詳細に後述す
る。
【0047】ステップ210では、図1を用いて前述し
た通り、テストパターンの故障検出対象である論理回路
のシミュレーションが可能な論理シミュレータを用い
て、テストパターンの検査対象であるテストパターン
を、1ステップ毎実行し、論理回路内部のネットの論
理状態が変化した回数(トグル数)をカウントする。
【0048】この際、論理回路内部のネットの論理状態
が変化したとき、該論理状態の変化が該論理回路の出力
端子で観測可能であるか否か判定し、観測可能であると
判定された場合にのみ、当該ネットの有効トグル数をカ
ウントアップすることも行う。即ち、各ネット毎に、ト
グル数と有効トグル数とが累積される。
【0049】なお、このようなトグル数及び有効トグル
数のカウントは、一般的には論理回路内部の全てのネッ
トについて行われるものであるが、特定のネット部分あ
るいは特定のネット部分に関連する部分(一般にはこの
ネットの周辺部分)に関して、故障検出の必要がない場
合には、このネットに関するトグル数及び有効トグル数
のカウントを行う必要がない。
【0050】ステップ212では、ステップ210で求
められた論理回路の各ネット毎のトグル数及び有効トグ
ル数に主として従った検査結果を、レポートとして、ラ
インプリンタによる印字出力として出力する。
【0051】この印字出力された検査結果は、具体的に
は、各ネット毎のトグル数と有効トグル数との一覧表の
印字出力である。又、論理回路テスト対象となったネッ
ト中において、“0”であるトグル数や有効トグル数と
なっているネット、即ち検査対象となったテストパター
ンでは故障検出ができないネットの一覧表の印字出力を
行う。又、これら“0”であるトグル数となっているネ
ットの数の総ネット数に対する比率や、“0”となって
いる有効トグル数のネットの数の総ネット数に対する比
率の印字出力を行う。
【0052】このように、ステップ212では、ステッ
プ210で求められた各ネット毎のドクル数及び有効ト
グル数に従った、論理回路のテストパターンの故障検出
能力の評価として有効な情報となる様々なデータの印字
出力が行われる。
【0053】なお、実際に出力される印字出力の種類は
選択できることはいうまでもない。
【0054】図3は、前述の本発明の実施例において用
いられる論理ゲート種類毎入力変化伝播条件テーブルを
示す線図である。
【0055】集積回路の集積回路レイアウト設計用ツー
ルや、論理シミュレータ等と共に、1つの計算機中に構
成された本発明の実施例の論理回路のテストパターンの
自動検査装置においては、この図3に示される論理ゲー
ト種類毎入力変化伝播条件テーブルは、該計算機システ
ム中の集積回路レイアウト設計に主として用いられるセ
ルライブラリのデータに主に従って、前述の図2のフロ
ーチャートのステップ204で作成される。
【0056】この論理ゲート種類毎入力変化伝播条件テ
ーブルは、セルライブラリに登録されている論理ゲート
種類毎の入力端子毎の項目のデータとして作成されてい
る。
【0057】又、このデータのレコードとしては、所定
の論理ゲート種類の入力端子の論理状態が変化した場合
に、この論理状態の変化に従って該論理ゲートの出力の
論理状態が変化するための条件、即ち入力変化伝播条件
が求められ書き込まれる。又、このデータのレコードと
して、該当する論理ゲートの論理状態の変化後、出力の
論理状態の変化が生じるまでの時間、即ち伝播遅延時間
(単位nS)も求められ書き込まれる。
【0058】なお、この図3に示される論理ゲート種類
毎入力変化伝播条件テーブルにおける論理ゲートの種類
とは、論理ゲートの論理(AND論理やOR論理や、入
力数や出力数)等毎だけでなく、伝播遅延時間が異なる
場合には、異なる論理ゲート種類とされる。
【0059】なお、この図3の論理ゲート種類毎入力変
化伝播条件テーブルは、前述の図2のステップ208で
トグル条件を求める際、論理ゲート種類及びこれの入力
名をキーとして、主に入力変化伝播条件と伝播遅延時間
とを得るために用いられる。
【0060】図4は、前述の本発明の実施例の検査対象
となるテストパターンの故障検出対象となる論理回路の
一例の論理回路図である。
【0061】この図4の論理回路10には、合計7個の
入力端子A〜F、Hと、合計2個の出力端子X、Yが設
けられている。
【0062】又、この論理回路10の内部には、合計5
個の論理ゲートG1〜G5が設けられている。
【0063】論理ゲートG1、G2は、前述の図3のA
NDゲートである。論理ゲートG3、G5は、前述の図
3のORゲートである。論理ゲートG4は、前述の図3
のD型フリップフロップである。
【0064】これら入力端子A〜F、H、出力端子X、
Y、論理ゲートG1〜G5相互の間は、ネットn 1〜n
13によりそれぞれ接続されている。
【0065】このような論理回路10においては、論理
回路10の製造後においては、該論理回路10内部の各
ネットn 1〜n 13の論理状態の変化は、該論理回路の
出力端子X、Yの論理状態の変化としてのみ観測可能と
なってしまう。
【0066】しかしながら、論理回路シミュレータによ
るシミュレーション中においては、この論理回路10の
出力端子X、Yの論理状態のみならず、該論理回路10
内部の各ネットn 1〜n 13の論理状態及び論理状態の
変化をも観測することが可能である。
【0067】なお、論理ゲートG4の、符号D、CK、
CLは、入力端子であり、符号Q、QNは、出力端子で
ある。
【0068】又、本発明の実施例の論理回路のテストパ
ターンの検査対象となるテストパターンは、この図4の
論理回路10の各入力端子A〜F、Hに入力される入力
信号のパターン等である。
【0069】図5は、前述の本発明の実施例で用いられ
る論理回路中パスリストを示す線図である。
【0070】この図5に示される論理回路中パスリスト
は、前述の図2のフローチャートのステップ206で作
成される。
【0071】この図5の論理回路中パスリストは、本実
施例の論理回路のテストパターンの検査対象となるテス
トパターンの故障検査対象の論理回路の、入力端子から
出力端子への全てのパス(信号の流れ)をリストアップ
すると共に、それぞれのパス毎に、信号の流れを求めた
ものである。
【0072】例えば、この図5の論理回路中パスリスト
に記入されたデータは、前述の図4の論理回路10へ
の、入力端子A〜F、Hから出力端子X、Yへの全ての
パスの一部のデータを示している。
【0073】この図5において、例えば、パス番号
“1”のパスは、入力端子A、論理ゲートG5の入力a
及び出力y (論理ゲート種数番号5)、出力端子Xをそ
れぞれ経由するパスである。又、パス番号“2”のパス
は、入力端子B、論理ゲートG1の入力a 及び出力y
(論理ゲート種数番号1)、論理ゲートG3の入力a 及
び出力y (論理ゲート種数番号5)、論理ゲートG4の
入力D及び出力Q(論理ゲート種数番号3)、論理ゲー
トG5の入力b 及び出力y (論理ゲート種数番号6)、
出力端子Xを、それぞれ順に経由するパスである。
【0074】なお、この図5の論理回路中パスリストの
データとして求められたデータは、前述の図2のフロー
チャートのステップ208で論理回路の各ネット毎のト
グル条件を求める際に用いられる。
【0075】図6は、前述の本発明の実施例に用いられ
る論理回路中ネット毎入力変化伝播条件テーブルを示す
線図である。
【0076】この図6の論理回路中ネット毎入力変化伝
播条件テーブルは、前述の図2のフローチャートのステ
ップ208で、前述の図3の論理ゲート種類毎入力変化
伝播条件テーブル及び、前述の図5の論理回路中パスリ
ストとを主に用いて作成される。
【0077】この図6の論理回路中ネット毎入力変化伝
播条件テーブルの作成は、ネット番号“1”から順に行
われ、該当するネット番号のネットに論理状態の変化が
あった場合に、該論理状態の変化を論理回路の出力端子
で観測可能であるか否かの条件を求めるものである。
【0078】又、図6の論理回路中ネット毎入力変化伝
播条件テーブルに記入されているデータは、前述の図4
の論理回路10において、図3の論理ゲート毎入力変化
伝播条件テーブルのデータ及び、図5の論理回路中パス
リストのデータとを用いて作成したものである。
【0079】即ち、まず、該当ネット番号のネットを経
由するパス(パス番号)を、前述の図5の論理回路中パ
スリストを用いて、該論理回路中パスリストのネット番
号の項目を検索しながら該当ネット番号を含むパス番号
を求める。
【0080】該当するネット番号の論理状態の変化を、
論理回路の出力端子まで伝達するパスのパス番号が求め
られた場合には、この図5の論理回路中パスリストの該
当パス番号の論理ゲート種類の項目の各論理ゲートにつ
いて、図3の論理ゲート種類毎入力変化伝播条件テーブ
ルを用いて、該論理ゲートの入力変化伝播条件と伝播遅
延時間とを求め、これを図6の論理回路中ネット毎入力
変化伝播条件テーブルにおける入力変化伝播条件項目の
欄と、伝播遅延時間の項目の欄とに書き込んでいく。
【0081】なお、該当ネット番号のネットを経由する
パスが複数ある場合には、これらのパス毎の一連の入力
変化伝播条件等を、順にこの図6の論理回路中ネット毎
入力変化伝播条件テーブルに書き込んでいく。
【0082】図6の論理回路中ネット毎入力変化伝播条
件テーブルのデータにおいて、例えば、ネット番号
“1”に対しては、図5の論理回路中パスリストからネ
ット番号“1”のネットを経由するパス番号“1”のパ
スが選択されたデータに従って、論理ゲートG5のOR
ゲートの入力端子a の入力変化伝播条件及び伝播遅延時
間が、図3の論理ゲート種類毎入力変化伝播条件テーブ
ル(番号6の項目)から求められ、この図6の論理回路
中ネット毎入力変化伝播条件テーブルの該当項目に書き
込まれる。
【0083】又、ネット番号“2”については、同様
に、図5の論理回路中パスリストからパス番号“2”及
び“3”の合計2個のパスが求められ、これらそれぞれ
のパスに用いられている論理ゲートの種類及び入力か
ら、図3の論理ゲート種類毎入力変化伝播条件テーブル
を用いて該当する入力変化伝播条件及び伝播遅延時間が
求められていく。
【0084】又、この図6の論理回路中ネット毎入力変
化伝播条件テーブルのデータは、前述の図2のフローチ
ャートのステップ210で、論理回路内部の所定のネッ
トの論理状態の変化が、該論理回路の出力端子で観測可
能であるか否か判定する際、トグル条件として用いられ
る。
【0085】即ち、所定のネット番号のネットに対し
て、図6の論理回路中ネット毎入力変化伝播条件テーブ
ル中の条件の成立、即ちこのテーブルにおける該当する
入力伝播条件がそれぞれの伝播遅延時間において全て成
立する場合には、トグル条件成立となる。
【0086】なお、所定の同一ネット番号に対して、こ
の論理回路中ネット毎入力変化伝播条件テーブルの一連
のデータが複数ある場合には、いずれかの一連の入力変
化伝播条件が全て成立することがトグル条件の成立とな
る。例えば、ネット番号“2”のトグル条件は、この図
6中の「ネット番号“2”のトグル条件」と「ネット
番号“2”のトグル条件」とのいずれかが成立する条
件となる。
【0087】即ち、このような場合は、所定のネット番
号のネットから論理回路の出力端子までのパスが、複数
ある場合である。
【0088】図7は、前述の本発明の実施例により作成
される論理回路中ネット毎トグル数テーブルを示す線図
である。
【0089】この図7の論理回路中ネット毎トグル数テ
ーブルは、この実施例で検査されるテストパターンの故
障検出対象である論理回路内部の各ネット毎の、トグル
数と有効トグル数とが書き込まれるテーブルである。
【0090】又、この図7の論理回路中ネット毎トグル
数テーブルは、前述の図2のフローチャートのステップ
210の処理により作成されるものである。即ち、この
図7の論理回路中ネット毎トグル数テーブルのトグル数
及び有効トグル数とは、前述の図2におけるトグル数及
び有効トグル数と同一のものである。
【0091】図8は、前述の本発明の実施例で印字出力
されるテストパターン検査レポートを示す線図である。
【0092】この図8において、各項目における下線が
付された印字部分は、それぞれ求められた数値あるいは
名称の文字列等が印字される部分である。
【0093】この図8において、項目1は、この本発明
の実施例で検査されたテストパターンの名称が印字され
る。
【0094】項目2には、前記項目1のテストパターン
名称のテストパターンの総ステップ数が印字される。
【0095】項目3から項目7までは、それぞれ、前述
の項目1のテストパータン名称のテストパターンにより
故障検出される論理回路の、総論理ゲート数、総入力
数、総出力数、総パス数、総ネット数が印字される。
【0096】又、項目8及び項目9には、このテストパ
ターンの全てのステップの実行後の、トグル数“0”の
ネット数、項目7の総ネット数に対するこのトグル数
“0”のネット数の比率、有効トグル数“0”のネット
数、及び項目7の総ネット数に対するこの有効トグル数
“0”のネット数の比率がそれぞれ印字される。
【0097】項目10には、有効トグル数“0”である
ネットの名称(ネット番号)が順番に印字される。
【0098】以上説明したように本発明の実施例によれ
ば、論理回路中の各ネットの有効トグル数のデータに従
った情報をも含む、図8に示されるようなテストパター
ン検査レポートを得ることができ、従ってテストパター
ンの故障検出能力のより有効な評価を行うことが可能で
ある。
【0099】なお、前述の図3及び図5から図7で示さ
れる各テーブル及びリストは、前述の図2のフローチャ
ートに示される処理が実行される計算機システム中のメ
モリ上に記憶されており、必要に応じて各項目の書き込
み更新や読み出しが行われるものである。又、図4に示
される論理回路も、所定の手段により、この計算機シス
テム中に記憶されている。
【0100】
【発明の効果】以上説明した通り、本発明によれば、所
定の論理回路の故障検出のために、該論理回路の出力端
子の出力状態を観測しながら、該論理回路の入力端子に
入力する論理回路のテストパターンの検査方法におい
て、このテストパターンの故障検出能力のより有効な評
価をするための情報のレポートが可能な論理回路のテス
トパターンの検査方法を提供することができるという優
れた効果を有する。
【図面の簡単な説明】
【図1】図1は、本発明の要旨を示すフローチャートで
ある。
【図2】図2は、本発明の実施例の処理を示すフローチ
ャートである。
【図3】図3は、前記実施例で用いられる論理ゲート種
類毎入力変化伝播条件テーブルを示す線図である。
【図4】図4は、前記実施例の検査対象のテストパター
ンの故障検出対象となる論理回路の一例の論理回路図で
ある。
【図5】図5は、前記実施例で用いられる論理回路中パ
スリストを示す線図である。
【図6】図6は、前記実施例で用いられる論理回路中ネ
ット毎入力変化伝播条件テーブルを示す線図である。
【図7】図7は、前記実施例で用いられる論理回路中ネ
ット毎トグル数テーブルを示す線図である。
【図8】図8は、前記実施例から印字出力されるテスト
パターン検査レポートを示す線図である。
【符号の説明】
10…論理回路、A〜F、H…論理回路入力、X、Y…
論理回路出力、G1 〜G5 …論理ゲート、a 、b 、D、
CK、CL…論理ゲート入力、y 、Q、QN…論理ゲー
ト出力、n1〜n13 …ネット。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の論理回路の故障検出のために、該論
    理回路の出力端子の出力状態を観測しながら、該論理回
    路の入力端子に入力する論理回路のテストパターンの検
    査方法において、 論理シミュレーションにてテストパターンを1ステップ
    実行し、 該論理回路内部のネットの論理状態が変化した時、該論
    理状態の変化が、該論理回路の出力端子で観測可能であ
    るか否か判定し、 観測可能であると判定された場合にのみ、当該ネットの
    有効トグル数をカウントアップすることを特徴とする論
    理回路のテストパターンの検査方法。
  2. 【請求項2】請求項1において、 各ネットの論理状態が変化した時、該論理状態の変化
    が、論理回路の出力端子で観測可能であるためのトグル
    条件を予め求めておき、 論理回路内部のネットの論理状態が変化した時の、該論
    理状態の変化が、該論理回路の出力端子で観測可能であ
    るか否かの前記判定が、このトグル条件に従った判定で
    あることを特徴とする論理回路のテストパターンの検査
    方法。
JP2413550A 1990-12-21 1990-12-21 論理回路のテストパターンの検査方法 Expired - Fee Related JP2642250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2413550A JP2642250B2 (ja) 1990-12-21 1990-12-21 論理回路のテストパターンの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2413550A JP2642250B2 (ja) 1990-12-21 1990-12-21 論理回路のテストパターンの検査方法

Publications (2)

Publication Number Publication Date
JPH04222058A JPH04222058A (ja) 1992-08-12
JP2642250B2 true JP2642250B2 (ja) 1997-08-20

Family

ID=18522169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2413550A Expired - Fee Related JP2642250B2 (ja) 1990-12-21 1990-12-21 論理回路のテストパターンの検査方法

Country Status (1)

Country Link
JP (1) JP2642250B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310036B2 (ja) * 2009-01-30 2013-10-09 富士通株式会社 検証支援プログラムおよび検証支援装置
JP2014130414A (ja) * 2012-12-28 2014-07-10 Toshiba Corp テストパターンの生成装置、その生成方法及びその生成プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123130A (ja) * 1986-11-12 1988-05-26 Fanuc Ltd パイプライン制御方式
JPH0235384A (ja) * 1988-07-25 1990-02-05 Nec Corp 論理回路の論理シミュレーション

Also Published As

Publication number Publication date
JPH04222058A (ja) 1992-08-12

Similar Documents

Publication Publication Date Title
Jha et al. Testing of digital systems
US9086459B2 (en) Detection and diagnosis of scan cell internal defects
JP4562713B2 (ja) 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム
US7870519B2 (en) Method for determining features associated with fails of integrated circuits
Putman et al. Enhanced timing-based transition delay testing for small delay defects
TWI551868B (zh) 診斷子網路缺陷之電腦實施方法,用於診斷子網路缺陷的具有複數指令儲存於其上之電腦可讀取儲存媒體以及故障合成的診斷系統
Huang et al. Scan chain diagnosis by adaptive signal profiling with manufacturing ATPG patterns
Kundu et al. Using custom fault models to improve understanding of silicon failures
Mittal et al. Test chip design for optimal cell-aware diagnosability
JP2642250B2 (ja) 論理回路のテストパターンの検査方法
US20020188904A1 (en) Efficiency of fault simulation by logic backtracking
Guo et al. Detection and diagnosis of static scan cell internal defect
JPH08201486A (ja) Iddqを用いたCMOS論理回路の故障箇所の絞り込み方式
Zou et al. On methods to improve location based logic diagnosis
US20090077439A1 (en) Integrated circuit test method and test apparatus
JP2642265B2 (ja) 論理回路のテストパターンの検査方法
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
d'Hondt et al. A comprehensive framework for cell-aware diagnosis of customer returns
Seshadri et al. Dominance based analysis for large volume production fail diagnosis
Chen et al. A test pattern ordering algorithm for diagnosis with truncated fail data
Nandakumar et al. Improved Chain Diagnosis Methodology for Clock and Control Signal Defect Identification
JP2773148B2 (ja) テスト容易化回路設計方法
Amyeen et al. Microprocessor system failures debug and fault isolation methodology
US11092645B2 (en) Chain testing and diagnosis using two-dimensional scan architecture
Girard et al. Defect Diagnosis Techniques for Silicon Customer Returns

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees