JP2641574B2 - 半導体チップの位置規正方法 - Google Patents
半導体チップの位置規正方法Info
- Publication number
- JP2641574B2 JP2641574B2 JP1307315A JP30731589A JP2641574B2 JP 2641574 B2 JP2641574 B2 JP 2641574B2 JP 1307315 A JP1307315 A JP 1307315A JP 30731589 A JP30731589 A JP 30731589A JP 2641574 B2 JP2641574 B2 JP 2641574B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- setting jig
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の組立工程に関し、特に位置規
正基台上で半導体チップを二方向から押して位置規正を
行う規正方法に関する。
正基台上で半導体チップを二方向から押して位置規正を
行う規正方法に関する。
従来の技術 リードフレームの所望位置に半導体チップを接着する
にあたり、位置規正基台を設け、そこで正確に位置規正
した後、リードフレーム上に搭載することは公知であ
る。この位置規正基台上には、半導体チップの正確な指
定位置があり、その指定位置に来るよう半導体チップの
対角線上の２方向からチップの側面を位置規正治具で押
しながら位置規正している。
にあたり、位置規正基台を設け、そこで正確に位置規正
した後、リードフレーム上に搭載することは公知であ
る。この位置規正基台上には、半導体チップの正確な指
定位置があり、その指定位置に来るよう半導体チップの
対角線上の２方向からチップの側面を位置規正治具で押
しながら位置規正している。
一般に半導体装置の組立て工程では半導体チップの位
置規正方法がよく使用される。例えば、リードフレーム
上へ半導体チップを搭載するダイボンド工程や、フィル
ムキャリア法における半導体チップ上の金突起電極とリ
ードとの接合工程においては、正確に半導体チップの位
置を決めることが要求される場合がある。
置規正方法がよく使用される。例えば、リードフレーム
上へ半導体チップを搭載するダイボンド工程や、フィル
ムキャリア法における半導体チップ上の金突起電極とリ
ードとの接合工程においては、正確に半導体チップの位
置を決めることが要求される場合がある。
以下に従来の半導体チップの位置規正方法について説
明する。第２図（ａ）および（ｂ）は従来の半導体チッ
プの位置規正方法で使用する規正治具および半導体チッ
プの平面図およびそれらの断面図である。
明する。第２図（ａ）および（ｂ）は従来の半導体チッ
プの位置規正方法で使用する規正治具および半導体チッ
プの平面図およびそれらの断面図である。
まず、基台（第２図では省略）上に半導体チップ１を
載せる。次に規正治具22を３で示す方向に移動させて半
導体チップ１をもう一方の規正治具（第２図では省略）
に押し当てることにより基台上の所定位置に前記半導体
チップをもってくることができる。従来の半導体チップ
の位置規正方法に使用する規正治具では、第２図（ｂ）
に示すようにその押しつけ面24は直角に加工されてい
た。
載せる。次に規正治具22を３で示す方向に移動させて半
導体チップ１をもう一方の規正治具（第２図では省略）
に押し当てることにより基台上の所定位置に前記半導体
チップをもってくることができる。従来の半導体チップ
の位置規正方法に使用する規正治具では、第２図（ｂ）
に示すようにその押しつけ面24は直角に加工されてい
た。
また一般に半導体基板から劈開を利用して個々の半導
体チップに分割した場合、第２図（ｂ）に示すように前
記チップの側面５は主面とは角度αで交わることにな
る。たとえば、半導体基板が面指数（111）のシリコン
単結晶基板の場合、角度αは57.5゜となる。
体チップに分割した場合、第２図（ｂ）に示すように前
記チップの側面５は主面とは角度αで交わることにな
る。たとえば、半導体基板が面指数（111）のシリコン
単結晶基板の場合、角度αは57.5゜となる。
発明が解決しようとする課題 しかしながら、上記の従来の構成で半導体チップの位
置規正を行う場合には、劈開を利用して分割された個々
の半導体チップの鋭角をなすチップ端部と規正治具の押
しつけ面が当たるため前記半導体チップのチップ端部が
欠けるという問題点を有していた。
置規正を行う場合には、劈開を利用して分割された個々
の半導体チップの鋭角をなすチップ端部と規正治具の押
しつけ面が当たるため前記半導体チップのチップ端部が
欠けるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、鋭角を
なすチップ端部を有する半導体チップの位置規正を容易
に実施しうる半導体チップの位置規正方法を提供するこ
とを目的とする。
なすチップ端部を有する半導体チップの位置規正を容易
に実施しうる半導体チップの位置規正方法を提供するこ
とを目的とする。
課題を解決するための手段 この目的を達成するために本発明の半導体チップの位
置規正方法は、半導体チップの側面と平行に加工した押
しつけ面を有する規正治具を使用し、その規正治具で半
導体チップを押すことにより基台上で前記チップの位置
を規正するものである。
置規正方法は、半導体チップの側面と平行に加工した押
しつけ面を有する規正治具を使用し、その規正治具で半
導体チップを押すことにより基台上で前記チップの位置
を規正するものである。
作用 この構成によって、規正治具で半導体チップを押す
際、前記チップ側面と規正治具の面との接触面積が大き
くなり、位置規正時の押しつけ荷重を低減することがで
きる。
際、前記チップ側面と規正治具の面との接触面積が大き
くなり、位置規正時の押しつけ荷重を低減することがで
きる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。第１図は、本発明の一実施例における半導体
チップの位置規正方法で使用する規正治具および半導体
チップの平面図およびそれらの断面図である。
説明する。第１図は、本発明の一実施例における半導体
チップの位置規正方法で使用する規正治具および半導体
チップの平面図およびそれらの断面図である。
第１図（ａ）に示すように、基台（第１図では省略）
上にＬ字形状の規正治具２を半導体チップ１の対角線の
延長線上に前記半導体チップを挟むようにして配置す
る。このような配置で規正治具２を３で示す移動方向に
移動させ、半導体チップ１をもう一方の規正治具（図で
は省略）に押しつける。一般に劈開を利用して半導体基
板から個々の半導体チップに分割した場合、その側面５
は第１図（ｂ）に示すように主面とは角度αで交わり、
鋭角をなすチップ端部ができるが、本発明で使用する規
正治具２の押しつけ面４は半導体チップ１の側面５と平
行に加工してある。そのため規正治具２で半導体チップ
１を押す場合、前記規正治具の押しつけ面４がチップ側
面５に面で当たることになる。
上にＬ字形状の規正治具２を半導体チップ１の対角線の
延長線上に前記半導体チップを挟むようにして配置す
る。このような配置で規正治具２を３で示す移動方向に
移動させ、半導体チップ１をもう一方の規正治具（図で
は省略）に押しつける。一般に劈開を利用して半導体基
板から個々の半導体チップに分割した場合、その側面５
は第１図（ｂ）に示すように主面とは角度αで交わり、
鋭角をなすチップ端部ができるが、本発明で使用する規
正治具２の押しつけ面４は半導体チップ１の側面５と平
行に加工してある。そのため規正治具２で半導体チップ
１を押す場合、前記規正治具の押しつけ面４がチップ側
面５に面で当たることになる。
たとえば、半導体基板としてシリコン単結晶基板を使
用し、その（111）面に半導体デバイスを製作した後、
前記基板の表面の分割線に沿って浅い傷をつけて基板裏
面より荷重をかけ個々の半導体チップに分割した場合、
チップの断面形状は平行四辺形となる。その場合、主面
と側面のなす角度は、それぞれ57.5゜および122.5゜と
なる。したがって一方の規正治具２の押しつけ面を57.5
゜に、もう一方の規正治具の押しつけ面を122.5゜にほ
ぼ合わせて加工すれば良い。
用し、その（111）面に半導体デバイスを製作した後、
前記基板の表面の分割線に沿って浅い傷をつけて基板裏
面より荷重をかけ個々の半導体チップに分割した場合、
チップの断面形状は平行四辺形となる。その場合、主面
と側面のなす角度は、それぞれ57.5゜および122.5゜と
なる。したがって一方の規正治具２の押しつけ面を57.5
゜に、もう一方の規正治具の押しつけ面を122.5゜にほ
ぼ合わせて加工すれば良い。
（111）面を主面としたシリコントランジスタのダイ
ボンド工程（基台での位置規正も含めて）での加工歩留
を、本発明と従来法（半導体チップと接触する治具の接
触面は、チップの主面に対して二方向とも直角の時）と
で比較した。またその試料を高温において逆バイアステ
ストにより信頼性を調べた。その結果を次の表に示す。
明らかに本発明の方が歩留は高く、また信頼性も高い。
ボンド工程（基台での位置規正も含めて）での加工歩留
を、本発明と従来法（半導体チップと接触する治具の接
触面は、チップの主面に対して二方向とも直角の時）と
で比較した。またその試料を高温において逆バイアステ
ストにより信頼性を調べた。その結果を次の表に示す。
明らかに本発明の方が歩留は高く、また信頼性も高い。
発明の効果 以上のように本発明は、位置規正時に半導体チップと
接する押しつけ面を前記半導体チップの側面に平行にな
るよう加工した規正治具を使用することにより鋭角をな
すチップ端部に押しつけ面が当たらなくなりチップ端部
の欠けが減少し、信頼性が向上するという優れた効果を
有する位置規正方式を実現できるものである。
接する押しつけ面を前記半導体チップの側面に平行にな
るよう加工した規正治具を使用することにより鋭角をな
すチップ端部に押しつけ面が当たらなくなりチップ端部
の欠けが減少し、信頼性が向上するという優れた効果を
有する位置規正方式を実現できるものである。
第１図は本発明の一実施例における半導体チップの位置
規正方法で使用する規正治具および半導体チップの平面
図とそれらの断面図、第２図は従来の半導体チップの位
置規正方法で使用する規正治具および半導体チップの平
面図とそれらの断面図である。 １……半導体チップ、２……規正治具、３……移動方
向、４……押しつけ面、５……半導体チップの側面。
規正方法で使用する規正治具および半導体チップの平面
図とそれらの断面図、第２図は従来の半導体チップの位
置規正方法で使用する規正治具および半導体チップの平
面図とそれらの断面図である。 １……半導体チップ、２……規正治具、３……移動方
向、４……押しつけ面、５……半導体チップの側面。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−115536（ＪＰ，Ａ) 実開 昭54−14163（ＪＰ，Ｕ) 実開 昭61−201345（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】主面と直交しない側面を有する半導体チッ
プを基台上に載せ、前記半導体チップの側面に少なくと
も平行な押しつけ面を有する規正治具で前記半導体チッ
プを押して位置決めを行う半導体チップの位置規正方
法。 - 【請求項２】側面に少なくとも劈開面を有した請求項１
記載の半導体チップの位置規正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307315A JP2641574B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体チップの位置規正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307315A JP2641574B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体チップの位置規正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166746A JPH03166746A (ja) | 1991-07-18 |
| JP2641574B2 true JP2641574B2 (ja) | 1997-08-13 |
Family
ID=17967668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1307315A Expired - Fee Related JP2641574B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体チップの位置規正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641574B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818286Y2 (ja) * | 1977-06-30 | 1983-04-13 | 日本電気ホームエレクトロニクス株式会社 | ペレツト位置決め装置 |
| JPS59115536A (ja) * | 1982-12-22 | 1984-07-04 | Fujitsu Ltd | 半導体基板の保持方法 |
| JPS61201345U (ja) * | 1985-06-06 | 1986-12-17 |
-
1989
- 1989-11-27 JP JP1307315A patent/JP2641574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03166746A (ja) | 1991-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4035723A (en) | Probe arm | |
| US5348316A (en) | Die collet with cavity wall recess | |
| EP0413547A3 (en) | Process for producing semiconductor device substrate | |
| US6454153B2 (en) | Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JP2641574B2 (ja) | 半導体チップの位置規正方法 | |
| JPS6282008A (ja) | 半導体ウエハ−ブレイク装置 | |
| US4040169A (en) | Method of fabricating an array of semiconductor devices | |
| JP3151702B2 (ja) | ボンディング装置用クランプ機構 | |
| US6239481B1 (en) | Device for removing a flip chip die from packaging | |
| JPH1074712A (ja) | ウェハーブレーク装置 | |
| JPH02150044A (ja) | フィルムキャリァ | |
| JP2868029B2 (ja) | 精密平面調芯機構 | |
| JPS6224635A (ja) | フリツプチツプボンダ− | |
| JP2003086612A (ja) | ダイボンディング方法 | |
| JP2949872B2 (ja) | 電子部品接合装置 | |
| JPS62188293A (ja) | 半導体レ−ザ装置 | |
| US6106367A (en) | Method and device for analysis of flip chip electrical connections | |
| JPH09205131A (ja) | 半導体製造装置用ステージへの被処理材固定装置 | |
| JP2779245B2 (ja) | バンプ付きｔａｂテープの製造方法 | |
| JP2712592B2 (ja) | ボンディング・ツールとその固定方法 | |
| JPH05291260A (ja) | バンプ形成方法 | |
| JPH01186646A (ja) | ダイシング法 | |
| JPH0245579A (ja) | ウェーハシートの張着方法 | |
| JP3117825B2 (ja) | バンプ配列用基板 | |
| US6448662B1 (en) | Arrangement for accessing region of a flip chip die |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |