JP2638344B2 - Digital data converter - Google Patents

Digital data converter

Info

Publication number
JP2638344B2
JP2638344B2 JP3173020A JP17302091A JP2638344B2 JP 2638344 B2 JP2638344 B2 JP 2638344B2 JP 3173020 A JP3173020 A JP 3173020A JP 17302091 A JP17302091 A JP 17302091A JP 2638344 B2 JP2638344 B2 JP 2638344B2
Authority
JP
Japan
Prior art keywords
data
digital data
coefficient
bits
maximum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3173020A
Other languages
Japanese (ja)
Other versions
JPH04369929A (en
Inventor
雅昭 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP3173020A priority Critical patent/JP2638344B2/en
Publication of JPH04369929A publication Critical patent/JPH04369929A/en
Application granted granted Critical
Publication of JP2638344B2 publication Critical patent/JP2638344B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ビット数を減少させる
ことによりディジタルデータを変換するディジタルデー
タ変換装置に関し、特に、レベルが低いディジタルオー
ディオデータを変換する場合に好適なディジタルデータ
変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data converter for converting digital data by reducing the number of bits, and more particularly to a digital data converter suitable for converting low-level digital audio data.

【0002】[0002]

【従来の技術】一般に、コンパクトディスク(CD)等
により記憶されるディジタルオーディオデータは、16
ビットで構成されている。かかる16ビットのデータを
CD等に記録する方法は例えば竹ケ原他著「ディジタル
・オーディオ」(コロナ社1989年発行)に開示され
ている。他方、オーディオ信号をディジタルで録音する
装置は、16ビット以上で録音することができるものが
あり、したがって、例えば20ビットのディジタルオー
ディオデータとして記憶した場合、これを再生してCD
等に記録する場合には16ビットに変換しなければなら
ない。
2. Description of the Related Art Generally, digital audio data stored on a compact disk (CD) or the like is 16 bits.
Consists of bits. A method of recording such 16-bit data on a CD or the like is disclosed in, for example, "Digital Audio" by Takegahara et al. (Corona 1989). On the other hand, some devices for digitally recording an audio signal can record audio data in 16 bits or more. Therefore, when stored as digital audio data of, for example, 20 bits, the audio signal is reproduced and reproduced as a CD.
For example, the data must be converted to 16 bits.

【0003】従来、上記の目的で用いられるディジタル
データ変換装置は、図5に示すように、記憶媒体1から
読み出されたディジタルデータがシフトレジスタ2に転
送され、シフトレジスタ2により不要な下位ビットを切
り捨てるように構成されている。図6において、例えば
6ビットのデータ「001010」を上位3ビット分の
データ「001」に変換する場合、6ビットのデータを
シフトレジスタ2において3ビット分右方向すなわち下
位方向にシフトし、シフトレジスタ2に残存する上位3
ビット分のデータ「001」を出力する。
Conventionally, as shown in FIG. 5, a digital data converter used for the above-mentioned purpose transfers digital data read from a storage medium 1 to a shift register 2 and uses the shift register 2 to remove unnecessary lower-order bits. Is configured to be truncated. In FIG. 6, for example, when 6-bit data “001010” is converted into upper 3-bit data “001”, the 6-bit data is shifted rightward, that is, lower by 3 bits in the shift register 2. Top 3 remaining in 2
The bit data "001" is output.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来のディジタルデータ変換装置では、下位ビットデータ
を切り捨てることによりディジタルデータのビット数を
減少するので、例えば図7の左方に示すように、録音レ
ベルが低いディジタルオーディオデータを変換すると、
図7の右方に示すように、重要な下位ビットのデータが
切り捨てられた場合に品質が悪いオーディオデータとな
るという問題点がある。したがって、このオーディオデ
ータの音質の劣化を防止するためには、録音段階におい
て録音レベルを高く設定しなければならない。
However, in the above-mentioned conventional digital data converter, the number of bits of digital data is reduced by truncating the lower-order bit data. Therefore, for example, as shown on the left side of FIG. When converting digital audio data with low
As shown on the right side of FIG. 7, there is a problem that when the data of the significant lower bits is truncated, the audio data becomes inferior in quality. Therefore, in order to prevent the sound quality of the audio data from deteriorating, the recording level must be set high in the recording stage.

【0005】したがって、本発明は、ビット数を減少さ
せてディジタルデータを変換する場合に、重要な下位ビ
ットデータの欠落を防止することができるディジタルデ
ータ変換装置を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a digital data converter capable of preventing loss of important lower-order bit data when converting digital data by reducing the number of bits.

【0006】[0006]

【課題を解決するための手段】本発明では、上記目的を
達成するために、一連の入力ディジタルデータのビット
数を削減して出力するディジタルデータの変換装置にお
いて、前記一連の入力ディジタルデータの最大値又は最
小値により、前記入力ディジタルデータに乗算するため
の係数を計算する係数計算手段と、前記係数計算手段に
より計算された係数を前記入力ディジタルデータに乗算
する乗算手段と、前記乗算手段の乗算結果のデータを一
時的に格納するシフトレジスタ手段と、所望の減少ビッ
ト数に応じて前記シフトレジスタ手段に格納された前記
乗算結果データを下位方向にシフトし、残存する上位ビ
ットデータを出力させるよう前記シフトレジスタを制御
する制御手段とを、有することを特徴とするディジタル
データ変換装置が提供される。
In order to achieve the above object, the present invention provides a digital data converter for reducing the number of bits of a series of input digital data and outputting the digital data. Coefficient calculating means for calculating a coefficient for multiplying the input digital data by a value or a minimum value; multiplying means for multiplying the input digital data by a coefficient calculated by the coefficient calculating means; Shift register means for temporarily storing the resulting data; and shifting the multiplication result data stored in the shift register means in the lower direction in accordance with a desired reduced bit number, and outputting the remaining upper bit data. Control means for controlling the shift register, It is subjected.

【0007】[0007]

【作用】本発明は上記構成を有するので、一連のディジ
タルデータの最大値又は最小値に応じた係数が元のディ
ジタルデータに乗算されて下位ビットデータが切り捨て
られ、したがって、ビット数を減少してディジタルデー
タを変換する場合に、重要な上位ビットデータと下位ビ
ットデータの両方の欠落を防止することができる。
Since the present invention has the above structure, the original digital data is multiplied by a coefficient corresponding to the maximum value or the minimum value of the series of digital data, and the lower-order bit data is truncated. When converting digital data, it is possible to prevent both important upper bit data and lower bit data from being lost.

【0008】[0008]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明に係るディジタルデータ変換装置
の一実施例を示す機能ブロック図、図2は、図1のディ
ジタルデータ変換装置の具体的な構成を示すブロック
図、図3は、図2のディジタルデータ変換装置の動作を
説明するためのフローチャート、図4は、ディジタルデ
ータ変換装置の変換結果を示す説明図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram showing one embodiment of a digital data converter according to the present invention, FIG. 2 is a block diagram showing a specific configuration of the digital data converter of FIG. 1, and FIG. FIG. 4 is a flowchart for explaining the operation of the digital data converter, and FIG. 4 is an explanatory diagram showing a conversion result of the digital data converter.

【0009】図1において、予め、記憶媒体11に格納
されたディジタルデータの最大値又は最小値が最大値最
小値検索手段12により検索され、次いで、係数計算手
段13によりこの最大値又は最小値から、元のディジタ
ルデータに乗算するための係数が計算され、係数用レジ
スタ14に格納される。なお、最大値最小値検索手段1
2と係数計算手段13は、図2に示すようなCPU21
と、メモリ24とデータ出力インタフェース25により
実現することができる。
In FIG. 1, the maximum value or the minimum value of the digital data stored in the storage medium 11 is searched in advance by the maximum value / minimum value searching means 12, and then the coefficient calculating means 13 calculates the maximum value or the minimum value from the maximum value or the minimum value. , A coefficient for multiplying the original digital data is calculated and stored in the coefficient register 14. Note that the maximum value minimum value searching means 1
2 and the coefficient calculating means 13 are provided by a CPU 21 as shown in FIG.
Can be realized by the memory 24 and the data output interface 25.

【0010】記憶媒体11に格納されたディジタルデー
タのビット数を減少する場合、このディジタルデータは
データ用レジスタ15に格納される。そして、係数用レ
ジスタ14からの係数とデータ用レジスタ15のデータ
が乗算器16により乗算され、この乗算結果のデータの
下位ビットがシフトレジスタ17により切り捨てられ
る。
When the number of bits of digital data stored in the storage medium 11 is reduced, the digital data is stored in the data register 15. Then, the coefficient from the coefficient register 14 and the data in the data register 15 are multiplied by the multiplier 16, and the lower bits of the data resulting from the multiplication are discarded by the shift register 17.

【0011】図2において、CPU(中央演算処理装
置)21は、後述するように重要な上位ビットデータと
下位ビットデータの両方が欠落しないようにディジタル
データ変換処理を行う。CPU21はまた、データバス
22を介して、ディジタルデータが予め格納された記憶
媒体11として用いられるハードディスク23と、作業
用のメモリ24とデータ出力インタフェース25に接続
されている。なお、ハードディスク23の代わりに、光
磁気ディスクや磁気テープ等の記憶媒体を用いてもよ
い。
In FIG. 2, a CPU (Central Processing Unit) 21 performs digital data conversion processing so that both important upper bit data and lower bit data are not lost as described later. The CPU 21 is also connected via a data bus 22 to a hard disk 23 used as the storage medium 11 in which digital data is stored in advance, a working memory 24 and a data output interface 25. Note that, instead of the hard disk 23, a storage medium such as a magneto-optical disk or a magnetic tape may be used.

【0012】データ出力インタフェース25は、一連の
ディジタルデータの最大値と最小値に応じた係数を格納
するための係数用レジスタ14と、ディジタルデータを
格納するためのデータ用レジスタ15に接続され、係数
用レジスタ14に格納された係数とデータ用レジスタ1
5に格納されたデータは乗算器16により乗算される。
乗算器16の乗算結果は、シフトレジスタ17に転送さ
れ、シフトレジスタ17により下位ビットデータが切り
捨てられてビット数が変更される。ここで一連のディジ
タルデータとは例えばオーデイオ信号の、場合の一曲分
の3分間とか10分間といったまとまった量のデータを
いう。したがって、この一曲分のデータの所定バイト毎
に最大値と最小値の検索が行われる。
The data output interface 25 is connected to the coefficient register 14 for storing coefficients corresponding to the maximum and minimum values of a series of digital data, and the data register 15 for storing digital data. Coefficient stored in the data register 14 and the data register 1
The data stored in 5 is multiplied by the multiplier 16.
The result of the multiplication by the multiplier 16 is transferred to the shift register 17, and the lower bit data is truncated by the shift register 17 to change the number of bits. Here, the series of digital data means a large amount of data such as 3 minutes or 10 minutes for one music in the case of an audio signal, for example. Therefore, the search for the maximum value and the minimum value is performed for each predetermined byte of the data for one piece of music.

【0013】次に、図3を参照して本実施例のディジタ
ルデータ変換装置の動作、特にCPU21の動作を説明
する。CPU21は、先ず、一連のディジタルデータの
最大値、最小値をそれぞれ格納するための変数max、min
をメモリ24上において共にリセットする(ステップS
1、S2)。この場合、最大値用変数maxは、ディジタ
ルデータの正方向の最大値を格納するための変数であ
り、最小値用変数minは、ディジタルデータの負方向の
最大値を格納するための変数である。
Next, the operation of the digital data converter of this embodiment, particularly the operation of the CPU 21, will be described with reference to FIG. The CPU 21 first sets variables max and min for storing the maximum value and the minimum value of a series of digital data, respectively.
Are reset together on the memory 24 (step S
1, S2). In this case, the maximum value variable max is a variable for storing the maximum value of digital data in the positive direction, and the minimum value variable min is a variable for storing the maximum value of digital data in the negative direction. .

【0014】次いで、ハードディスク23から1つのデ
ィジタルデータを読み出してメモリ24に格納し(ステ
ップS3)、このディジタルデータと上記最大値用変数
maxを比較して大きい方を最大値用変数maxのエリアに格
納し(ステップS4)、 同様に、このディジタルデー
タと上記最小値用変数minを比較して小さい方を 最小値
用変数minのエリアに格納する(ステップS5)、この
ステップS3〜S 5に示す処理を全データについて行
い、最大値用変数maxと最小値用変数minを求める(ステ
ップS6)。
Next, one digital data is read from the hard disk 23 and stored in the memory 24 (step S3), and the digital data and the variable for the maximum value are read.
The maximum value is compared and stored in the area of the maximum value variable max (step S4). Similarly, the digital data is compared with the minimum value variable min, and the smaller one is stored in the area of the minimum value variable min. (Step S5), the processing shown in steps S3 to S5 is performed for all data, and a maximum value variable max and a minimum value variable min are obtained (step S6).

【0015】続くステップS7〜S10では係数を計算
する。先ず、最大値用変数maxと最小値用変数minの各絶
対値を比較し(ステップS7)、最大値用変数maxの絶
対値の方が大きい場合には「元のビット数で表現される
正の最大値」を最大値用変数maxにより割った商を求め
(ステップS8)、他方、最小値用変数minの絶対値の
方が大きい場合には「元のビット数で表現される負の最
大値」を最小値用変数minにより割った商を求める(ス
テップS9)。そして、この商を係数用レジスタ26に
格納する(ステップS10)。
In the following steps S7 to S10, coefficients are calculated. First, the absolute values of the variable max for the maximum value and the variable min for the minimum value are compared (step S7). If the absolute value of the variable max for the maximum value is larger, the "positive value represented by the original number of bits" Is obtained by dividing the “maximum value of” by the maximum value variable max (step S8). On the other hand, when the absolute value of the minimum value variable min is larger, the negative maximum value represented by the original number of bits is obtained. The value is divided by the minimum value variable min to obtain a quotient (step S9). Then, the quotient is stored in the coefficient register 26 (step S10).

【0016】ここで、「元のビット数で表現される正の
最大値」は、元のビット数がnの場合、2n-1−1であ
り、例えば16ビットの場合、216-1−1(=3276
7)となる。また、「元のビット数で表現される負の最
大値」は−2n-1であり、16ビットの場合、−216-1
(=−32768)である。すなわち、ステップS10
にて係数用レジスタに格納される商(係数)はオーデイ
オ信号の最大振幅が大きいときは「1」であり、最大振
幅が小さくなるにつれて大きくなっていく。
[0016] Here, "the maximum positive value represented by the original number of bits", as the number of original bits is n, a 2 n-1 -1, for example, in the case of 16-bit, 2 16-1 -1 (= 3276)
7). The “negative maximum value represented by the original number of bits” is −2 n−1 , and in the case of 16 bits, −2 16−1
(= −32768). That is, step S10
The quotient (coefficient) stored in the coefficient register is "1" when the maximum amplitude of the audio signal is large, and increases as the maximum amplitude decreases.

【0017】続くステップS11〜S13では、この商
によりディジタルデータを変換する。先ず、ハードディ
スク23から1つのデータを取り出してデータ用レジス
タ15に格納し(ステップS11)、次いで、係数用レ
ジスタ14の係数とデータ用レジスタ15のデータを乗
算器16に与え、乗算結果をシフトレジスタ17に転送
する(ステップS12)。そして、シフトレジスタ17
により減少ビット数の分だけデータを右すなわち下位方
向にシフトし、残存した上位ビットデータを取り出す。
In subsequent steps S11 to S13, digital data is converted by the quotient. First, one piece of data is taken out from the hard disk 23 and stored in the data register 15 (step S11). Next, the coefficient of the coefficient register 14 and the data of the data register 15 are given to the multiplier 16, and the result of the multiplication is given to the shift register. 17 (step S12). Then, the shift register 17
As a result, the data is shifted rightward, that is, in the lower direction by the number of reduced bits, and the remaining upper bit data is extracted.

【0018】すなわち、例えば図4に示すように、レベ
ルが低い6ビットのデータを3ビットのデータに変換す
る場合、係数が「2」とすると、先ず乗算器16により
元のデータが2倍に増幅され、したがって、この乗算結
果の6ビットのデータの下位3ビットデータを切り捨て
ても重要な下位ビットデータの欠落を防止することがで
きる。すなわち、図7の従来の方式では3ビットに変換
した後の各データの値が全て同一となってしまっている
のに対し、本発明では変換後も値の違いが残っているの
である。なお、この場合、係数「2」は、元のデータの
上位ビットデータが乗算による桁あふれで欠落しないよ
うに算出されている。
That is, as shown in FIG. 4, for example, when converting low-level 6-bit data into 3-bit data, if the coefficient is "2", the original data is first doubled by the multiplier 16. Therefore, even if the lower 3 bits of the 6-bit data resulting from the multiplication are truncated, the loss of important lower bits can be prevented. That is, in the conventional method shown in FIG. 7, the values of each data after being converted into 3 bits are all the same, whereas in the present invention, the difference in the values remains after the conversion. In this case, the coefficient “2” is calculated so that the higher-order bit data of the original data is not lost due to overflow due to multiplication.

【0019】したがって、上記実施例によれば、例えば
16ビット以上のディジタルオーディオデータを変換し
て16ビットのコンパクトディスクに記憶する場合、録
音の際のレベルを高くする必要がなくなり、また、低い
レベルの音質が劣化することもない。なお、上記実施例
において、図3のステップS1〜S10が係数計算手段
を構成し、同じくステップS11、S12が乗算手段を
構成し、同じくステップS13が制御手段を構成してい
る。
Therefore, according to the above embodiment, when digital audio data of, for example, 16 bits or more is converted and stored on a 16-bit compact disc, it is not necessary to increase the level at the time of recording. There is no deterioration in sound quality. In the above embodiment, steps S1 to S10 in FIG. 3 constitute a coefficient calculation means, steps S11 and S12 constitute a multiplication means, and step S13 constitutes a control means.

【0020】[0020]

【発明の効果】以上詳細に説明したところから明らかな
ように、本発明によれば、一連の入力ディジタルデータ
の最大値又は最小値に応じた係数が入力デイジタルデー
タに乗算されて下位ビットデータが切り捨てられ、した
がって、ビット数を減少してディジタルデータを変換す
る場合に、重要な上位ビットデータと下位ビットデータ
の両方の欠落を防止することができる。
As is apparent from the above description, according to the present invention, the input digital data is multiplied by a coefficient corresponding to the maximum value or the minimum value of the series of input digital data, and the lower bit data is obtained. When converting the digital data by being truncated and thus reducing the number of bits, it is possible to prevent both important upper bit data and lower bit data from being lost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るディジタルデータ変換装置の一実
施例を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing one embodiment of a digital data converter according to the present invention.

【図2】図1のディジタルデータ変換装置の具体的な構
成を示すブロック図である。
FIG. 2 is a block diagram showing a specific configuration of the digital data converter of FIG.

【図3】図2のディジタルデータ変換装置の動作を説明
するためのフローチャートである。
FIG. 3 is a flowchart for explaining the operation of the digital data converter of FIG. 2;

【図4】ディジタルデータ変換装置の変換結果を示す説
明図である。
FIG. 4 is an explanatory diagram showing a conversion result of the digital data converter.

【図5】従来のディジタルデータ変換装置を示す機能ブ
ロック図である。
FIG. 5 is a functional block diagram showing a conventional digital data converter.

【図6】図5のディジタルデータ変換装置の動作を示す
説明図である。
FIG. 6 is an explanatory diagram showing the operation of the digital data converter of FIG.

【図7】図5のディジタルデータ変換装置の変換結果を
示す説明図である。
FIG. 7 is an explanatory diagram showing a conversion result of the digital data conversion device of FIG. 5;

【符号の説明】[Explanation of symbols]

11 記憶媒体 12 最大値最小値検索手段 13 係数計算手段 14 係数用レジスタ 15 データ用レジスタ 16 乗算器 17 シフトレジスタ 21 CPU(中央演算処理装置) 22 データバス 23 ハードデイスク 24 メモリ 25 データ出力インタフェース DESCRIPTION OF SYMBOLS 11 Storage medium 12 Maximum value minimum value search means 13 Coefficient calculation means 14 Coefficient register 15 Data register 16 Multiplier 17 Shift register 21 CPU (Central processing unit) 22 Data bus 23 Hard disk 24 Memory 25 Data output interface

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一連の入力ディジタルデータのビット数
を削減して出力するディジタルデータの変換装置におい
て、 前記一連の入力ディジタルデータの最大値又は最小値に
より、前記入力ディジタルデータに乗算するための係数
を計算する係数計算手段と、 前記係数計算手段により計算された係数を前記入力ディ
ジタルデータに乗算する乗算手段と、 前記乗算手段の乗算結果のデータを一時的に格納するシ
フトレジスタ手段と、 所望の減少ビット数に応じて前記シフトレジスタ手段に
格納された前記乗算結果データを下位方向にシフトし、
残存する上位ビットデータを出力させるよう前記シフト
レジスタを制御する制御手段とを、 有することを特徴とするディジタルデータ変換装置。
1. A digital data converter for reducing the number of bits of a series of input digital data and outputting the digital data, comprising: a coefficient for multiplying the input digital data by a maximum value or a minimum value of the series of input digital data. A coefficient calculating means for calculating the coefficient; a multiplying means for multiplying the input digital data by a coefficient calculated by the coefficient calculating means; a shift register means for temporarily storing data of a result of the multiplication by the multiplying means; The multiplication result data stored in the shift register means is shifted in a lower direction according to the decreasing bit number,
Control means for controlling the shift register so as to output the remaining higher-order bit data.
JP3173020A 1991-06-18 1991-06-18 Digital data converter Expired - Fee Related JP2638344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3173020A JP2638344B2 (en) 1991-06-18 1991-06-18 Digital data converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3173020A JP2638344B2 (en) 1991-06-18 1991-06-18 Digital data converter

Publications (2)

Publication Number Publication Date
JPH04369929A JPH04369929A (en) 1992-12-22
JP2638344B2 true JP2638344B2 (en) 1997-08-06

Family

ID=15952723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3173020A Expired - Fee Related JP2638344B2 (en) 1991-06-18 1991-06-18 Digital data converter

Country Status (1)

Country Link
JP (1) JP2638344B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62299614A (en) * 1986-06-19 1987-12-26 Yamamoto Mfg Co Ltd Air/fuel ratio control device for gun type burner

Also Published As

Publication number Publication date
JPH04369929A (en) 1992-12-22

Similar Documents

Publication Publication Date Title
JP3225644B2 (en) Noise shaping circuit
US5319584A (en) Digital filter
JPH0435930B2 (en)
JPH06125275A (en) Signal processor and magnetic recording and reproducing device
JP2638344B2 (en) Digital data converter
JP2656024B2 (en) Modulation circuit
US5329062A (en) Method of recording/reproducing waveform and apparatus for reproducing waveform
US5182559A (en) Digital-analog converter with plural coefficient transversal filter
JP2548316B2 (en) Digital data mute device
JP2614840B2 (en) Digital audio recording and playback device
JPS58197918A (en) Adaptive differential decoder
JP3611359B2 (en) EFM modulator
RU96111307A (en) DEVICE FOR CALCULATION OF ELEMENTARY FUNCTIONS BY TABLE-ALGORITHMIC METHOD
JP3517979B2 (en) Audio signal processing method and apparatus
JP2900076B2 (en) Waveform generator
JPH0718177Y2 (en) Muting circuit
JP2708994B2 (en) Delta-sigma D / A converter
EP0753849A2 (en) Signal processing device
JP3268116B2 (en) Semiconductor integrated circuit
SU763950A1 (en) Device for coding speech signal in data voice output
JPS5873000A (en) Voice synthesizer
JPS59180733A (en) Accumulating-adding circuit
JP3512347B2 (en) Digital data encoding method and decoding method
JP3092331B2 (en) Signal processing device
JPH07123214B2 (en) D / A converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees