JP2636263B2 - ホワイトバランス補正回路 - Google Patents
ホワイトバランス補正回路Info
- Publication number
- JP2636263B2 JP2636263B2 JP62245788A JP24578887A JP2636263B2 JP 2636263 B2 JP2636263 B2 JP 2636263B2 JP 62245788 A JP62245788 A JP 62245788A JP 24578887 A JP24578887 A JP 24578887A JP 2636263 B2 JP2636263 B2 JP 2636263B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- white balance
- field
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、カラービデオカメラにおけるホワイトバラ
ンス補正用のホワイトバランス補正回路に関するもので
ある。
ンス補正用のホワイトバランス補正回路に関するもので
ある。
B.発明の概要 本発明は、１フィールド毎に発生される基準電圧を閾
値として、Ｒ、Ｇ、Ｂディジタル入力信号の加算出力を
レベル弁別することにより、被写体中の白部分を取り出
すためのゲートパルスを発生するようなゲートパルス発
生回路を有するホワイトバランス補正回路において、連
続する２フィールドについての基準電圧の平均値を閾値
としてレベル弁別してゲートパルス発生を行わせること
により、奇数、偶数フィールド間の相関の低い映像信号
に対しても、良好なホワイトバランス補正を実現可能と
するものである。
値として、Ｒ、Ｇ、Ｂディジタル入力信号の加算出力を
レベル弁別することにより、被写体中の白部分を取り出
すためのゲートパルスを発生するようなゲートパルス発
生回路を有するホワイトバランス補正回路において、連
続する２フィールドについての基準電圧の平均値を閾値
としてレベル弁別してゲートパルス発生を行わせること
により、奇数、偶数フィールド間の相関の低い映像信号
に対しても、良好なホワイトバランス補正を実現可能と
するものである。
C.従来の技術 一般に、カラービデオカメラにおいては、ホワイトバ
ランス補正を行うことにより、光源の色温度によって画
像の白部分が変化しないようにしている。このホワイト
バランス補正は、白い紙等の被写体を撮像しながら手動
で行うことも知られているが、より高機能のビデオカメ
ラにあっては、被写体中の白部分を自動的に取り出して
ホワイトバランス補正を行ういわゆるオートホワイトバ
ランス機能を有するものが多い。
ランス補正を行うことにより、光源の色温度によって画
像の白部分が変化しないようにしている。このホワイト
バランス補正は、白い紙等の被写体を撮像しながら手動
で行うことも知られているが、より高機能のビデオカメ
ラにあっては、被写体中の白部分を自動的に取り出して
ホワイトバランス補正を行ういわゆるオートホワイトバ
ランス機能を有するものが多い。
このホワイトバランス補正においては、例えば被写体
中の最も明るい部分を白とみなしており、撮像信号中の
ピークとなる部分を検出してゲートパルスを発生させ、
このゲートパルス期間内で上記Ｒ、Ｇ、Ｂ信号のレベル
が一致するように補正を行っている。この場合、上記白
部分取り出しのためのゲートパルスは、例えば、カラー
ビデオカメラの撮像部からのＲ（赤）、Ｇ（緑）、Ｂ
（青）信号を等量加算した信号について、そのピーク値
からダイオードクランプ等により一定レベル低下したセ
ミピーク値を基準電圧としてレベル弁別することにより
発生させている。
中の最も明るい部分を白とみなしており、撮像信号中の
ピークとなる部分を検出してゲートパルスを発生させ、
このゲートパルス期間内で上記Ｒ、Ｇ、Ｂ信号のレベル
が一致するように補正を行っている。この場合、上記白
部分取り出しのためのゲートパルスは、例えば、カラー
ビデオカメラの撮像部からのＲ（赤）、Ｇ（緑）、Ｂ
（青）信号を等量加算した信号について、そのピーク値
からダイオードクランプ等により一定レベル低下したセ
ミピーク値を基準電圧としてレベル弁別することにより
発生させている。
D.発明が解決しようとする問題点 ところで、上記ゲートパルス発生のための基準電圧
（閾値）は、１フィールド期間内のピークレベルを加算
平均した値に基づいて得られるため、所定のフィールド
内でのレベル弁別は前フィールドのピークレベルに基づ
いて得られた基準電圧を閾値として行われることにな
る。このため、奇数フィールドと偶数フィールドとの間
の相関性が悪い場合、例えば垂直方向の解像度が高く、
奇数フィールドの画像と偶数フィールドの画像が大幅に
異なって表れる場合等には、一のフィールド期間内での
白部分取り出しレベルとして、前フィールドの信号によ
り得られた上記基準電圧が適合しないことになり、白部
分でない部分を取り出すようなゲートパルスが発生され
る等して、ホワイトバランス補正精度が低下する虞れが
ある。
（閾値）は、１フィールド期間内のピークレベルを加算
平均した値に基づいて得られるため、所定のフィールド
内でのレベル弁別は前フィールドのピークレベルに基づ
いて得られた基準電圧を閾値として行われることにな
る。このため、奇数フィールドと偶数フィールドとの間
の相関性が悪い場合、例えば垂直方向の解像度が高く、
奇数フィールドの画像と偶数フィールドの画像が大幅に
異なって表れる場合等には、一のフィールド期間内での
白部分取り出しレベルとして、前フィールドの信号によ
り得られた上記基準電圧が適合しないことになり、白部
分でない部分を取り出すようなゲートパルスが発生され
る等して、ホワイトバランス補正精度が低下する虞れが
ある。
本発明は、このような実情に鑑みてなされたものであ
り、上記奇数、偶数フィールド間の相関性が悪い場合に
も、白部分取り出しレベルとして適当な基準電圧（閾
値）に基づいてゲートパルスを発生させ得るようなホワ
イトバランス補正回路の提供を目的とする。
り、上記奇数、偶数フィールド間の相関性が悪い場合に
も、白部分取り出しレベルとして適当な基準電圧（閾
値）に基づいてゲートパルスを発生させ得るようなホワ
イトバランス補正回路の提供を目的とする。
E.問題点を解決するための手段 本発明に係るホワイトバランス補正回路は、上述の問
題点を解決するために、Ｒ、Ｇ、Ｂの３原色のディジタ
ル入力信号を加算する加算回路と、この加算回路の出力
に基づき１フィールド期間の基準電圧を発生する基準電
圧発生回路と、この基準電圧発生回路からの基準電圧と
上記加算回路からの出力とを比較してホワイトバランス
用ゲートパルスを発生する回路と、このホワイトバラン
ス用ゲートパルスにより上記Ｒ、Ｇ、Ｂ信号をゲートし
てホワイトバランス補正用データを形成する回路とを有
して成るホワイトバランス補正回路において、任意のフ
ィールドにおいて基準電圧発生回路によって形成された
第１の基準電圧と、上記任意のフィールドに続くフィー
ルドにおいて基準電圧発生回路によって形成された第２
の基準信号とを合成して、合成基準信号を形成し、少な
くとも更に続くフィールド期間に得られる上記加算回路
出力との比較を行うことによってゲートパルスを発生す
るようにしたことを特徴としている。
題点を解決するために、Ｒ、Ｇ、Ｂの３原色のディジタ
ル入力信号を加算する加算回路と、この加算回路の出力
に基づき１フィールド期間の基準電圧を発生する基準電
圧発生回路と、この基準電圧発生回路からの基準電圧と
上記加算回路からの出力とを比較してホワイトバランス
用ゲートパルスを発生する回路と、このホワイトバラン
ス用ゲートパルスにより上記Ｒ、Ｇ、Ｂ信号をゲートし
てホワイトバランス補正用データを形成する回路とを有
して成るホワイトバランス補正回路において、任意のフ
ィールドにおいて基準電圧発生回路によって形成された
第１の基準電圧と、上記任意のフィールドに続くフィー
ルドにおいて基準電圧発生回路によって形成された第２
の基準信号とを合成して、合成基準信号を形成し、少な
くとも更に続くフィールド期間に得られる上記加算回路
出力との比較を行うことによってゲートパルスを発生す
るようにしたことを特徴としている。
F.作 用 連続する２フィールド期間の各基準電圧を合成するこ
とにより合成基準電圧を得て、この合成基準電圧を閾値
としてレベル弁別を行っているため、奇数、偶数フィー
ルド間の相関性が悪い場合にも、白部分取り出しに最適
のゲートパルスを発生させることができ、ホワイトバラ
ンス補正の精度を向上することができる。
とにより合成基準電圧を得て、この合成基準電圧を閾値
としてレベル弁別を行っているため、奇数、偶数フィー
ルド間の相関性が悪い場合にも、白部分取り出しに最適
のゲートパルスを発生させることができ、ホワイトバラ
ンス補正の精度を向上することができる。
G.実施例 第１図は本発明の一実施例としてのホワイトバランス
補正回路の要部を示している。
補正回路の要部を示している。
この第１図において、各入力端子1R、1G、1Bには、デ
ィジタルカラービデオカメラ等からのＲ（赤色）、Ｇ
（緑色）、Ｂ（青色）の３原色のディジタル入力信号
SR,SG,SBがそれぞれ供給されている。これらのＲ、Ｇ、
Ｂのディジタル入力信号SR,SG,SBは、可変利得アンプ
（あるいは可変減衰器）2R、2G、2Bにそれぞれ供給され
ており、これらの可変利得アンプ2R、2G、2Bからの出力
は、加算回路３に送られて等量加算されるようになって
いる。この加算回路３からのＲ、Ｇ、Ｂ等量加算出力
は、比較器４の一方の入力端子（例えば非反転入力端
子）に送られるとともに、基準電圧発生回路５に送られ
ている。基準電圧発生回路５、上記Ｒ、Ｇ、Ｂ等量加算
出力のピークレベルLPKから所定値だけ低下した基準電
圧Ethを発生して、１フィールド遅延回路６、及び加算
平均回路７にそれぞれ送っている。加算平均回路７は、
基準電圧発生回路５から直接送られた基準電圧と、１フ
ィールド遅延回路６により１フィールド遅延された基準
電圧との加算平均をとって、上記比較器４の他方の入力
端子（例えば反転入力端子）に送っている。すなわち、
上記１フィールド遅延された基準電圧をEth（2n）と
し、基準電圧発生回路５から直接送られた基準電圧をE
th（2n＋１）とするとき、これらの加算平均された合成
基準電圧EEth（ｎ）は、 となる。比較器４は、上記合成基準電圧EEthを閾値とし
て上記Ｒ、Ｇ、Ｂ等量加算出力をレベル弁別するから、
該Ｒ、Ｇ、Ｂ等量加算出力のピークレベル近傍（白部分
近傍）を検出したパルス信号が比較器４から出力され
る。このレベル弁別出力パルスは、ホワイトバランス補
正用のゲートパルスとして、ゲート回路８に送られてい
る。なお、加算平均回路７に単純な加算器を用い、比較
器４の入力側で、一方の端子（非反転入力端子）に対す
る他方の端子（反転入力端子）の入力レベルが1/2され
るような入力抵抗値関係としてもよいことは勿論であ
る。
ィジタルカラービデオカメラ等からのＲ（赤色）、Ｇ
（緑色）、Ｂ（青色）の３原色のディジタル入力信号
SR,SG,SBがそれぞれ供給されている。これらのＲ、Ｇ、
Ｂのディジタル入力信号SR,SG,SBは、可変利得アンプ
（あるいは可変減衰器）2R、2G、2Bにそれぞれ供給され
ており、これらの可変利得アンプ2R、2G、2Bからの出力
は、加算回路３に送られて等量加算されるようになって
いる。この加算回路３からのＲ、Ｇ、Ｂ等量加算出力
は、比較器４の一方の入力端子（例えば非反転入力端
子）に送られるとともに、基準電圧発生回路５に送られ
ている。基準電圧発生回路５、上記Ｒ、Ｇ、Ｂ等量加算
出力のピークレベルLPKから所定値だけ低下した基準電
圧Ethを発生して、１フィールド遅延回路６、及び加算
平均回路７にそれぞれ送っている。加算平均回路７は、
基準電圧発生回路５から直接送られた基準電圧と、１フ
ィールド遅延回路６により１フィールド遅延された基準
電圧との加算平均をとって、上記比較器４の他方の入力
端子（例えば反転入力端子）に送っている。すなわち、
上記１フィールド遅延された基準電圧をEth（2n）と
し、基準電圧発生回路５から直接送られた基準電圧をE
th（2n＋１）とするとき、これらの加算平均された合成
基準電圧EEth（ｎ）は、 となる。比較器４は、上記合成基準電圧EEthを閾値とし
て上記Ｒ、Ｇ、Ｂ等量加算出力をレベル弁別するから、
該Ｒ、Ｇ、Ｂ等量加算出力のピークレベル近傍（白部分
近傍）を検出したパルス信号が比較器４から出力され
る。このレベル弁別出力パルスは、ホワイトバランス補
正用のゲートパルスとして、ゲート回路８に送られてい
る。なお、加算平均回路７に単純な加算器を用い、比較
器４の入力側で、一方の端子（非反転入力端子）に対す
る他方の端子（反転入力端子）の入力レベルが1/2され
るような入力抵抗値関係としてもよいことは勿論であ
る。
一方、上記可変利得アンプ2R、2G、2Bからの各出力
は、ゲート回路８の各スイッチ8R、8G、8Bにそれぞれ送
られている。ゲート回路８の各スイッチ8R、8G、8Bは、
上記比較器４からのゲートパルスにより連動してオン・
オフ制御されることより、上記可変利得アンプ2R、2G、
2BからのＲ、Ｇ、Ｂ出力信号は上記ゲートパルスにより
ゲート制御されて、１フィールド加算平均回路9R、9G、
9Bにそれぞれ送られる。これらのゲート制御され、フィ
ールド加算平均化されたＲ、Ｇ、Ｂ信号は、いわゆるCP
U等を用いた制御回路10に送られて、Ｇ信号に対するＲ
信号のレベル及びＢ信号のレベルが比較され、Ｇ信号と
Ｒ信号とのレベル差及びＧ信号とＢ信号とのレベル差に
応じたホワイトバランス補正用データが形成される。こ
のホワイトバランス補正用データは、上記Ｒ信号及びＢ
信号の各レベルがＧ信号のレベルにそれぞれ等しくなる
ように上記利得可変アンプ2R、2Bの利得を制御するもの
である。
は、ゲート回路８の各スイッチ8R、8G、8Bにそれぞれ送
られている。ゲート回路８の各スイッチ8R、8G、8Bは、
上記比較器４からのゲートパルスにより連動してオン・
オフ制御されることより、上記可変利得アンプ2R、2G、
2BからのＲ、Ｇ、Ｂ出力信号は上記ゲートパルスにより
ゲート制御されて、１フィールド加算平均回路9R、9G、
9Bにそれぞれ送られる。これらのゲート制御され、フィ
ールド加算平均化されたＲ、Ｇ、Ｂ信号は、いわゆるCP
U等を用いた制御回路10に送られて、Ｇ信号に対するＲ
信号のレベル及びＢ信号のレベルが比較され、Ｇ信号と
Ｒ信号とのレベル差及びＧ信号とＢ信号とのレベル差に
応じたホワイトバランス補正用データが形成される。こ
のホワイトバランス補正用データは、上記Ｒ信号及びＢ
信号の各レベルがＧ信号のレベルにそれぞれ等しくなる
ように上記利得可変アンプ2R、2Bの利得を制御するもの
である。
ここで、上記基準電圧発生回路５は、例えば第２図に
示すような構成を有しており、入力端子21には上記加算
回路３からのＲ、Ｇ、Ｂ等量加算出力が供給されてい
る。この基準電圧発生回路５は、該回路５の出力信号と
入力信号との大小を比較する比較器11と、この比較器11
からの出力に応じて該回路５の上記入力信号をゲート制
御するスイッチ12と、このスイッチ12からの出力に第１
の係数αを乗算する係数乗算器13と、この係数乗算器13
からの出力と回路５の出力とを加算する加算器14と、こ
の加算器14からの出力に第２の係数βを乗算する係数乗
算器15とを有して成っている。上記係数乗算器13の係数
αは、制御端子16からの制御信号に応じて設定変更可能
となっており、また係数乗算器15の係数βは、制御端子
17からの制御信号に応じて設定変更可能となっている。
この基準電圧発生回路５からの出力は、１フィールド内
での加算平均をとる回路19を介して出力端子22に送られ
ている。この出力端子22からの出力は、上述した基準電
圧Ethとして、上記第１図の１フィールド遅延回路６及
び加算平均回路７に送られている。
示すような構成を有しており、入力端子21には上記加算
回路３からのＲ、Ｇ、Ｂ等量加算出力が供給されてい
る。この基準電圧発生回路５は、該回路５の出力信号と
入力信号との大小を比較する比較器11と、この比較器11
からの出力に応じて該回路５の上記入力信号をゲート制
御するスイッチ12と、このスイッチ12からの出力に第１
の係数αを乗算する係数乗算器13と、この係数乗算器13
からの出力と回路５の出力とを加算する加算器14と、こ
の加算器14からの出力に第２の係数βを乗算する係数乗
算器15とを有して成っている。上記係数乗算器13の係数
αは、制御端子16からの制御信号に応じて設定変更可能
となっており、また係数乗算器15の係数βは、制御端子
17からの制御信号に応じて設定変更可能となっている。
この基準電圧発生回路５からの出力は、１フィールド内
での加算平均をとる回路19を介して出力端子22に送られ
ている。この出力端子22からの出力は、上述した基準電
圧Ethとして、上記第１図の１フィールド遅延回路６及
び加算平均回路７に送られている。
このような第２図の構成を有する基準電圧発生回路５
において、該回路５の入力が出力より大のとき、入力信
号に第１の係数αを乗じて出力信号に加算し、この加算
出力に第２の係数βを乗じて出力するとともに加算器14
に送ることになる。上記第１の係数αは、通常１より充
分小さな値となっており、例えばアナログ充放電回路に
おける充電時定数に対応するものである。すなわち、回
路５の入力が出力より大のときには、スイッチ12が閉じ
られ（オンされ）、入力のα倍の信号が加算器14にてク
ロック毎に累算されるから、加算器14からはαに応じた
傾きでレベル上昇する出力が得られる。上記第２の係数
βは、１より小さいが１に極めて近い値（例えば0.99
等）に設定されており、例えばアナログ充放電回路にお
ける放電時定数に対応するものである。すなわち、回路
５の出力が入力より大となって上記スイッチ12がオフさ
れ、係数乗算器13からの出力が加算器14に送られなくな
ったときには、各クロック毎に加算器14からの出力にβ
が乗算されて加算器14に戻されるため、その出力はβに
応じた比率で略々等比数列的にレベルが低下してゆくこ
とになる。ここで、これらの各係数α、βはそれぞれ制
御端子16、17からの制御信号に応じて設定制御できるか
ら、等価的に充電時定数、放電時定数を可変設定できる
ことになり、結果的に基準電圧発生回路５からの上記基
準電圧Ethを可変設定できる。この場合の基準電圧Ethの
切換設定は、例えばビデオカメラ側で撮影モードを切換
操作することに応じて行われるようにすればよい。
において、該回路５の入力が出力より大のとき、入力信
号に第１の係数αを乗じて出力信号に加算し、この加算
出力に第２の係数βを乗じて出力するとともに加算器14
に送ることになる。上記第１の係数αは、通常１より充
分小さな値となっており、例えばアナログ充放電回路に
おける充電時定数に対応するものである。すなわち、回
路５の入力が出力より大のときには、スイッチ12が閉じ
られ（オンされ）、入力のα倍の信号が加算器14にてク
ロック毎に累算されるから、加算器14からはαに応じた
傾きでレベル上昇する出力が得られる。上記第２の係数
βは、１より小さいが１に極めて近い値（例えば0.99
等）に設定されており、例えばアナログ充放電回路にお
ける放電時定数に対応するものである。すなわち、回路
５の出力が入力より大となって上記スイッチ12がオフさ
れ、係数乗算器13からの出力が加算器14に送られなくな
ったときには、各クロック毎に加算器14からの出力にβ
が乗算されて加算器14に戻されるため、その出力はβに
応じた比率で略々等比数列的にレベルが低下してゆくこ
とになる。ここで、これらの各係数α、βはそれぞれ制
御端子16、17からの制御信号に応じて設定制御できるか
ら、等価的に充電時定数、放電時定数を可変設定できる
ことになり、結果的に基準電圧発生回路５からの上記基
準電圧Ethを可変設定できる。この場合の基準電圧Ethの
切換設定は、例えばビデオカメラ側で撮影モードを切換
操作することに応じて行われるようにすればよい。
次に、上述した第１図のような構成を有するホワイト
バランス補正回路の要部動作、すなわち隣接フィールド
間の各基準電圧の合成動作について、第３図を参照しな
がら説明する。
バランス補正回路の要部動作、すなわち隣接フィールド
間の各基準電圧の合成動作について、第３図を参照しな
がら説明する。
第３図の入力映像信号において、任意の偶数フィール
ドである第2n番目のフィールドF2nの信号（Ｒ、Ｇ、Ｂ
等量加算信号）に基づき基準電圧発生回路５から発生さ
れる基準電圧Eth（2n）と、このフィールドF2nに続く第
2n＋１番目のフィールドF2n+1の信号に基づく基準電圧E
th（2n＋１）とは、第１図の加算平均回路７により加算
平均され、比較器４において、上記加算平均により得ら
れた第ｎフレーム目の合成基準電圧EEth（ｎ）を閾値と
して、更に続く第2n＋２番目のフィールドF2n+2の信号
（Ｒ、Ｇ、Ｂ等量加算信号）及び第2n＋３番目のフィー
ルドF2n+3の信号をレベル弁別し、ゲートパルスを発生
する。これによって、偶数、奇数フィールド間の相関性
が悪い場合でも、これらの平均により白部分取り出し用
ゲートパルス発生のためのレベル弁別の閾値が決定され
るため、得られたゲートパルスにより良好な白部分取り
出しが行え、ホワイトバランス補正精度を向上すること
ができる。
ドである第2n番目のフィールドF2nの信号（Ｒ、Ｇ、Ｂ
等量加算信号）に基づき基準電圧発生回路５から発生さ
れる基準電圧Eth（2n）と、このフィールドF2nに続く第
2n＋１番目のフィールドF2n+1の信号に基づく基準電圧E
th（2n＋１）とは、第１図の加算平均回路７により加算
平均され、比較器４において、上記加算平均により得ら
れた第ｎフレーム目の合成基準電圧EEth（ｎ）を閾値と
して、更に続く第2n＋２番目のフィールドF2n+2の信号
（Ｒ、Ｇ、Ｂ等量加算信号）及び第2n＋３番目のフィー
ルドF2n+3の信号をレベル弁別し、ゲートパルスを発生
する。これによって、偶数、奇数フィールド間の相関性
が悪い場合でも、これらの平均により白部分取り出し用
ゲートパルス発生のためのレベル弁別の閾値が決定され
るため、得られたゲートパルスにより良好な白部分取り
出しが行え、ホワイトバランス補正精度を向上すること
ができる。
ここで、所定のフィールドにおいてゲート制御された
各Ｒ、Ｇ、Ｂ信号のレベルに基づき制御回路８がホワイ
トバランス補正データを可変利得アンプ2R、2Bに送るの
は、上記所定フィールドと次のフィールドとの間の垂直
帰線消去期間（Ｖブランキング期間）であり、このとき
各可変利得アンプ2R、2Bの利得が制御される。
各Ｒ、Ｇ、Ｂ信号のレベルに基づき制御回路８がホワイ
トバランス補正データを可変利得アンプ2R、2Bに送るの
は、上記所定フィールドと次のフィールドとの間の垂直
帰線消去期間（Ｖブランキング期間）であり、このとき
各可変利得アンプ2R、2Bの利得が制御される。
なお、本発明は上記実施例のみに限定されるものでは
なく、例えば、上記偶数、奇数フィールドの順序を逆と
してもよい。また、上記隣接する各フィールドの基準電
圧の加算平均を用いる以外に、RMS（root mean squar
e）値等の種々の合成基準電圧を用いてもよい。この
他、本発明の要旨を逸脱しない範囲内において、種々の
変更が可能である。
なく、例えば、上記偶数、奇数フィールドの順序を逆と
してもよい。また、上記隣接する各フィールドの基準電
圧の加算平均を用いる以外に、RMS（root mean squar
e）値等の種々の合成基準電圧を用いてもよい。この
他、本発明の要旨を逸脱しない範囲内において、種々の
変更が可能である。
H.発明の効果 本発明に係るホワイトバランス補正回路によれば、連
続する２フィールド期間の各基準電圧を合成することに
より合成基準電圧を得て、この合成基準電圧を閾値とし
てレベル弁別を行ってゲートパルスを発生させているた
め、奇数、偶数フィールド間の相関性が悪い場合にも、
白部分取り出しに最適のゲートパルスを発生させること
ができ、ホワイトバランス補正精度が向上する。
続する２フィールド期間の各基準電圧を合成することに
より合成基準電圧を得て、この合成基準電圧を閾値とし
てレベル弁別を行ってゲートパルスを発生させているた
め、奇数、偶数フィールド間の相関性が悪い場合にも、
白部分取り出しに最適のゲートパルスを発生させること
ができ、ホワイトバランス補正精度が向上する。
第１図は本発明の一実施例となるホワイトバランス補正
回路を示すブロック回路図、第２図は第１図中の基準電
圧発生回路の一具体例を示すブロック回路図、第３図は
隣接フィールド間の各基準電圧の合成動作を説明するた
めの波形図である。 １……ディジタル原色信号入力端子 ２……可変利得アンプ ３……加算回路 ４……比較器 ５……基準電圧発生回路 ６……１フィールド遅延回路 ７……加算平均回路 ８……ゲート回路 10……制御回路
回路を示すブロック回路図、第２図は第１図中の基準電
圧発生回路の一具体例を示すブロック回路図、第３図は
隣接フィールド間の各基準電圧の合成動作を説明するた
めの波形図である。 １……ディジタル原色信号入力端子 ２……可変利得アンプ ３……加算回路 ４……比較器 ５……基準電圧発生回路 ６……１フィールド遅延回路 ７……加算平均回路 ８……ゲート回路 10……制御回路
Claims (1)
- 【請求項１】Ｒ、Ｇ、Ｂの３原色のディジタル入力信号
を加算する加算回路と、 この加算回路の出力に基づき１フィールド期間の基準電
圧を発生する基準電圧発生回路と、 この基準電圧発生回路からの基準電圧と上記加算回路か
らの出力とを比較してホワイトバランス用ゲートパルス
を発生する回路と、 このホワイトバランス用ゲートパルスにより上記Ｒ、
Ｇ、Ｂ信号をゲートしてホワイトバランス補正用データ
を形成する回路とを有して成るホワイトバランス補正回
路において、 任意のフィールドにおいて基準電圧発生回路によって形
成された第１の基準電圧と、上記任意のフィールドに続
くフィールドにおいて基準電圧発生回路によって形成さ
れた第２の基準信号とを合成して、合成基準信号を形成
し、少なくとも更に続くフィールド期間に得られる上記
加算回路出力との比較を行うことによってゲートパルス
を発生するようにしたことを特徴とするホワイトバラン
ス補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62245788A JP2636263B2 (ja) | 1987-10-01 | 1987-10-01 | ホワイトバランス補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62245788A JP2636263B2 (ja) | 1987-10-01 | 1987-10-01 | ホワイトバランス補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6490694A JPS6490694A (en) | 1989-04-07 |
| JP2636263B2 true JP2636263B2 (ja) | 1997-07-30 |
Family
ID=17138836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62245788A Expired - Fee Related JP2636263B2 (ja) | 1987-10-01 | 1987-10-01 | ホワイトバランス補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636263B2 (ja) |
-
1987
- 1987-10-01 JP JP62245788A patent/JP2636263B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6490694A (en) | 1989-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4911552A (en) | Digital signal processing circuit for digital camera | |
| EP0574943B1 (en) | Apparatus and method for limiting gain in a digital gamma corrector | |
| NL8403212A (nl) | Kleurentelevisie-ontvanger. | |
| EP0521367B1 (en) | Video signal processing circuit | |
| US5818522A (en) | Image pickup apparatus for obtaining a better color image over a wider luminance range | |
| JPH07288838A (ja) | ニー回路 | |
| EP1351495A1 (en) | Gradation correction apparatus | |
| JP2636263B2 (ja) | ホワイトバランス補正回路 | |
| US6590617B1 (en) | Edge emphasis device, image forming apparatus, image signal processing method, and image forming method | |
| US5345265A (en) | Gamma correction circuit for a video camera | |
| US4209801A (en) | System for increasing the sharpness in a television picture | |
| US5760831A (en) | Image processing apparatus with white balance control | |
| JPH0445686A (ja) | カラー撮像装置 | |
| KR100254242B1 (ko) | 귀선소거 및 밝기 (휘도) 조절 트래킹 기능을 합체하는 음극선(crt) 표시 드라이버 | |
| GB2157106A (en) | Gain control in a digital video signal processor | |
| JPS622506B2 (ja) | ||
| JP3743055B2 (ja) | 画像の輪郭強調方法および装置 | |
| JP3531015B2 (ja) | 映像表示装置 | |
| JPS60254895A (ja) | カラ−カメラ | |
| JP2621244B2 (ja) | 映像信号処理装置 | |
| US6970203B2 (en) | Automatic cut-off system | |
| JP3299781B2 (ja) | 画像処理装置 | |
| JP3203033B2 (ja) | ディジタルカメラ信号処理用集積回路 | |
| JP2608266B2 (ja) | 撮像装置 | |
| JP2608265B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |