JP2635786B2 - 2-DOF adjustment device - Google Patents

2-DOF adjustment device

Info

Publication number
JP2635786B2
JP2635786B2 JP31548689A JP31548689A JP2635786B2 JP 2635786 B2 JP2635786 B2 JP 2635786B2 JP 31548689 A JP31548689 A JP 31548689A JP 31548689 A JP31548689 A JP 31548689A JP 2635786 B2 JP2635786 B2 JP 2635786B2
Authority
JP
Japan
Prior art keywords
target value
freedom
coefficient
degree
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31548689A
Other languages
Japanese (ja)
Other versions
JPH03176702A (en
Inventor
和男 広井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31548689A priority Critical patent/JP2635786B2/en
Priority to AU62028/90A priority patent/AU611839B1/en
Priority to US07/577,558 priority patent/US5105138A/en
Priority to EP90117107A priority patent/EP0417635B1/en
Priority to DE69026324T priority patent/DE69026324T2/en
Priority to KR1019900014322A priority patent/KR940003149B1/en
Publication of JPH03176702A publication Critical patent/JPH03176702A/en
Application granted granted Critical
Publication of JP2635786B2 publication Critical patent/JP2635786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、外乱抑制特性と目標値追従特性の双方を同
時に最適化する2自由度調節装置に係わり、特に目標値
フィルタを簡素化して最適な2自由度を実現する2自由
度調節装置に関する。
The present invention relates to a two-degree-of-freedom adjustment apparatus that simultaneously optimizes both disturbance suppression characteristics and target value tracking characteristics, and more particularly to a target value filter. And a two-degree-of-freedom adjusting device that realizes an optimal two-degree-of-freedom by simplifying the above.

(従来の技術) 従来からPIまたはPID調節装置はあらゆる産業分野で
広く利用されており、ディジタル制御が主流となってい
る現在でもプラント制御の基盤をなしている。
(Prior Art) Conventionally, PI or PID control devices have been widely used in all industrial fields, and they form the basis of plant control even today when digital control is the mainstream.

このようなPID制御の基本式は、 で表される。但し、C0(s)はPID基本式、MV(s)は
操作信号、E(s)は偏差、KPは比例ゲイン、TIは積分
時間、TDは微分時間、sはラプラス演算子、ηは係数、
(1/η)は微分ゲインである。
The basic equation of such PID control is It is represented by Here, C 0 (s) is a PID basic expression, MV (s) is an operation signal, E (s) is a deviation, K P is a proportional gain, T I is an integration time, T D is a differentiation time, and s is a Laplace operator. , Η are coefficients,
(1 / η) is a differential gain.

なお、PID制御基本式においてD動作は制御対象の特
性によって使用したり、使用しなかったりするので、以
下、理解を容易にする意味からPI制御で説明する。勿
論、本発明装置ではD動作の有無によって直接影響を受
けるものではない。
In the basic expression of the PID control, the D operation is used or not used depending on the characteristics of the control target. Therefore, the PI operation will be described below from the viewpoint of facilitating understanding. Of course, the device of the present invention is not directly affected by the presence or absence of the D operation.

従って、前記(1)式からPI制御の基本式は、 C(s)=MV(s)/E(s) =KP{1+1/(TI・s)} …(2) で表される。Therefore, from the above equation (1), the basic equation of PI control is expressed as follows: C (s) = MV (s) / E (s) = K P {1 + 1 / (T I · s)} (2) .

ところで、一般に、PIまたはPID制御を用いた制御系
においては、外乱抑制特性と目標値追従特性との両機能
を満足させる必要がある。前者の外乱抑制特性は外乱が
変化したときに外乱の影響をいかに最適に抑制するかで
あり、後者の目標値追従特性は目標値を変化させたとき
にプロセス値がいかに最適に目標値に追従するを示すも
のである。一般のPIまたはPID制御系では、外乱変化の
影響を最適に抑制するためのPIまたはPIDパラメータ値
と目標値変化に対して最適に追従するためのPIまたはPI
Dパラメータ値とは大きく異なっている。その結果、外
乱変化の影響を最適に抑制するようにPIDパラメータ値
を設定すると目標値追従特性が振動的となり、逆に目標
値変化に対して最適に追従するようにPIDパラメータ値
を設定すると外乱抑制特性が非常に甘くなってしまう。
In general, in a control system using PI or PID control, it is necessary to satisfy both functions of a disturbance suppression characteristic and a target value tracking characteristic. The former disturbance suppression characteristic is how to optimally suppress the influence of disturbance when the disturbance changes, and the latter target value tracking characteristic is how the process value follows the target value optimally when the target value is changed It is to show you. In a general PI or PID control system, the PI or PID parameter value for optimally suppressing the influence of disturbance changes and the PI or PI for optimally following target value changes
It is significantly different from the D parameter value. As a result, if the PID parameter value is set so as to optimally suppress the influence of disturbance change, the target value tracking characteristic becomes oscillatory. Conversely, if the PID parameter value is set so as to optimally follow the target value change, disturbance The suppression properties become very sweet.

しかるに、上記(2)式および(1)式に示すPIまた
はPID制御では、PIまたはPIDパラメータが1種類しか設
定できない,いわゆる1自由度の方式であり、当然外乱
抑制特性と目標値追従特性の双方を同時に最適化させる
ことはできない。
However, the PI or PID control shown in the above equations (2) and (1) is a so-called one-degree-of-freedom system in which only one type of PI or PID parameter can be set. Both cannot be optimized at the same time.

これに対し、1963年、1ssac,M,Horowitzによって各2
種類のパラメータをそれぞれ独立して設定できる2自由
度PIまたはPIDアルゴリズム(Two Degrees PI(PID)Al
gorithm:以下、2DOF PIDと総称する)の基本概念が発表
され、にわかに2自由度調節装置が脚光を浴びるように
なってきた。近年、我が国でも上記基本概念の下に2DOF
PIDが実用化されてきており、プラント制御の高度化に
大きく貢献している。
In contrast, in 1963, 1ssac, M, Horowitz,
Two degree of freedom PI or PID algorithm (Two Degrees PI (PID) Al
gorithm: hereinafter referred to as 2DOF PID), and the two-degree-of-freedom adjusting device has come into the limelight. In recent years, in Japan, 2DOF
PIDs have been put into practical use and have greatly contributed to the advancement of plant control.

第8図はかかる従来の2DOF PI調節装置のブロック構
成を示す図である。この装置は、従来の一般的なPID調
節装置の目標値に目標値フィルタ1を付加して2DOF PI
を実現したものであって、この目標値フィルタ1は具体
的には進み/遅れ要素11,1次遅れ要素12,不完全微分手
段13および減算手段14等からなり、目標値SVを進み/遅
れ要素11を通して減算手段14に導き、前記目標値SVを1
次遅れ要素12,不完全微分手段13を経て同様に減算手段1
4に導き、前記進み/遅れ要素11の出力SV′から前記不
完全微分出力を減算し、得られた減算出力SV0′を1DOF
PI調節演算を行うときの目標値として偏差演算手段2に
導入する。
FIG. 8 is a diagram showing a block configuration of such a conventional 2DOF PI adjustment device. This device adds a target value filter 1 to the target value of a conventional general PID adjustment device, and performs 2DOF PI
A realizes a, the target value filter 1 Specifically, lead / lag element 1 1, a first-order lag element 1 2, consists inexact differential section 1 3 and subtracter 1 4, etc., the target value SV the lead / lag element 1 1 through leads to the subtracting unit 1 4, 1 the target value SV
Next delay elements 1 2, inexact differential section 1 3 Similarly subtraction means via a 1
4 to lead, the lead / lag element 1 1 of 'the inexact differential output is subtracted from the resulting subtraction output SV 0' output SV DOF the
It is introduced into the deviation calculating means 2 as a target value for performing the PI adjustment calculation.

この偏差演算手段2は1DOF PI調節演算の目標値SV0
と制御対象3からの制御量PVとの偏差E′(=SV0′−P
V)を求めた後、PI調節手段4に導き、ここでPI調節演
算を行って操作信号MV′を得、さらに加算手段5で操作
信号MV′に外乱信号Dを加算合成した後、制御対象3に
印加することにより、偏差E′=0,つまり目標値SV0
=制御量PVとなるように制御している。
The deviation calculation means 2 calculates a target value SV 0 ′ for 1DOF PI adjustment calculation.
E ′ (= SV 0 ′ −P) between the control amount PV and the control amount PV from the control target 3
After calculating V), the operation signal MV 'is guided to the PI adjustment means 4, where the PI adjustment operation is performed to obtain an operation signal MV'. Further, the addition means 5 adds and synthesizes the disturbance signal D to the operation signal MV '. 3, the deviation E ′ = 0, that is, the target value SV 0
= Control amount PV is controlled.

従って、以上のような構成によれば、対外乱制御アル
ゴリズムとしては、 CD′(s)=KP{1+1/(TI・s)} …(3) となり、一方、対目標値制御アルゴリズムとしては、 となる。この式においてαは比例ゲインの2自由度化係
数、βは積分時間の2自由度化係数となり、前記
(3)式に基づいて外乱抑制特性が最適となるように
KP,TIを決定し、次に、前記(4)式に基づいて目標値
追従特性が最適となるような2自由度化係数α,β
決定することが可能となり、いわゆる2自由度化を達成
できる。
Therefore, according to the above configuration, the external disturbance control algorithm is as follows: C D ′ (s) = K P {1 + 1 / (T I · s)} (3) as, Becomes In this equation, α is a two-degree-of-freedom coefficient of the proportional gain, β 0 is a two-degree-of-freedom coefficient of the integration time, and the disturbance suppression characteristics are optimized based on the above equation (3).
After determining K P and T I , it is possible to determine the two-degree-of-freedom coefficients α and β 0 that optimize the target value following characteristic based on the above equation (4). Accuracy can be achieved.

(発明が解決しようとする課題) しかしながら、以上述べた2DOF PI調節装置は種々の
特長を有していながら、一方では次のような欠陥をもっ
ている。
(Problems to be Solved by the Invention) However, while the above-described 2DOF PI adjusting device has various features, it has the following defects.

、本来、2自由度化係数αとβは相互に関連を持た
なければならないが、従来の制御方式では(4)式に示
すようにαとβは全く独立しているので、2自由度化
係数αを変えたとき、それに伴って独立にβも変えな
ければならず、非常に調整に時間がかかる。
Originally, the two-degree-of-freedom coefficients α and β 0 must be related to each other, but in the conventional control method, α and β 0 are completely independent as shown in equation (4). When the conversion factor α is changed, β 0 must be changed independently, and it takes much time to adjust.

、さらに、2DOF PI化のために、目標値ファルタ1で
は3個の時間的要素(進み/遅れ要素11,1次遅れ要素
12,不完全微分手段13)を用いているが、通常この種の
プラントにおいては数十〜数千個の制御ループを使用し
ている場合が多く、これら時間的要素を1ループ当たり
1個減らせれば、プラント全体として数十〜数千個少な
くなり、コストの面だけでなく、システム全体の負荷の
減少やデータ処理の高速化、低容量化に大きく貢献でき
ることになる。
In addition, for the purpose of 2DOF PI conversion, the target value filter 1 has three temporal elements (lead / lag element 1 1 , primary delay element)
1 2, but using the inexact differential section 1 3), usually when a lot using several tens to several thousand control loops in this type of plant, per loop these time factor 1 If the number is reduced, tens to thousands are reduced as a whole plant, which can contribute not only to the cost but also to the reduction of the load on the entire system, the speeding up of the data processing, and the reduction of the capacity.

特に、今後,益々プラント運転制御システムの高精度
化,速応化,最適化,安全化が求められてくるが、これ
らの要請に十分応えるたにもプラントに多用されている
ファンダメンタルズなPIDの2DOF PID化が必須であり、
そのためには以上のような欠陥を除去しなければならな
い。
In particular, in the future, higher precision, quicker response, optimization and safety of the plant operation control system will be increasingly required. However, the fundamental PID 2DOF which is frequently used in the plant to sufficiently meet these demands PID conversion is essential,
For that purpose, the above-mentioned defects must be removed.

本発明は上記実情に鑑みてなされたもので、比例ゲイ
ンの2自由度化係数を変更したとき、この2自由度化係
数の変更に伴って積分動作出力を変化させて積分時間の
2自由度化係数を変えたことと等価にすることにより調
整容易な構成とし、かつ、少ない時間要素を用いてPIの
完全な2自由度化、負荷の低減化,高速処理化を可能と
する2自由度調節装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and when the two-degree-of-freedom coefficient of the proportional gain is changed, the integration operation output is changed in accordance with the change of the two-degree-of-freedom coefficient, and the two-degree of freedom of the integration time is changed. Configuration that is easy to adjust by making it equivalent to changing the optimization coefficient, and has two degrees of freedom that enables complete two degrees of freedom, reduced load, and high-speed processing of the PI using fewer time elements. It is an object to provide an adjusting device.

[発明の構成] (課題を解決するための手段) 本発明は上記課題を解決するために、目標値フィルタ
を用いた2自由度調整装置において、前記目標値フィル
タは、前記目標値に比例ゲイン用2自由度化係数を乗算
する係数乗算手段と、前記目標値から前記係数乗算手段
の出力を減算し、得られた減算結果の信号を少なくとも
1つに積分時間用2自由度化係数を持つ2つの直列接続
された1次遅れ要素で遅れを持たせて出力する1次遅れ
手段と、前記係数乗算手段の出力と前記1次遅れ手段の
出力とを加算合成して前記調節演算用目標値信号を得る
手段とを備えた構成である。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides a two-degree-of-freedom adjusting apparatus using a target value filter, wherein the target value filter has a proportional gain to the target value. A coefficient multiplying means for multiplying the output signal of the coefficient multiplying means from the target value, and at least one signal obtained as a result of the subtraction has a two-degree-of-freedom coefficient for integration time. A first-order delay means for outputting a delay with two series-connected first-order delay elements; an output of the coefficient multiplication means and an output of the first-order delay means; And a means for obtaining a signal.

つまり、本発明装置は、従来方式で用いた目標値フィ
ルタの比例ゲインを2自由度化するために、進み/遅れ
要素を分解して、入力に比例する静的補償分と入力に関
連して1次遅れで変化する動的補償分に加算的に分離
し、動的補償分の1次遅れ要素に直列に1次遅れ要素を
付加することにより、つまり2つの1次遅れ要素のみで
完全2DOF PIを実現し、かつ、比例ゲイン2自由度化係
数の変化に伴って積分動作出力を変更することにより、
積分時間の2自由度化係数を変更したと等価な構成とす
る。
That is, in order to make the proportional gain of the target value filter used in the conventional method into two degrees of freedom, the apparatus of the present invention decomposes the lead / lag element to obtain a static compensation component proportional to the input and an input related to the input. Additive separation into the dynamic compensation component that changes with the first-order delay and adding the first-order delay element in series with the first-order delay component for the dynamic compensation, that is, complete 2DOF with only two first-order delay components By realizing PI and changing the integral operation output with the change of the proportional gain 2 degree of freedom coefficient,
The configuration is equivalent to changing the integration time two-degree-of-freedom coefficient.

(作 用) 従って、以上のような手段を講じたことにより、係数
乗算手段の比例ゲイン用2自由度化係数を変えることに
より、外乱抑制最適化の比例ゲインパラメータがそのま
まで、対目標値比例ゲインを変えることができ、また1
次遅れ手段の積分時間用2自由度化係数を変えることに
より、対外乱積分時間がそのままで、対目標値積分時間
を等価的に変えることができ、PIの完全2自由度化を実
現する。比例ゲインの2自由度化係数を変更したとき、
この2自由度化係数の変更に伴って積分動作出力を変化
させて積分時間の2自由度化係数を変えたことと等価に
することにより調整を容易にし、さらに演算負荷の大き
い時間要素を従来より少なくすることにより、PIの完全
2自由度化、負荷の低減化および高速処理を実現でき
る。
(Operation) Accordingly, by taking the above-described means, by changing the two-degree-of-freedom coefficient for the proportional gain of the coefficient multiplying means, the proportional gain parameter of the disturbance suppression optimization is maintained as it is and the target value is proportional to the target value. You can change the gain
By changing the two-degree-of-freedom coefficient for integration time of the next delay means, it is possible to equivalently change the integration time with respect to the target value while keeping the disturbance integration time as it is, thereby realizing complete two-degree-of-freedom of the PI. When the two-degree-of-freedom coefficient of the proportional gain is changed,
The integration operation output is changed along with the change of the two-degree-of-freedom coefficient to make the integration time equivalent to changing the two-degree-of-freedom coefficient, thereby facilitating adjustment. By making the number smaller, it is possible to realize two degrees of freedom of the PI, reduce the load, and achieve high-speed processing.

(実施例) 以下、本発明の実施例について第1図および第2図を
参照して説明する。第1図は2自由度調節装置の一実施
例を示す構成図、第2図は第1図の調節装置を実現する
ために従来の目標値フィルタから導き出された等価回路
図である。なお、これらの図において第8図と同一部分
には同一符号をその詳しい説明は省略する。
(Example) Hereinafter, an example of the present invention will be described with reference to FIG. 1 and FIG. FIG. 1 is a block diagram showing an embodiment of a two-degree-of-freedom adjusting device, and FIG. 2 is an equivalent circuit diagram derived from a conventional target value filter to realize the adjusting device of FIG. In these drawings, the same parts as those in FIG. 8 are denoted by the same reference numerals, and detailed description thereof will be omitted.

先ず、従来例の第8図に示す目標値フィルタ1には第
2図(a)に示す進み/遅れ要素1が組み込まれている
が、この進み/遅れ要素1を等価変換すると第2図
(b)のようになる。つまり、この進み/遅れ要素1を
分解すると、 のように変換できる。そして、この(5)式を機能ブロ
ックで表わせば、第2図(b)のようになる。
First, the lead / lag element 1 shown in FIG. 2 (a) is incorporated in the target value filter 1 shown in FIG. 8 of the conventional example. It becomes like b). That is, when this lead / lag element 1 is decomposed, Can be converted as follows. Then, if this equation (5) is represented by a functional block, it becomes as shown in FIG. 2 (b).

そこで、第1図は上記第2図(b)の機能ブロックを
取り込んだ目標値フィルタ10を用いた2DOF PI調節装置
を示す図である。すなわち、この目標値フィルタ10は、
目標値SVに比例ゲインの2自由度化係数αを乗算する係
数乗算手段11と、自由値SVから係数乗算手段11の出力を
減算する減算手段12と、この減算手段12で得られた減算
出力を適宜な1次遅れを持たせる1次遅れ要素13,14
と、前記係数乗算手段11の出力と1次遅れ要素14の出力
とを加算合成する加算手段15とからなり、この加算手段
15の出力をPI調節手段4の目標値SV0とする構成であ
る。従って、目標値フィルタ10は第2図(b)の回路に
1次遅れ要素13を付加してなる構成となっている。
FIG. 1 is a diagram showing a 2DOF PI adjusting device using a target value filter 10 incorporating the functional blocks of FIG. 2 (b). That is, the target value filter 10
Coefficient multiplying means 11 for multiplying the target value SV by a two-degree-of-freedom coefficient α of a proportional gain, subtraction means 12 for subtracting the output of the coefficient multiplication means 11 from the free value SV, and a subtraction output obtained by the subtraction means 12 First-order lag elements 13 and 14 to provide appropriate first-order lags
And an adding means 15 for adding and combining the output of the coefficient multiplying means 11 and the output of the primary delay element 14.
The output of 15 is configured to the target value SV 0 of the PI regulation means 4. Therefore, the target value filter 10 has a configuration in which a first-order lag element 13 is added to the circuit of FIG. 2 (b).

従って、本調節装置においては、目標値SVを受けて目
標値フィルタ10で比例ゲインおよび積分時間に関する2
自由化度の演算処理を行って1DOF PIの目標値SV0を得た
後、この目標値SV0を偏差演算手段2に導き、ここで目
標値SV0から制御対象3からの制御量PVを減算して偏差
Eを求める。さらに、PI調節手段4では偏差Eに基づい
てPI調節演算を行って操作信号MVを得た後、加算手段5
で操作信号MVに外乱信号Dを加算合成し、得られた合成
信号を制御対象3に印加し、目標値SV=SV0=PVとなる
ように制御するものである。
Therefore, in the present adjusting device, the target value SV is received by the target value filter 10 so that the proportional gain and the integration time are calculated.
After obtaining the target value SV 0 of DOF PI arithmetic processing performed free degree, leads to the target value SV 0 to the deviation calculation means 2, wherein the control amount PV from a controlled object 3 from the target value SV 0 The difference E is obtained by subtraction. Further, the PI adjustment means 4 performs a PI adjustment calculation based on the deviation E to obtain the operation signal MV, and then adds the operation signal MV.
In operation signal disturbance signal D by adding synthesized MV, applying the resulting combined signal to the control target 3, and controls so that the target value SV = SV 0 = PV.

次に、以上のように構成された調節装置の動作を説明
する。今、目標値SVが第3図の(イ)に示すようにステ
ップ変化したとき、第2図(b)の等価変換回路からは
前記(5)式に基づく伝達関数式によって第3図の
(ロ)のような出力SV′が得られる。この第3図の
(ロ)の出力特性は係数αだけ比例的に変化した後、
(1−α)の部分で1/(1+TI・s)に依存して変化し
ていく特性となっている。従って、例えば第3図の
(ロ)の応答特性にオーバーシュートが多いとき、(1
−α)の部分で1次遅れ要素13を付加すれば第3図の
(ハ)のような特性となり、目標値変化に対するステッ
プ応答のオーバーシュートが(ロ)の特性よりも小さく
なることは容易に予測できる。
Next, the operation of the adjusting device configured as described above will be described. Now, when the target value SV changes stepwise as shown in FIG. 3A, the equivalent conversion circuit shown in FIG. An output SV 'as shown in (b) is obtained. After the output characteristic of (b) of FIG. 3 changes proportionally by the coefficient α,
In the portion of (1−α), the characteristic changes depending on 1 / (1 + T I · s). Therefore, for example, when the response characteristic of (b) in FIG.
If the first-order lag element 13 is added in the portion of -α), the characteristic becomes as shown in FIG. 3C, and it is easy that the overshoot of the step response to the change in the target value becomes smaller than the characteristic in FIG. Can be predicted.

次に、目標値フィルタ10とPI調節手段4とを組み合わ
せた時、PIの完全2自由度化となることを証明する。
Next, it will be proved that when the target value filter 10 and the PI adjusting means 4 are combined, the PI has two complete degrees of freedom.

先ず、第1図から、 対外乱制御アルゴリズムCD(s)は、 CD(s)=C(s) =KP{1+1/(TI・s)} …(6) となり、一方、対目標値制御アルゴリズムCsv(s)
は、 となる。
First, from FIG. 1, the disturbance control algorithm C D (s) is expressed as follows: C D (s) = C (s) = K P {1 + 1 / (T I · s)} (6) Target value control algorithm Csv (s)
Is Becomes

従って、前記(6)式および(7)式から明らかなよ
うに、前記(6)式から外乱抑制特性が最適となるよう
にKP,TIを決定し、かつ、(7)式から比例ゲインの2
自由度化係数αを可変することにより対外乱比例ゲイン
をKPのままで、対目標値比例ゲインをα・KPとして可変
でき、一方、積分時間の2自由度化係数βを可変するこ
とにより対外乱積分時間をTIとしたまま、対目標値積分
時間β・TIを等価的に可変でき、PIの完全2自由度化を
実現することができる。
Therefore, as is apparent from the above equations (6) and (7), K P and T I are determined from the above equation (6) so that the disturbance suppression characteristics are optimal, and the proportionality is determined from the equations (7). Gain 2
Pairs disturbance proportional gain by varying the free cathodic coefficient alpha remain K P, can be used to adjust the pair target value proportional gain as alpha · K P, whereas, varying the second free cathodic coefficient β of the integration time Thus, the target value integration time β · T I can be equivalently varied while the external disturbance integration time is kept at T I, and complete two degrees of freedom of PI can be realized.

しかして、対目標値積分項をIsv(s)とすると、 で表される。すなわち、この(8)式から、 β=0のとき、 Isv(s)=1/(TI・s) ……積分時間不変 β>0のとき、 Isv(s)<1/(TI・s) ……積分時間→大 β<0のとき、 Isv(s)>1/(TI・s) ……積分時間→小 となり、積分時間の2自由度化係数βを可変することに
より、対外乱積分時間はTIとしたまま、対目標値積分時
間β・TIを等価的に可変できることが分かる。
Thus, if the integral term for target value is Isv (s), It is represented by That is, from this equation (8), when β = 0, Isv (s) = 1 / (T I · s)... Integral time invariant When β> 0, Isv (s) <1 / (T I · s) …… Integral time → Large β <0, Isv (s)> 1 / (T I · s)… Integral time → Small, and by changing the two-degree-of-freedom coefficient β of the integral time, It can be seen that the disturbance integration time β · T I can be equivalently varied while keeping the disturbance integration time T I.

従って、以上のような実施例の構成によれば、例えば
制御対象3の伝達関数G(s)=e-2s/(1+5s)と
し、外乱抑制特性が最適となるPIDパラメータに調整し
ておき、目標値をステップ変化させたとき、第4図のよ
うな応答特性が得られる。先ず、第4図の(a)は、α
=1,β=0の場合,つまり目標値フィルタなしの1自由
度PI制御の場合の応答であり、その応答特性は大きくオ
ーバーシュートしている。次に、α=0.4、β=0の場
合、つまりPのみ2自由度の場合には第4図の(b)の
ような応答特性となる。さらに、α=0.4、β=0.25と
し、βを入れてPIともに2自由度化すると第4図の
(c)のようになり、オーバーシュートが相当減少す
る。次に、第4図の(d)はα=0,β=0とした場合で
あって1自由度I−P制御となり、応答が大きく遅れて
いる。ゆえに、以上の応答特性から明らかなように、第
4図の(c)の応答特性が最も良好となり、2自由度化
の効果が顕著に現れている。
Therefore, according to the configuration of the embodiment described above, for example, the transfer function G (s) of the control target 3 is set to e− 2s / (1 + 5s), and the PID parameters are adjusted to the optimum disturbance suppression characteristics. When the target value is changed stepwise, a response characteristic as shown in FIG. 4 is obtained. First, (a) of FIG.
= 1, β = 0, that is, the response in the case of the one-degree-of-freedom PI control without the target value filter, and the response characteristic has a large overshoot. Next, when α = 0.4 and β = 0, that is, when only P has two degrees of freedom, a response characteristic as shown in FIG. 4B is obtained. Further, when α is set to 0.4 and β is set to 0.25, and β is included to make the PI two degrees of freedom, the result becomes as shown in FIG. 4C, and the overshoot is considerably reduced. Next, FIG. 4 (d) shows a case where α = 0 and β = 0, the one-degree-of-freedom IP control is performed, and the response is greatly delayed. Therefore, as is clear from the above response characteristics, the response characteristics shown in FIG. 4 (c) are the best, and the effect of two degrees of freedom is remarkably exhibited.

しかも、前記(7)式から明らかなように、比例ゲイ
ンの2自由度化係数αを変えると、積分時間も等価的に
妥当な大きさ,すなわちα→大のとき、積分時間→小と
なり、一方、α→小のとき、積分時間→大となり、応答
速度の増減に対して同方向となっている。さらに、以上
述べた点について具体的に説明する。すなわち、外乱に
対する積分動作の基本式は、前記(6)式から、 KP/TI・s で表され、目標値に対する積分動作の式は、前記(7)
式から、 KP[{1/(TI・s)} −{(1−α)・β/(1+β・TI・s)}] で表される。これを一定の偏差入力があったときの積分
動作出力を図示すると、第9図のようになる。但し、同
図に示す比例ゲインの2自由度化係数α1は、α
>αの関係にあるものとする。
Moreover, as is apparent from the above equation (7), when the two-degree-of-freedom coefficient α of the proportional gain is changed, the integration time becomes equivalently a reasonable size, that is, when α → large, the integration time → small. On the other hand, when α → small, the integration time → large, and the direction is the same as the response speed increases / decreases. Further, the points described above will be specifically described. That is, the basic expression of the integral operation with respect to the disturbance is expressed by K P / T I · s from the expression (6), and the expression of the integral operation with respect to the target value is expressed by the formula (7)
From the formula, it is represented by K P [{1 / (T I s)} − {(1-α) · β / (1 + β · T I s)}]. FIG. 9 shows the output of the integration operation when there is a constant deviation input. However, 2 free cathodic coefficient alpha 1 of the proportional gain shown in the figure, alpha 2 is, alpha 1
> And are intended to be α 2 of the relationship.

この第9図に示す特性曲線(イ)から、 積分時間TI→大とすると、積分動作出力は小さく(弱
く)なる。
From the characteristic curve (a) shown in FIG. 9, when the integration time T I is increased, the integration operation output becomes small (weak).

積分時間TI→小とすると、積分動作出力は大きく(強
く)なる。
If the integration time T I becomes smaller, the integration operation output becomes larger (stronger).

一方、特性曲線(ロ)と(ハ)からは、 α→大とすると、積分動作出力は大きく(強く)な
る。
On the other hand, from the characteristic curves (b) and (c), when α → large, the integration operation output becomes large (strong).

α→小とすると、積分動作出力は小さく(弱く)な
る。
When α → small, the integration operation output becomes small (weak).

よって、以上の特性曲線(イ)、(ロ)、(ハ)の関
係から言えることは、 α→大とすると、積分動作出力が大きくなり、積分時
間TI→小とすることと等価になる。
Therefore, what can be said from the relationship between the characteristic curves (a), (b), and (c) is that if α → large, the integration operation output increases, which is equivalent to integration time T I → small. .

α→小とすると、積分動作出力が小さくなり、積分時
間TI→大とすることと等価になる。
If α → small, the integration operation output becomes small, which is equivalent to integration time T I → large.

ゆえに、(7)式から比例ゲインの2自由度化係数α
→大とすると、比例ゲインα・KPであることから、比例
動作出力が大きく(強く)なって応答が速くなる方向と
なり、また積分動作出力も前記説明から大きく(強く)
なって応答が速くなる方向となり、両者は一致してい
る。
Therefore, from equation (7), the two-degree-of-freedom coefficient α
→ If the value is large, the proportional gain α · K P results in a direction in which the proportional operation output becomes large (strong) and the response becomes fast, and the integral operation output also becomes large (strong) from the above description.
And the response becomes faster, and the two agree.

この方向が逆方向になると、相互に干渉することにな
り、調整は不能となってしまう。従って、両者の方向は
同方向であることが望ましい。
If the directions are reversed, they will interfere with each other, making adjustment impossible. Therefore, it is desirable that both directions be the same.

また、αを固定した場合には、βのみを独立に可変し
て積分時間を可変できる。
When α is fixed, only β can be independently varied to vary the integration time.

さらに、目標値フィルタ10は最少個数である2個の1
次遅れ要素13,14を用いて2自由度化を確実に実現で
き、しかも構成がシンプルとなり、数十から数万の制御
ループを持つプラントにおいて負荷の低減化が図れ、か
つ、信号処理の高速化を期待できる。
Further, the target value filter 10 has a minimum number of two 1
Two-degree-of-freedom can be reliably realized by using the next-delay elements 13 and 14, and the configuration is simple. The load can be reduced in a plant having tens to tens of thousands of control loops, and high-speed signal processing can be achieved. Can be expected.

次に、第5図ないし第7図はそれぞれ本発明の他の実
施例を示す構成図である。これらは何れも2個の1次遅
れ要素を用いて目標値フィルタ10を構成した例である。
Next, FIGS. 5 to 7 are block diagrams showing other embodiments of the present invention. These are examples in which the target value filter 10 is configured using two first-order delay elements.

先ず、第5図は目標値SVから係数乗算手段11の出力を
減算する減算手段12の出力側に1次遅れ要素16および加
算手段17が設けられ、前記減算手段12の出力と1次遅れ
要素16の出力とを加算手段17にて加算合成した後、1次
遅れ要素14に導入する。しかる後、減算手段18において
1次遅れ要素14の出力を前記1次遅れ要素16の出力で減
算して前記加算手段15に導入する構成である。
First, FIG. 5 shows that a primary delay element 16 and an addition means 17 are provided on the output side of a subtraction means 12 for subtracting the output of the coefficient multiplication means 11 from the target value SV. After the outputs of 16 are added and synthesized by the adding means 17, they are introduced into the first-order lag element 14. Thereafter, the output of the first-order lag element 14 is subtracted by the output of the first-order lag element 16 in the subtraction means 18 and is introduced into the addition means 15.

従って、この構成によれば、前述した(7)式に相当
する式としては、 となり、2つの1次遅れ要素14,16により2自由度化を
実現できる。
Therefore, according to this configuration, as an equation corresponding to the above-described equation (7), Thus, two degrees of freedom can be realized by the two first-order delay elements 14 and 16.

さらに、第6図は同じく2の1次遅れ要素13,14を用
いてものであって、具体的には目標値SVから係数乗算手
段11の出力を減算する減算手段12の出力側に減算手段19
が設けられ、この減算手段19にて前記減算手段12の出力
から目標値SVを1次遅れ要素13を通して得られた信号を
減算し、得られた信号を1次遅れ要素14に導入する構成
である。
Further, FIG. 6 also uses two first-order lag elements 13 and 14, and specifically, a subtraction means is provided on the output side of a subtraction means 12 for subtracting the output of the coefficient multiplication means 11 from the target value SV. 19
The subtraction means 19 subtracts the signal obtained by subtracting the target value SV from the output of the subtraction means 12 through the primary delay element 13 and introduces the obtained signal into the primary delay element 14. is there.

この構成によれば、(7)式に相当する式としては、 が得られる。According to this configuration, as an equation corresponding to equation (7), Is obtained.

さらに、第7図は第5図の変形例に相当し、1次遅れ
要素16の入力側に減算手段12の出力ではなく、目標値SV
を入力してなる構成である。
Further, FIG. 7 corresponds to a modification of FIG. 5, in which the input side of the primary delay element 16 is not the output of the subtraction means 12, but the target value SV.
Is input.

この場合は前記(7)式に対応する式は、 となり、従来の(4)式と同様になり、2つの1次遅れ
要素14,16のみで2自由度化を実現できる。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施で
きる。
In this case, the equation corresponding to equation (7) is This is similar to the conventional equation (4), and two degrees of freedom can be realized only by the two first-order delay elements 14 and 16. In addition, the present invention can be implemented with various modifications without departing from the scope of the invention.

[発明の効果] 以上説明したように本発明によれば、従来よりも少な
い時間遅れ要素を用いて、外乱抑制特性を最適にするPI
Dパラメータを保持しつつ、比例ゲインおよび積分時間
の2自由度化係数を可変し、対目標値比例ゲインおよび
対目標値積分時間を変えることができ、PIの完全2自由
度化を実現でき、よって負荷の低減化および信号の高速
処理が可能となり、コストの低減化にも大きく貢献で
き、さらに比例ゲインの2自由度化係数を変更したと
き、積分時間の2自由度化係数を変更する必要がなく、
かつ、積分動作出力を適切な大きさに変化できる2自由
度調節装置を提供できる。
[Effects of the Invention] As described above, according to the present invention, a PI that optimizes disturbance suppression characteristics using a smaller time delay element than in the past.
While holding the D parameter, the two-degree-of-freedom coefficient of the proportional gain and the integration time can be varied to change the proportional gain with respect to the target value and the integration time with respect to the target value. Therefore, the load can be reduced and the signal can be processed at high speed, which can greatly contribute to cost reduction. Further, when the two-degree-of-freedom coefficient of the proportional gain is changed, the two-degree-of-freedom coefficient of the integration time needs to be changed. Without
In addition, it is possible to provide a two-degree-of-freedom adjusting device capable of changing the integral operation output to an appropriate magnitude.

【図面の簡単な説明】[Brief description of the drawings]

第1図ないし第4図は本発明に係わる2自由度調節装置
の実施例を説明するために示したもので、第1図は本発
明装置の構成図、第2図は第1図の装置を実現するため
に従来の進み/遅れ要素から導出した等価変換した構成
図、第3図は目標値をステップ変化させたときの目標値
フィルタの応答比較図、第4図は外乱抑制特性をチュー
ニングしたときの目標値追従特性の比較図、第5図ない
し第7図はそれぞれ本発明の他の実施例を示す構成図、
第8図は従来装置の構成図、第9図は比例ゲインの2自
由度化係数を変更したときの積分動作出力の関係を説明
する特性図である。 2……偏差演算手段、3……制御対象、4……PI調節手
段、5……加算手段、10……目標値フィルタ、11……係
数乗算手段、12……減算手段、13,14,16……1次遅れ要
素、15……加算手段。
1 to 4 show an embodiment of a two-degree-of-freedom adjusting apparatus according to the present invention. FIG. 1 is a block diagram of the apparatus of the present invention, and FIG. 2 is an apparatus of FIG. Fig. 3 is a diagram showing a response comparison of a target value filter when a target value is changed stepwise, and Fig. 4 is a tuning of a disturbance suppression characteristic. FIG. 5 is a configuration diagram showing another embodiment of the present invention, and FIG.
FIG. 8 is a configuration diagram of the conventional device, and FIG. 9 is a characteristic diagram for explaining the relationship between the integral operation outputs when the two-degree-of-freedom coefficient of the proportional gain is changed. 2... Deviation calculating means, 3... Controlled object, 4... PI adjusting means, 5... Adding means, 10... Target value filter, 11. 16: primary delay element, 15: adding means.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】予め外乱抑制に最適な少なくともPI(比例
+積分)パラメータが設定され、目標値を受けて目標値
フィルタを通して得られる調節演算用目標値信号と制御
対象の制御量との偏差を前記PIパラメータを用いて調節
演算を行い、得られた操作信号を前記制御対象に印加し
て制御する2自由度調節装置において、 前記目標値フィルタとして、前記目標値に比例ゲイン用
2自由度化係数を乗算する係数乗算手段と、前記目標値
から前記係数乗算手段の出力を減算し、得られた減算結
果の信号を少なくとも1つの積分時間用2自由度化係数
を持つ2つの直列接続された1次遅れ要素で遅れを持た
せて出力する1次遅れ手段と、前記係数乗算手段の出力
と前記1次遅れ手段の出力とを加算合成して前記調節演
算用目標値信号を得る手段とを備えたことを特徴とする
2自由度調節装置。
At least a PI (proportional + integral) parameter optimum for disturbance suppression is set in advance, and a deviation between a target value signal for adjustment calculation obtained through a target value filter upon receiving a target value and a control amount of a control object is determined. A two-degree-of-freedom adjusting apparatus that performs an adjustment operation using the PI parameter and applies an obtained operation signal to the control target to control the target value, wherein the target value filter has two degrees of freedom for a proportional gain to the target value. A coefficient multiplying means for multiplying a coefficient, and an output of the coefficient multiplying means subtracted from the target value, and the resulting signal of the subtraction is connected in series to two series having at least one integration time two-degree-of-freedom coefficient. First-order delay means for outputting a signal with a delay by a first-order delay element; and means for adding and combining the output of the coefficient multiplication means and the output of the first-order delay means to obtain the adjustment calculation target value signal. Equipment 2 degrees of freedom adjustment device, characterized in that the.
JP31548689A 1989-09-11 1989-12-06 2-DOF adjustment device Expired - Lifetime JP2635786B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31548689A JP2635786B2 (en) 1989-12-06 1989-12-06 2-DOF adjustment device
AU62028/90A AU611839B1 (en) 1989-09-11 1990-08-31 Two degree of freedom controller
US07/577,558 US5105138A (en) 1989-09-11 1990-09-05 Two degree of freedom controller
EP90117107A EP0417635B1 (en) 1989-09-11 1990-09-05 Two degree of freedom controller
DE69026324T DE69026324T2 (en) 1989-09-11 1990-09-05 Regulator with two degrees of freedom
KR1019900014322A KR940003149B1 (en) 1989-09-11 1990-09-11 Two degree of freedom controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31548689A JP2635786B2 (en) 1989-12-06 1989-12-06 2-DOF adjustment device

Publications (2)

Publication Number Publication Date
JPH03176702A JPH03176702A (en) 1991-07-31
JP2635786B2 true JP2635786B2 (en) 1997-07-30

Family

ID=18065948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31548689A Expired - Lifetime JP2635786B2 (en) 1989-09-11 1989-12-06 2-DOF adjustment device

Country Status (1)

Country Link
JP (1) JP2635786B2 (en)

Also Published As

Publication number Publication date
JPH03176702A (en) 1991-07-31

Similar Documents

Publication Publication Date Title
US8120302B2 (en) Servo control apparatus
JPH0298701A (en) Controller
JP2772106B2 (en) 2-DOF adjustment device
EP0407590A1 (en) Servo control apparatus
JP3164667B2 (en) Adjustment device
AU613401B2 (en) Advanced pid controller
CN112334845A (en) Feedback control method and feedback control device
JP2635786B2 (en) 2-DOF adjustment device
US5200681A (en) Process control system
WO2019087554A1 (en) Feedback control method and motor control device
JP2839626B2 (en) 2-DOF adjustment device
JP2845534B2 (en) 2-DOF adjustment device
EP1164448A2 (en) Control apparatus
JPH07311601A (en) Two-degree-of-freedom pid adjusting device
JP2809849B2 (en) 2-DOF adjustment device
JP2772059B2 (en) 2-DOF PID controller
JP3124169B2 (en) 2-DOF adjustment device
JP2507613B2 (en) Feedforward controller
JPH03296802A (en) Device for controlling two degrees of freedom
JP2752230B2 (en) 2-DOF control device
US7692397B2 (en) Motor control device and corresponding control method
KR100393326B1 (en) Method controlling accuracy speed for actuator system
JP2645112B2 (en) Gain adaptive control device
JPH05313704A (en) Adaptive controller
JPH0792687B2 (en) Adjuster

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080425

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100425