JP2633249B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2633249B2
JP2633249B2 JP62101920A JP10192087A JP2633249B2 JP 2633249 B2 JP2633249 B2 JP 2633249B2 JP 62101920 A JP62101920 A JP 62101920A JP 10192087 A JP10192087 A JP 10192087A JP 2633249 B2 JP2633249 B2 JP 2633249B2
Authority
JP
Japan
Prior art keywords
plurality
bonding pad
pad electrode
bonding
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62101920A
Other languages
Japanese (ja)
Other versions
JPS63267598A (en
Inventor
忠 山浦
智恵 川下
利昌 木原
清 松原
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP62101920A priority Critical patent/JP2633249B2/en
Publication of JPS63267598A publication Critical patent/JPS63267598A/en
Application granted granted Critical
Publication of JP2633249B2 publication Critical patent/JP2633249B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法に関するもので、たとえば、ICカードにおける半導体ペレットおよびその実装方法に適用して特に有効な技術に関するものである。 DETAILED DESCRIPTION OF THE INVENTION The present invention [relates] relates to a semiconductor device and a manufacturing method thereof, for example, in particular to a technique effectively applied to a semiconductor pellet and a mounting method thereof in the IC card is there.

〔従来の技術〕 [Prior art]

タブTAB(Tape Autnmated Bondjng)方式(換言すればテープキャリア方式)による半導体ペレッド(Pelle Tab TAB (Tape Autnmated Bondjng) semiconductor by method (tape carrier method in other words) Pereddo (Pelle
t)の実装技術については、株式会社工業調査会、1980 Implementation for technical, Ltd. Industry Committee of t), 1980
年1月15日発行「IC化実装技術」(日本マイクロエレクトロニクス協会編)、P143〜P144に記載されている。 Issued January 15, the year "IC implementation technologies" (Japan Microelectronics Association of Japan), have been described in P143~P144. ここでは、上記タブ方式で供給された集積回路が形成されている半導体ペレット(以下、単にペレットという)について、フェイスアップ(face up)あるいはフェイスダウン(face down)による実装方法が各々図により説明されている。 Here, the semiconductor pellet (hereinafter, simply referred to as pellets) to an integrated circuit supplied by the tab system is formed for mounting method according to a face-up (face Stay up-) or face down (face down) is described by each view ing.

本発明者は、集積回路が形成されている半導体ペレットの実装技術について検討した。 The present inventors have studied mounting technology of the semiconductor pellet which integrated circuits are formed.

すなわち、ペレットを外部接続端子を有する配線基板に実装する際には、配置基板に対してペレットの表面に形成されている外部配線端子接続用のボンディングパッド電極が形成された面を対面させる、いわゆるフェイスダウン方式と、配線基板に対してペレットの裏面を対面させる、いわゆるフェイスアップ方式とがある。 That is, when mounted on a wiring substrate having an external connection terminal of the pellet, the bonding pad electrode for external wiring terminal connection formed on the surface of the pellet toward the arrangement substrate to face the formed surface, so-called a face down method, to face the back surface of the pellet on the wiring board, there is a so-called face-up system.

〔発明が解決しようとする問題点〕 [Problems to be Solved by the Invention]

ここで、ICカードのような場合、ペレットを実装する基板の端子配列がISO(International Organization fo In the case such as an IC card, the terminal sequences of the substrate for mounting the pellets ISO (International Organization fo
r Standardization)の規格により定まっており、基板側の端子配列を変更できない場合がある。 And definite by standard r Standardization), may not be changed terminal sequence of the substrate side. このような実装基板にペレットを装着する際には、たとえ同一電気回路からなるペレットであっても、上記実装方式の差異に応じてボンディグパッド電極の配置の異なるものを2種類用意する必要が生ずる。 In mounting the pellet such mounting substrate may be pellets though made of the same electric circuit, those different arrangement of a bonding pad electrode according to the difference in the mounting method must be prepared two types arise. すなわち、フェイスダウン方式のペレットとフェイスアップ方式のペレットというボンディングパッド電極の配置の異なるそれぞれのペレットを2種類用意する必要が生ずる。 That is, different respective pellets two need arises to provide the arrangement of the pellets of the bonding pad electrode pellet and the face-up system of the face-down method.

本発明は、上記問題点に着目してなされたものであり、その目的は外部配線基板則の端子配列を変更することなく、多種類の実装方式に対応できる半導体装置およびその製造技術を提供することにある。 The present invention has been made in consideration of the above problems, and an object without changing the terminal arrangement of the external wiring substrate law, to provide a semiconductor device and a manufacturing method thereof capable of handling various kinds of mounting methods It lies in the fact.

本発明の前記ならびにその他の目的と新規な特徴は、 The above and other objects and novel features of the present invention,
本明細書の記述および添付図面から明らかになるであろう。 It will be apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕 [Means for Solving the Problems]

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。 To briefly explain the summary of typical inventions among the inventions disclosed in this application is as follows.

すなわち、集積回路が形成されている半導体ペレットの表面に設けられているボンディングパッド電極が、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成され、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電極のそれぞれは、前記半導体ペレットの表面の中心線を軸にして実質的に鏡映対称となるように配置されているものである。 That is, the bonding pad electrodes provided on the surface of the semiconductor pellet where the integrated circuit is formed is arranged with a first arrangement state, is connected to the circuit of the predetermined function through the wiring layer to extend the semiconductor on pellet and a plurality of first bonding pad electrodes are arranged with a second arrangement state different from the first arrangement state, is composed of a plurality of second bonding pad electrode connected to the circuit through the wiring layer, wherein each of said plurality of first bonding pad electrode connected to the circuit through the wiring layer and the plurality of second bonding pad electrodes, is substantially mirror-symmetrical to the center line of the semiconductor pellet surface in the axial are those arranged like.

また、集積回路が形成されている半導体ペレットの表面に設けられているボンディングパッド電極が、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成され、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電極のそれぞれは、前記半導体ペレットの表面の中心線を介して実質的に平行移動の関係となるように配置されているものである。 The bonding pad electrodes provided on the surface of the semiconductor pellet where the integrated circuit is formed is arranged with a first arrangement state, it is connected to the circuit of the predetermined function through the wiring layer to extend the semiconductor on pellet and a plurality of first bonding pad electrodes are arranged with a second arrangement state different from the first arrangement state, is composed of a plurality of second bonding pad electrode connected to the circuit through the wiring layer, wherein each of said plurality of first bonding pad electrode connected to the circuit through the wiring layer and the plurality of second bonding pad electrode, a relationship of substantially parallel move through the center line of the semiconductor pellet surface are those arranged like.

〔作用〕 [Action]

上記した手段によれば、フェイスアップ方式あるいはフェイスダウン方式のいずれの実装方式にした場合でも同じ機能を有するパッド電極と実装基体の外部端子とを接続することができ、それぞれの実装方式により各々のパッド配置を有するペレットを別個に用意する必要がなく、単一のペレットで多種類の実装方式に対応できる。 According to the above means, it is possible to connect the external terminals of the pad electrode mounting substrate having the same function even when in any mounting method of the face-up type or face-down method, each by a respective mounting method separately it is not necessary to prepare a pellet having a pad arrangement can correspond to various types of mounting systems by a single pellet.

〔実施例1〕 第1図は本発明の一実施例に適用される半導体ペレットの外部接続用電極としてのボンディングパッド電極形成状態を示す概略拡大平面図、第2図はフェイスダウンによるペレットの実装例を示す概略拡大断面図、第3図はフェイスアップによるペレットの実装例を示す概略拡大断面図、第4図は実施例のICカード全体を示す平面図、第5図は第4図のV−V線における拡大断面図、第6図はテープキャリアから形成された電極モジュールを示す拡大平面図である。 Example 1 Figure 1 is a schematic enlarged plan view showing a bonding pad electrode formation status as external connection electrodes of the semiconductor pellet applied to an embodiment of the present invention, FIG. 2 implementation of the pellets by facedown schematic enlarged sectional view of an example, FIG. 3 is a schematic enlarged sectional view showing a mounting example of the pellets by face-up, top view Fig. 4 showing the entire IC card of example, Fig. 5 V of FIG. 4 expansion in -V line cross-sectional view, FIG. 6 is an enlarged plan view showing the electrode module formed from the tape carrier.

本実施例の半導体装置は、いわゆるICカード1を構成し、第4図に示すように、その平面形状は長方形の形状をしており、その四隅が切断・成形され四隅が丸味を帯びた形状をしている。 Shape semiconductor device of the present embodiment constitutes a so-called IC card 1, as shown in FIG. 4, the planar shape is a rectangular shape, the four corners four corners are cut and shaped rounded It has a. 半導体ペレット2は第6図に示すような電極モジュール3に装着された状態でICカード1 Semiconductor pellet 2 is the IC card 1 in a state of being attached to the electrode module 3 as shown in FIG. 6
に内蔵されており、カード表面にはペレット2と電気的に導通された外部電極4がICカード表面から露出した状態となっている。 Has a built-in, the card surface pellet 2 and the electrically conductive to the external electrodes 4 is in the state of being exposed from the IC card surface.

ICカード1の断面構造は、第5図に示すようにされている。 Sectional structure of the IC card 1 is as shown in Figure 5. すなわち硬質ポリ塩化ビニール樹脂からなるカード基板5に、ペレット2が取付けられた電極モジュール3が装着され、さらに硬質ポリ塩化ビニール樹脂からなるフィルム状のオーバーシート6でカード基板5の表面および裏面がラミネート加工された構造となっている。 That is, the card substrate 5 made of a hard polyvinyl chloride resin, the electrode module 3 pellet 2 is mounted is mounted, the front and rear surfaces of the card substrate 5 in film form over sheet 6, further comprising a hard polyvinyl chloride resin laminate and it has a processed structure.
なお、特に制限されないが、ペレット2の直上にはラミネート加工により磁気ストライプ7が埋設されている。 Although not particularly limited, just above the pellet 2 is a magnetic stripe 7 is buried by lamination.

前記電極モジュール3は第5図および第6図に示すような構成にされている。 The electrode module 3 is constructed as shown in FIG. 5 and FIG. 6. すなわち、ガラスエポキシ樹脂からなるような絶縁シート30の表面に、銅箔からなるようなプリント配線もしくはメタライズ層8が接着され、 That is, on the surface of the insulating sheet 30 such as made of glass epoxy resin, printed wiring or metallization layer 8 such that the copper foil is bonded,
かかるメタライズ層8のそれぞれの端には外部電極4が設けられている。 External electrodes 4 are provided at each end of such metallized layer 8. 絶縁シート30は、ペレット装着孔9が設けられており、メタライズ層8はペレット装着孔9の上方に延設される所定のリード10と一体的に接続されている。 Insulating sheet 30, the pellet mounting hole 9 is provided, the metallized layer 8 is predetermined lead 10 integrally connected and which extends above the pellet mounting hole 9.

ペレット2は、第5図および要部のみ拡大した第2図に示すように、電極モジュール3のリード10に、ペレット2の半導体集積回路形成面2aが対面される、いわゆるフェイスダウン方式により装着されている。 Pellet 2, as shown in FIG. 2 is an enlarged view only Figure 5 and main portion, the lead 10 of the electrode module 3, a semiconductor integrated circuit forming surface 2a of the pellet 2 is facing is mounted by a so-called face-down method ing. より詳しくは、ペレット2はその表面に金あるいは半田等からなるバンプ電極(ボンディングパッド電極)11を持ち、かかるバンプ電極がワイヤレスボンディング技術すなわちTA More specifically, the pellet 2 has a bump electrode (bonding pad electrode) 11 made of gold or solder or the like on the surface, such bump electrodes wireless bonding techniques i.e. TA
B(Tape Automated Bonding)技術によってリード10と結合されている。 It is coupled to the lead 10 by B (Tape Automated Bonding) technology. ペレット2の表面は、リード10のボンディングの後に塗布形成されるエポキシ樹脂からなるようなアンダーコート材もしくは表面保護材31によって覆われている。 The surface of the pellet 2 is covered with the undercoat material or surface protective material 31 such as an epoxy resin applied formed after the bonding of the lead 10.

ここで、本実施例のペレット2の表面、すなわち半導体集積回路形成面2aには第1図に示すような配置をもって各種ボンディングパッド電極が配設されている。 Here, various bonding pad electrode with arrangement shown in Figure 1 is arranged to present a surface of the pellet 2 embodiment, that is, the semiconductor integrated circuit forming surface 2a. ここで、本実施例では、これらのボンディングパッド電極は実質的な平行移動のような一定の規則性を有する状態で各々配列されている。 In the present embodiment, these bonding pad electrode are respectively arranged in a state having a certain regularity, such as substantially parallel movement. このように、ペレット2の回路形成面2aには、フェイスアップ方式、フェイスダウン方式のいずれにも対応可能なようにパッドが対をなして形成されており、その中心線CLを中心軸にして180度回転させてペレット2の表裏を逆にした場合において、配線基板である電極モジュール3からみて180度回転前の所定のパッド位置に対応した位置の近傍に該パッドと同一機能を有するパッドがくるように所要の同種のパッドが複数個互いに結線されて配設され、ペレット2の回転前と回転後とで同一の機能を有するパッドと外部端子との接続がなされるようパッド配列が構成されている。 Thus, the circuit forming surface 2a of the pellet 2 is face-up system, in any of the face-down method is formed at an pad pairs so as to be compatible, in the center axis the center line CL in the case where the rotation is allowed by the front and back of the pellet 2 180 degrees opposite, the pad having the pad same function in the vicinity of the position corresponding to the predetermined pad positions before rotating electrode module 3 as viewed from 180 degrees is a wiring board disposed pads required of the same kind are plurality tied together to come, pad arranged to connect the pad and the external terminal having the same functions between before and after rotation of the pellet 2 is made is constituted ing.

すなわち、図中、左上にはグランドパッド(Vss)12 That, in the figure, the upper left ground pad (Vss) 12
a、その下には入出力パッド(I/O)13bが設けられており、一方、左下には前記グランドパッド(Vss)12a、および入出力パッド(I/O)13bとそれぞれ同一の機能を持つグランドパッド(Vss)12bおよび入出力パッド(I/ a, the lower its is provided with input and output pads (I / O) 13b, on the other hand, said to lower left ground pad (Vss) 12a, and the output pad (I / O) 13b respectively same functions ground pad having (Vss) 12b and the input-output pad (I /
O)13aが平行移動の関係で設けられている。 O) 13a are provided in relation to translation. そして、それぞれのグランドパッド12a,12bどうし、入出力パッド1 Then, each of the ground pads 12a, and how 12b, output pad 1
b,13aどうしは互いに電気的に結線されている。 b, 13a What happened are electrically connected to each other. 第1図の実施例においては、両入出力パッド(I/O)13b,13aのための出力バッフア回路は、それらパッドに互いに同じ機能が与えられるけれども、それらパッド13b,13aに一対一対応された出力バッファ回路14bと14aとから構成される。 In the embodiment of Figure 1, both input and output pads (I / O) 13b, output buffer circuit for 13a, although identical to each other function they pads are provided, they pad 13b, are one-to-one correspondence to 13a composed of an output buffer circuit 14b and 14a were. 出力バッファ回路14bを構成するPチャンネル出力MOSFETQ 1とNチャンネル出力MOSFETQ 2は、その出力ノードとパッド13bとの距離が小さくなるように、半導体ペレット2上においてパッド13bの近くに配置される。 P-channel output MOSFET Q 1 and N-channel output MOSFET Q 2 constituting the output buffer circuit 14b, as the distance between the output node and the pad 13b becomes small, are placed near the pad 13b on the semiconductor pellet 2.
同様に、出力バッファ14aを構成する2つのMOSFETは、 Similarly, two MOSFET constituting the output buffer 14a is
パッド13aの近くに配置される。 It is arranged close to the pad 13a. この構成は、パッド13b This configuration, pad 13b
または13aおよび外部電極4を介して結合される負荷の良好な駆動を可能とする。 Or 13a and through the external electrodes 4 to allow good operation of the load that is coupled.

なお、パッド13bと13aに同じ機能が与えられているので、2つの出力バッファ回路14bおよび14aのうちの一方、たとえば14aを省略し、出力バッファ回路14bの出力端子を、ペレット(チップ)上を延長する新たな配線層 Since the same features to the pads 13b and 13a are given, one of the two output buffer circuits 14b and 14a, for example, is omitted 14a, the output terminal of the output buffer circuit 14b, the upper pellet (chip) new wiring layer to extend
15によってパッド13aを結合させることができる。 It can be bonded to the pad 13a by 15.

しかしながら、この実施態様の場合は次の点を注意する必要がある。 However, in the case of this embodiment it is necessary to note the following points. すなわち、配線層15によって構成される浮遊容量によって出力バッファ回路に対する不所望な容量負荷が構成されてしまうことになる。 That is, the undesired capacitive load on the output buffer circuit by stray capacitance formed by the wiring layer 15 from being configured. また、電源配線 In addition, the power supply wiring
Vcc、接地もしくは基準電位配線Vssがペレット(チップ)上に設けられる種々の回路への供電を可能とするようにペレット(チップ)上に延長形成される結果として、配線層15はそれら配線と交差される必要が生ずる。 Vcc, cross ground or reference potential wiring Vss as a result of being extended and formed on the pellets (chips) to allow supply electricity to various circuits provided on the pellets (chips), the wiring layer 15 from those lines It needs to be occurs.
その場合、電源配線および基準電位配線のインピーダンスは、回路の誤動作を防ぐために、小さいことが望ましい。 In that case, the impedance of the power line and the reference potential wiring in order to prevent malfunction of the circuit, a small desirably. それ故に交差配線構造が例えば半導体配線層とそれに交差されるアルミニウム等の金属配線層とから構成される場合、交差構造部分において電源配線および基準電位配線は抵抗の小さい金属配線層から構成され、配線層 If therefore comprised of a metal wiring layer such as aluminum which is crossed thereto and crossing wiring structure, for example a semiconductor wiring layer, power supply wiring and the reference potential wiring at the crossing structure portion is composed of a small metal wiring layer resistance, wire layer
15のような配線層は、半導体配線層から構成される。 Wiring layer such as 15 is comprised of a semiconductor interconnection layer. これに応じて、配線層15は、比較的大きい抵抗もしくはインピーダンスを持つようになる。 In response to this, the wiring layer 15 is made to have a relatively large resistance or impedance. このように配線層15が比較的大きい抵抗もしくはインピーダンスを持つようになると、その配線層15が結合されたパッド13aに良好に変化する信号を与えることが困難となってくる。 With such wiring layer 15 is made to have a relatively large resistance or impedance, to give good varying signal to the pad 13a to which the wiring layer 15 is bonded it becomes difficult.

なお、第1図において、抵抗R 1はパッド13b,13aを介して信号を受ける入力回路のための保護抵抗である。 In the first view, the resistor R 1 is a protective resistor for the input circuit receiving the signal through the pad 13b, 13a. 抵抗R 1は、それとペレット上に形成される図示しない入力回路によって構成される入力容量のような容量とによって、実質的なサージ吸収回路を構成する。 Resistor R 1 is therewith by the capacity of the input capacitance constituted by an input circuit (not shown) formed on the pellet, constituting a substantial surge absorption circuit. それ故に、第4図ないし第6図の外部電極4を介してパッド13bまたは13aに摩擦静電気になるような不所望なサージ電圧が加わってしまっても、ペレット上の図示しない入力回路はそのサージ電圧に対して保護される。 Therefore, even if the camera is subjected to Figure 4 to undesired surge voltage such that tribostatic the pad 13b or 13a through the external electrode 4 of FIG. 6 is an input circuit (not shown) on the pellets that surge It is protected against voltage.

第1図中の右上には電源パッド(Vcc)16aおよびクロックパッド(CLK)17bが設けられており、一方、右下には前記電源パッド(Vcc)16aおよびクロックパッド(CL In the upper right in FIG. 1 and the power supply pads (Vcc) 16a and a clock pad (CLK) 17b provided, whereas, in the lower right the power supply pad (Vcc) 16a and a clock pad (CL
K)17bに対応して、電源パッド(Vss)16bおよびクロックパッド(CLK)17aが設けられている。 Corresponding to K) 17b, it is provided power supply pads (Vss) 16b and a clock pad (CLK) 17a. そして、それぞれの電源パッド16a,16bどうし、クロックパッド17a,17b Then, each of the power supply pads 16a, and how 16b, clock pad 17a, 17b
どうしは互いに電気的に結線されている。 What was being electrically connected to each other. なお、第1図中では、両クロックパッド(CLK)17b,17aに対して、それぞれペレット2に形成されるPチャンネルMOSFETQ 2 ,N In the in Figure 1, both the clock pad (CLK) 17b, relative to 17a, P channel MOSFET Q 2 each are formed into pellets 2, N
チャンネルMOSFETQ 4および抵抗R 2からなる保護回路18b, Protection circuit 18b consisting channel MOSFET Q 4 and the resistor R 2,
18aが設けられている。 18a is provided.

上記MOSFETQ 3は、そのゲートおよびソースが電源配線 The MOSFET Q 3 has its gate and source connected to the power supply line
Vccに結合され、MOSFETQ 4は、そのゲートおよびソースが基準電位配線Vssに結合されており、その降伏電圧によって、サージ電圧レベルを制限する。 Coupled to vcc, MOSFET Q 4 has its gate and source are coupled to a reference potential wiring Vss, by the breakdown voltage, limits the surge voltage level. 保護回路18bまたは18aによって、クロックパッド17bまたは17aにサージ電圧が加えられてしまった場合でも、かかるパッド17 The protection circuit 18b or 18a, a clock pad 17b or 17a even if the surge voltage had been added, such pads 17
bまたは17aを介してクロックパルス信号を受けるペレット上の図示しない入力回路は、かかるサージ電圧から保護される。 An input circuit (not shown) on the pellet receiving the clock pulse signal via the b or 17a is protected from such surge voltage.

なお、パッド17bと17aとを新たに設ける配線層19によって直接的に結合し、2つの保護回路18bおよび18aのうちの一方、例えば18aを省略することもできる。 Incidentally, directly coupled by a wiring layer 19 providing the pad 17b and 17a newly, one of the two protection circuits 18b and 18a, can be omitted, for example, 18a. しかしながら、この実施態様の場合は、次の点に注意する必要がある。 However, in this embodiment, it is necessary to pay attention to the following points. すなわち、配線層19はそれがペレット上に延長形成されることによって無視し得ないインダクタンスと抵抗を持つようになる。 That is, the wiring layer 19 it will have an inductance and a resistance that can not be ignored by being extended and formed on the pellets. サージ電圧のような極めて急激に変化される電圧は、このようなインダクタンスによっては実質的に制限されない。 Very rapidly changing voltage such as a surge voltage is not substantially limited by such inductance. これに応じて、パッド17a In response to this, the pad 17a
のようなパッドにサージ電圧が加わってしまった場合、 If the surge voltage is had applied to the pad, such as,
配線層19におけるパッド17aに近い部分は、そのサージ電圧に実質的に等しいようなレベルにされてしまう。 A portion close to the pad 17a of the wiring layer 19, would be substantially equal to such levels in the surge voltage. ペレット上に延長形成される配線層19にサージ電圧が与えられてしまった場合、不所望なカップリング容量を介してペレット上の内部配線や回路素子にサージ電圧が加えられてしまう恐れが生ずる。 If a surge voltage to the wiring layer 19 to be extended formation had been given on the pellets, a fear that a surge voltage is applied to the internal wiring and circuit elements on the pellets through an undesired coupling capacitance occurs. これに応じて回路素子等の特性劣化や破壊が生ずる恐れが生ずる。 Possibility occurs causing damage or destruction of such circuit elements accordingly.

上記各パッド電極のうち、本実施例で、リード10との接続が行われるのはグランドパッド(Vss)12a,入出力パッド(I/O)13a,電源パッド(Vcc)16およびクロックパッド(CLK)17aのみであり、他のパッドはリード10とは接続されない。 Among the above pad electrode, in this embodiment, the ground pad (Vss) 12a of connection to the leads 10 is performed, input and output pads (I / O) 13a, a power supply pad (Vcc) 16 and a clock pad (CLK ) 17a is only the other pad is not connected to the lead 10.

ところで、上記ペレット2は、第3図に示されたように、銀ペースト等の接合材20を用いて、電極モジュール Incidentally, the pellet 2, as shown in Figure 3, using a bonding material 20 such as silver paste, electrode module
3aに対して回路形成面2a側の裏面を該電極モジュール3a The electrode module 3a the rear surface of the circuit forming surface 2a side with respect 3a
に対面させた状態、すなわちフェイスアップ方式で取付けることも可能である。 State of being opposed to, i.e. it is also possible to mount in a face-up manner. このような実装方式で、例えばワイヤボンディングにより電極モジュール3aの電極端子 In this mounting method, for example, the electrode terminals of the wire bonding to the electrode modules 3a
21との電気的導通を図る場合には、以下のようになる。 When establishing electrical conduction between the 21 is as follows.

すなわち、このペレット2の半導体集積回路形成面2a That is, the pellet 2 semiconductor integrated circuit forming surface 2a
を第2図に示すフェイスダウン状態から180度回転させた場合、フェイスダウン実装時に所定配置のリード10と接合された各パッドはフェイスアップ時には電極モジュール3aの電極端子配列とは整合しなくなる。 If the rotated 180 degrees from the face-down state shown in FIG. 2, each pad that is bonded to the lead 10 of a predetermined configuration when face-down mounting is no longer aligned to the electrode terminal array of the electrode module 3a during face-up. したがって、フェイスダウン実装用のペレットはフェイスアップ実装では使用できなくなるおそれがある。 Thus, pellets for face-down mounting there is a possibility that can not be used in a face-up mounting.

しかし、本実施例では、ペレット2の回路形成面2aを第1図の中心線CLを中心軸として180度回転させた状態で、電極モジュール3aからみて回転前のワイヤレスボンディング用パッド位置に対応した位置の近傍に該パッドと同一機能を有するワイヤボンディング用パッドが形成されている。 However, in this embodiment, in the state of the circuit forming surface 2a of the pellet 2 which is rotated 180 degrees to the center line CL of FIG. 1 as the center axis, corresponding to the wireless bonding pad position before rotation as viewed from the electrode module 3a wire bonding pad having the pad and the same function is formed in the vicinity of the position. したがって、配線基板である電極モジュール3aの端子配列あるいはペレット2上のパッド配列を変更することなく、それぞれのパッドと対応する電極端子 Thus, without changing the pad array on the terminal sequence or pellet 2 of electrode module 3a is a wiring board, corresponding electrode terminals and the respective pads
21とを、金細線,アルミニウム細線,銅細線等のボンディングワイヤ22を用いたワイヤボンディングにより導通させることができる。 And 21, a fine gold wire, aluminum thin wire, can be conducted by wire bonding using bonding wires 22 of the fine copper wire or the like. ワイヤボンディング技術においては、ボールボンディング,熱圧着ボンディング,超音波振動援用の熱圧着ボンディング,超音波振動ボンディングのいずれかであっても、ペレット2におけるワイヤボンディングパッド電極と外部端子リードとの相対位置が種々の配置関係をもっていても良好なワイヤボンディングを行なうことができる。 In the wire bonding technique, ball bonding, thermal compression bonding, thermo-compression bonding of the ultrasonic vibration assisted, be any of the ultrasonic vibration bonding, the relative positions of the wire bonding pad electrode and the external terminal lead in pellet 2 also have a variety of positional relationship can be performed good wire bonding.

すなわち、第3図に示すようなフェイスアップ方式で実装を行う際には、グランドパッド(Vss)12b,入出力パッド(I/O)13b,電源パッド(Vcc)16bおよびクロックパッド(CLK)17bに各々ワイヤ22を接続すればよいことになる。 That is, when performing mounted face-up manner as shown in FIG. 3 is a ground pad (Vss) 12b, output pad (I / O) 13b, a power supply pad (Vcc) 16b and a clock pad (CLK) 17b each it is sufficient to connect the wire 22 to. このように、実装方式により、リード10あるいはワイヤ22の接続されるパッドを選択変更することにより、実装基板である電極モジュール3もしくは3a側の端子配列を変更することなく、フェイスアップ方式あるいはフェイスダウン方式の各実装方式を単一のペレット2で実現することができる。 Thus, the mounting method, by selecting change the pads connected to the lead 10, or wire 22, without changing the terminal sequence of the electrode module 3 or 3a side is a mounting substrate, a face-up method or a face-down it is possible to realize each implementation method in the method a single pellet 2.

以上のように、本実施例によれば以下の効果を得ることができる。 As described above, it is possible to obtain the following effects according to the present embodiment.

(1) ペレット2の回路形成面2aを第1図中の中心線 (1) the center line in FIG. 1 the circuit forming surface 2a of the pellet 2
CLを中心軸として180度回転させた状態で、電極モジュール3aからみて180度回転前の所定パッド位置に対応した位置の近傍に該パッドと同一機能を有するパッドを形成することにより、ペレットの回転前と回転後とで同じ機能を持つパッドを外部端子と接続できる。 While rotating 180 degrees about axis CL, in the vicinity of positions corresponding viewed from the electrode module 3a to a predetermined pad position before rotation 180 degrees by forming a pad having the pad and the same function, the rotation of the pellets a pad having the same function and after rotation before and can be connected to external terminals. そのため、 for that reason,
電極モジュール3aの端子配列あるいはペレット2上のパッド配列を変更することなく、単一のペレット2でフェイスダウンあるいはフェイスアップのいずれの実装方式も可能となる。 Without changing the terminal sequence or pad arrangement on the pellets 2 of electrode modules 3a, any mounting method of face-down or face-up also possible with a single pellet 2.

(2) 前記(1)により、単一のペレット2で実装の自由度が拡大するため、パッケージ構造の多様化を図ることができる。 (2) by the (1), since the flexibility of implementation with a single pellet 2 is enlarged, it is possible to diversify the package structure.

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the present invention made by the inventor has been concretely described based on examples, but the present invention is not limited to the above embodiment, to say that various modifications are possible without departing from the scope of the invention Nor. たとえば、ペレットを For example, the pellet
180度回転させる場合の中心線CLについては、第1図中ペレット2の中心を水平方向に引かれた場合で説明したが、ペレット2の中心を縦方向に引いた中心線を軸としてパッド配置を行ってもよい。 The center line CL of the case of rotating 180 degrees has been described in the case where the center of the first figure pellet 2 was pulled in the horizontal direction, pad disposed center line minus the center of the pellet 2 in the vertical direction as an axis it may be carried out.

また、フェイスアップ実装の例としてワイヤボンディングによる場合のみ説明したが、フェイスダウンによる場合と同様、パッドにバンプ電極を介在させてリードを接合してもよい。 Although it described only by wire bonding as an example of a face-up mounting, similarly to the case of face-down, pads interposed therebetween bump electrodes may be bonded to the lead.

さらに、パッドの種類としては、実施例で説明したものの他に、リセットパッドRES、プログラム電圧供給パッドVppあるいは性能検査用パッド等の形成されたものであってもよい。 Further, as the type of pad, in addition to those described in Example, the reset pad RES, or it may be formed of such a program voltage supply pad Vpp or performance test pad.

以上の説明では主として本発明者によってなされた発明をその利用分野である、いわゆるICカードに適用した場合について説明したが、これに限定されるものではなく、たとえば樹脂封止型半導体装置あるいは気密封止型半導体装置等の他のパッケージ構造を有する半導体装置およびその製造方法にも適用できる。 In the above description is its FIELD The invention made primarily by the present inventors has been described as applied to a so-called IC card, is not limited to this, for example, a resin-encapsulated semiconductor device or hermetically It can also be applied to a semiconductor device having another package structure, such as a stop-type semiconductor device.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。 To briefly explain advantageous effects obtained by typical ones of the inventions disclosed in this specification, it is as follows.

すなわち、第1の配置状態をもって配置された複数の第1ボンディングパッド電極と、上記第1パッド電極と同種の電気回路機能が与えられ上記第1の配置状態と異なる第2の配置状態をもって配置された複数の第2ボンディングパッド電極とがその半導体ペレットの主面に形成された半導体装置構造とすることにより、外部端子と接続するボンディングパッドの選択ができる。 That is, a plurality of first bonding pad electrode disposed with a first arrangement state, is arranged with a second arrangement state different from the first arrangement state electrical circuit function is provided in the first pad electrode and the same type a plurality of second bonding pad electrode by a semiconductor device structure formed on the main surface of the semiconductor pellet can select a bonding pad to be connected to an external terminal. したがって従来のような異なる実装方式により各々独自のボンディングパッド配置を有するペレットを別個にそれぞれ用意する必要がなく、単一のペレットで多種類の実装方式に対応できる。 Therefore it is not necessary to prepare separately each each pellet having a unique bonding pads arranged in a conventional such different mounting method, it corresponds to various types of mounting systems by a single pellet.

〔実施例2〕 第7図は、本発明の他の実施例であるICカードを示す平面図、第8図は、第7図に図示されたICカードに組み込まれているテープキャリア方式のモジュールを示す平面図、第9図は、第8図に図示されたモジュール(配線基板)に取り付けられているICペレットを示す平面図、 Example 2 Figure 7 is a plan view showing an IC card which is another embodiment of the present invention, FIG. 8 is a module of the tape carrier type that is built into the IC card illustrated in FIG. 7 the plan view showing the ninth figure 8 a plan view showing an IC pellet attached to the illustrated module (circuit board) in FIG,
第10図は第8図に図示されたモジュールのICペレット及びその周辺の拡大平面図、第11図は第10図のXI−XI線に沿った矢視断面図である。 Figure 10 is an enlarged plan view of the IC pellet and around the module shown in FIG. 8, FIG. 11 is a sectional view taken along line XI-XI of Figure 10.

本実施例の半導体装置は、いわゆるICカード101を構成し、第7図に示すように、その平面形状は長方形で、 The semiconductor device of this embodiment constitutes a so-called IC card 101, as shown in FIG. 7, the planar shape is rectangular,
その四隅が切断・成形された四隅が丸味を帯びた形状をしている。 Four corners four corners are cut and molded in the shape of rounded. 第9図に示すICペレット102は第8図に示すようなキャリアテープから得られたモジュール103に取り付けられた状態でICカード101に内蔵されており、カード表面にはペレット102と電気的に導通された外部電極104がICカード表面から露出した状態となっている。 The IC pellet 102 shown in FIG. 9 are incorporated in an IC card 101 mounted to a module 103 which is obtained from the carrier tape as shown in FIG. 8, electrically conducting on the card surface and pellets 102 external electrodes 104 is in the state of being exposed from the IC card surface is.

ICカード101の断面構造は、第5図に示した実施例1 Sectional structure of the IC card 101, the first embodiment shown in FIG. 5
のICカードとほぼ同一のものである。 IC card and is almost the same. すなわち硬質ポリ塩化ビニール樹脂からなるカード基板に、ペレット102 That the card substrate made of hard polyvinyl chloride resin, pellets 102
が取付けられたモジュール103が装着され、さらに硬質ポリ塩化ビニール樹脂からなるフィルム状のオーバーシートでカード基板の表面および裏面がラミネート加工された構造となっている。 Is the module 103 attached is mounted, further surface and the back surface of the card substrate with a film-shaped over sheet made of hard polyvinyl chloride resin has a laminated structure. なお、特に制限されないが、ペレット102の直上にはラミネート加工により磁気ストライプ107が埋設されている。 Although not particularly limited, just above the pellet 102 is a magnetic stripe 107 is buried by lamination.

前記モジュール103は第8図および第10図,第11図に示すような構成にされている。 The module 103 is in Figure 8 and Figure 10, as shown in Figure 11 configuration. すなわち、ガラスエポキシ樹脂からなるような絶縁シート130の表面に、銅箔からなるようなプリント配線もしくはメタライズ層108が装着され、かかるメタライズ層108のそれぞれの端には外部電極104が設けられている。 That is, the surface of the insulating sheet 130 as made of glass epoxy resin, printed wiring or metallization layer 108 such that a copper foil is mounted, the external electrodes 104 are provided at each end of such metallized layer 108 . 絶縁シート130は、ペレット装着孔109がそれぞれに設けられており、メタライズ層108はペレット装着孔109の上方に延設される所定のフィンガーリード110と一体的に接続されている。 Insulating sheet 130, the pellet mounting hole 109 is provided in each of the metallized layers 108 are connected predetermined finger leads 110 and integrally provided to extend above the pellet mounting hole 109. 図示は省略しているが、ペレット102とその周辺は表面保護のために樹脂封止されている。 Although not shown, the pellets 102 surrounding is sealed with resin for surface protection.

ペレット102は、第8図から第11図に示すように、モジュール103のフィンガーリード110に、その回路形成面 Pellets 102, as from Figure 8 is shown in FIG. 11, the finger leads 110 of the module 103, the circuit forming surface
2aが対面される、いわゆるフェイスダウン方式により装着されている。 2a is opposed, is mounted by a so-called face-down method. より詳しくは、ペレット102はその表面に金あるいは半田等からなるボンディングパッド電極としてのバンプ電極111を持ち、かかるバンプ電極がボンディング技術によってリード110と結合されている。 More particularly, the pellets 102 has a bump electrode 111 as a bonding pad electrode made of gold or solder or the like on the surface, such bump electrodes are coupled to the lead 110 by a bonding technique. ペレット102の表面は、リード110のボンディングの後に塗布形成されるエポキシ樹脂からなるようなアンダーコート材もしくは表面保護材によって覆われている。 The pellet surface 102 is covered with the undercoat material or surface protective material such as an epoxy resin applied formed after the bonding of the leads 110. 図示の簡便上、表面保護材は図面上から省略している。 The simplicity of illustration, the surface protective member is omitted from the drawing.

ここで、本実施例のペレット102の表面、すなわち回路形成面102aには第9図に示すような配置をもって各種ボンディングパッド電極112〜123が配設されている。 Here, various bonding pad electrode 112 to 123 have an arrangement as shown in FIG. 9 is disposed on the surface of the pellet 102 of this embodiment, i.e. the circuit forming surface 102a. ここで、本実施例では、これらのパッド電極は実質的な鏡映対称のような一定の規則性を有する状態で各々配列されている。 In the present embodiment, these pad electrodes are respectively arranged in a state having substantial mirror image certain regularity, such as symmetrical. すなわち、ペレット102の回路形成面102aをその中心線CLを軸に180度回転させてペレット102の表裏を逆にした場合において、実装基板であるモジュール10 That is, the module 10 in the case where the circuit forming surface 102a of the pellet 102 is rotated 180 degrees and the center line CL in the axial and in the opposite front and back of the pellet 102, a mounting substrate
3からみて回転前の所定パッド位置に対応した位置の近傍に該パッドと同一機能を有するパッドがくるように所要の同種のパッドが複数個互いに結線されて配設され、 3 viewed from the pre-rotation of the pad of the required homologous to the pad comes with the pad the same function in the vicinity of the position corresponding to the predetermined pad positions plurality is being connected arranged to each other,
ペレット102の回転前と回転後とで同一の機能を有するパッドと外部端子との接続がなされるようパッド配列が構成されている。 Pads arranged to connect the pad and the external terminal having the same functions between before and after rotation of the pellet 102 is made is constituted.

本実施例のペレッド102は、第9図に示すように、6 Pereddo 102 of the present embodiment, as shown in FIG. 9, 6
組のボンディングパッド電極を有し、合計12個のボンディングパッド電極112〜123がペレット102の主面102aに形成されている。 It has a set of bonding pad electrode, a total of 12 bonding pad electrode 112 to 123 are formed on the main surface 102a of the pellets 102. ペレット102の左側には電源Vccパッド Power supply Vcc pad on the left side of the pellet 102
112,113,リセットRESパッド114,115,クロックCLKパッド 112 and 113, a reset RES pad 114, the clock CLK pad
116,117が配置されている。 116 and 117 are arranged. ペレット102の右側には、グランドVssパッド118,119,プログラム電圧供給Vppパッド The right side of the pellet 102, ground Vss pad 118 and 119, the program voltage supply Vpp pad
120,121,入出力I/Oパッド122,123が配置されている。 120,121, input-output I / O pads 122 and 123 are arranged. そして、各ボンディングパッド電極において、フェースダウンボンディング方式のパッド電極112,114,116,118,12 In each bonding pad electrodes, the pad electrodes of the face-down bonding method 112,114,116,118,12
0,122と、それの各々に対応するフェースアップボンディング方式のパッド電極113,115,117,119,121,123は互いに電気的に結線されている。 And 0,122, pad electrodes 113,115,117,119,121,123 of face-up bonding method corresponding to that of each of which is electrically connected to each other. 本実施例の場合、2つのクロックCLKパッド116と117は、直接電気配線124によって電気接続されており、その電気配線に対し直列に実施例1で説明した保護回路が接続されている。 In this embodiment, two clock CLK pad 116 and 117 are electrically connected by direct electric wiring 124, the protection circuit is connected as described in Example 1 in series with the electrical wiring. なお、この保護回路は、実施例1で説明したように、それぞれのクロックCLKパッド116とクロックCLKパッド117に直列に接続した態様をとることもできる。 Note that this protection circuit can also take the aspects connected as described, in series with the respective clock CLK pad 116 and the clock CLK pad 117 in Example 1.

また、2つの入出力I/Oパッド122と123は、直接電気配線125によって電気接続されており、その電気配線に対し直列に実施例1で説明した出力バッファ回路,サージ吸収回路が接続されている。 The two input-output I / O pads 122 and 123 are electrically connected by direct electric wiring 125, an output buffer circuit described in Example 1 in series with the electrical wiring, and the surge absorption circuit is connected there. なお、これらの出力バッファ回路,サージ吸収回路は、実施例1で説明したように、それぞれの入出力I/Oパッド122と入出力I/Oパッド1 Note that these output buffer circuit, the surge absorption circuit, as described in Example 1, and each of the input and output I / O pad 122 output I / O pad 1
23に直列に接続した態様をとることもできる。 It can take aspects connected in series to 23.

第8図に示すように、上記ペレット102の各ボンディングパッド電極に対応した外部電極104がICカードに設けられている。 As shown in FIG. 8, the external electrodes 104 corresponding to the bonding pad electrodes of the pellet 102 is provided in the IC card. なお、ICカード103における外部電極のうち、NCで示したものは、ノンコネクション(None Con Of the external electrodes in the IC card 103, those shown in the NC, No connection (None Con
nection)の略号であり、無接続用外部電極で、将来のI Nection) are abbreviations, the external electrode connectionless future I
Cカード機能の展開に備えて設けている予備電極である。 A preliminary electrodes are provided in preparation for deployment of C card function. 現状のICカードにおいては、何ら他の電気回路と接続されていない外部電極である。 At present IC card, an external electrode that is not in any way connected to other electrical circuits.

ところで、上記ペレット102は、第12図〜第13図に示されたように、銀ペースト等の接合剤102bを用いて、モジュール103に対して回路形成面102a側の裏面を該モジュール103に対面させた状態、すなわちフェイスアップ方式で取付けることも可能である。 Meanwhile, the pellets 102, as shown in FIG. 12-FIG. 13, by using a bonding agent 102b such as silver paste, facing the back surface of the circuit forming surface 102a side to the module 103 to the module 103 state of being, ie it is also possible to mount in a face-up manner. このような実装方式で、例えばワイヤボンディングによりモジュール103の端子リード126との電気的導通を図る場合には、以下のようになる。 In this mounting method, for example, when establishing electrical conduction between the terminal lead 126 of the module 103 by wire bonding is as follows.

すなわち、このペレット102の回路形成面102aを第10 That is, the circuit forming surface 102a of the pellets 102 10
図〜第11図に示すフェイスダウンの状態から180度回転させた場合、フェイスダウン実装時に所定配置のリード FIGS to 11 when rotating 180 degrees from the state of face-down as shown in FIG., The read predetermined arrangement when face-down mounting
110と接合された各パッドはフェイスアップ時にはモジュール103の電極端子配列とは整合しなくなる。 Each pad is joined to the 110 is no longer aligned to the electrode terminal array of the module 103 during face-up. したがって、フェイスダウン実装用のペレットはフェイスアップ実装では使用できなくなるおそれがある。 Thus, pellets for face-down mounting there is a possibility that can not be used in a face-up mounting.

しかし、本実施例ではペレット102の回路形成面102a However, in this embodiment the circuit formation surface 102a of the pellet 102
を第9図の中心線CLを軸として180度回転させた状態で、モジュール103からみて回転前の所定パッド位置に対応した位置の近傍に該パッドと同一機能を有するパッドが形成されている。 The while rotating 180 degrees to the center line CL of Fig. 9 as an axis, the pad having the pad and the same function is formed near a position corresponding to a predetermined pad position before rotation when viewed from the module 103. したがって、実装基板であるモジュール103の端子配列あるいはペレット102上のパッド配列を変更することなく、それぞれのパッドと対応する端子リード126とを、金等のワイヤ127を用いたワイヤボンディングにより導通させることが可能となる。 Thus, without changing the pad array on the terminal sequence or pellet 102 of a mounting substrate module 103, and a terminal lead 126 corresponding to the respective pads, thereby conducting the wire bonding using the wire 127 of gold or the like it is possible.

すなわち、第12図〜第13図に示すようなフェイスアップ方式で実装を行う際には、電源Vccパッド113,リセットRESパッド115,クロックCLKパッド117,グランドVssパッド119,プログラム電圧供給Vppパッド121,入出力I/Oパッド123と各端子リード126をボンディングワイヤ127により相互接続すればよいことになる。 That is, when performing mounted face-up manner as shown in FIG. 12-FIG. 13, the power supply Vcc pad 113, a reset RES pad 115, the clock CLK pad 117, ground Vss pad 119, the program voltage supply Vpp pad 121 , it is sufficient interconnected by bonding wires 127 the input and output I / O pad 123 and the terminal lead 126.

このように、実装方式により、端子リード126あるいはワイヤ127の接続されるパッドを選択変更することにより、実装基板であるモジュール103もしくは端子リード126配列を変更することなく、フェイスアップ方式あるいはフェイスダウン方式の各実装方式を単一のペレット102で実現することができる。 Thus, the mounting method, by selecting change the pad connected to the terminal lead 126 or wire 127, without changing the module 103 or the terminal lead 126 sequence is a mounting board, face-up system or face down method it is possible to realize each mounting method of a single pellet 102.

以上のように、本実施例によれば以下の効果を得ることができる。 As described above, it is possible to obtain the following effects according to the present embodiment.

(1) ペレット102の回路形成面102aを第9図中の中心線CLを軸として180度回転させた状態で、モジュール1 (1) the circuit forming surface 102a of the pellets 102 in the state rotated 180 degrees to the center line CL in FIG. 9 as an axis, module 1
03からみて回転前の所定パッド位置に対応した位置の近傍に該パッドと同一機能を有するパッドを形成することにより、ペレット102の回転前と回転後とで同じ機能を持つパッドを外部端子と接続できるので、モジュール10 By near a position corresponding to a predetermined pad position before rotation 03 viewed from forming a pad having the pad and the same function, connect the pads with the same functionality as before and after rotation of the pellets 102 and the external terminal it is possible, module 10
3の端子配列あるいはペレット102上のパッド配列を変更することなく、単一のペレット102でフェイスダウンあるいはフェイスアップのいずれの実装方式も可能となる。 3 without changing the terminal sequence or pad arrangement on the pellets 102, any mounting method of face-down or face-up also possible with a single pellet 102.

(2) 前記(1)により、単一のペレット102で実装の自由度が拡大するため、パッケージ構造の多様化を図ることができる。 (2) by the (1), since the flexibility of implementation with a single pellet 102 is enlarged, it is possible to diversify the package structure.

第14図〜第15図に示すものは、ワイヤボンディング用パッド電極113,115,117,119,121,123に、あらかじめバンプ128aを形成しているフィンガーリード128におけるバンプ128aをワイヤレスボンディングしたものである。 Those shown in FIG. 14-FIG. 15, the wire bonding pad electrodes 113,115,117,119,121,123, is obtained by wireless bonding the bump 128a in the finger leads 128 which forms the pre-bumps 128a.
ICペレット102におけるボンディングパッド電極にあらかじめバンプを形成しておくものに比較してコスト面で有利である。 Which is advantageous in cost as compared to those previously forming bumps to the bonding pad electrode in IC pellet 102. フィンガーリード128の先端部にバンプ128 Bump on the tip portion of the finger leads 128 128
aを形成するには、フィンガーリード128の先端部に突起形状ができるようにフィンガーリードに選択エッチングなどを施こしてフィンガーリードを成形加工することにより行なうことができる。 To form the a can be carried out by molding a finger leads Strain facilities such as selective etching finger leads to allow the projection shape at the tip of the finger leads 128.

〔発明の効果〕 〔Effect of the invention〕

第1の配置状態をもって配置された複数の第1ボンディングパッド電極と、第1ボンディングパッド電極と同種の機能が与えられ第1の配置状態と異なる第2の配置状態をもって配置された複数の第2ボンディングパッド電極とがICペレットの一表面に形成された半導体装置の構造とすることにより、外部端子リードと電気接続するボンディングパッドの選択が可能となる。 A plurality of first bonding pad electrode disposed with a first arrangement state, a plurality of functions of the first bonding pad electrode and the same type are arranged at a second arrangement state different from the first arrangement state given second by the bonding pad electrode is a structure of a semiconductor device formed on one surface of the IC pellet, it is possible to select a bonding pad to an external terminal lead electrically connected. そのため、フェースダウン方式,フェイスアップ方式あるいはワイヤボンディング方式,ワイヤレスボンディング方式などの種々の方式により1つの半導体ペレットと外部端子リードとが電気接続することができる。 Therefore, it is possible to face-down type, the face-up method or a wire bonding method, by various methods, such as wireless bonding method is one of the semiconductor pellet and the external terminal lead electrically connected. それにともない、本発明は、種々の異なる実装方式により各々独自のパッド配置を有する半導体ペレットを別個に用意する必要がなく、単一の半導体ペレットで多種類の実装方式に対応できる。 Along with that, the present invention is separately is not necessary to prepare a semiconductor pellet, each having a unique pad placement by a variety of different mounting methods, it can correspond to various types of mounting systems by a single semiconductor pellet.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図は本発明の一実施例に適用されるペレットのパッド形成状態を示す概略拡大平面図、 第2図はフェイスダウンによるペレットの実装例を示す概略拡大断面図、 第3図はフェイスアップによるペレットの実装例を示す概略拡大断面図、 第4図は実施例のICカード全体を示す平面図、 第5図は第4図のV−V線における拡大断面図、 第6図は電極モジュールを示す拡大平面図である。 Figure 1 is a schematic enlarged plan view showing a pad formed state of pellets applied to an embodiment of the present invention, Figure 2 is a schematic enlarged sectional view showing a mounting example of the pellets by face-down, Fig. 3 is face-up schematic enlarged sectional view showing a mounting example of the pellets according to, Figure 4 is a plan view showing the overall IC card of example, Figure 5 is an enlarged sectional view of line V-V of FIG. 4, FIG. 6 is the electrode module it is an enlarged plan view showing a. 第7図は、本発明の他の実施例であるICカードを示す平面図、 第8図は、第7図に図示されたICカードに組み込まれているテープキャリア方式のモジュールを示す平面図、 第9図は、第8図に図示されたモジュール(配線基板) Figure 7 is a plan view showing an IC card which is another embodiment of the present invention, FIG. 8 is a plan view showing the module of the tape carrier type that is built into the IC card illustrated in FIG. 7, Figure 9 is a module shown in FIG. 8 (a wiring board)
に取り付けられているICペレットを示す平面図、 第10図は、第8図に図示されたモジュールのICペレット及びその周辺の拡大平面図、 第11図は、第10図のXI−XI線に沿った矢視断面図、 第12図は、ワイヤボンディング方式の電気接続を採用したICモジュールの一部拡大裏面図、 第13図は、第12図のXIII−XIII線に沿った矢視断面図、 第14図は、ワイヤレスボンディング方式の電気接続を採用したICモジュールの一部拡大裏面図、 第15図は、第14図のXV−XV線に沿った矢視断面図である。 Plan view of an IC pellet attached to, FIG. 10, IC pellet and enlarged plan view of the periphery of the module illustrated in FIG. 8, FIG. 11, the line XI-XI of FIG. 10 along the cross section taken along, FIG. 12, partially enlarged rear view of an IC module which employs the electrical connection of the wire bonding method, FIG. 13, cross-sectional view taken along the line XIII-XIII of Figure 12 , Fig. 14, partially enlarged rear view of an IC module which employs the electrical connection of the wireless bonding method, FIG. 15 is a sectional view taken along line XV-XV of Figure 14.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川下 智恵 小平市上水本町1450番地 株式会社日立 製作所半導体事業部内 (56)参考文献 特開 昭59−21055(JP,A) 実開 昭62−83672(JP,U) ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Chie Kawashita Kodaira Josuihon-cho, 1450 address Hitachi Seisakusho semiconductor business unit (56) references Patent Sho 59-21055 (JP, a) JitsuHiraku Akira 62-83672 (JP, U)

Claims (13)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】集積回路が形成されている半導体ペレットがICカード用基板に取り付けられている半導体装置において、 前記半導体ペレットの表面に設けられているボンディングパッド電極は、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成されてなり、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電極のそれぞれは、前記半導体ペレットの表面の中心線を軸にして実質的に鏡映対称となるように配置され 1. A semiconductor device in which a semiconductor pellet integrated circuit is formed is mounted on a substrate for an IC card, a bonding pad electrodes provided on a surface of the semiconductor pellet, with a first arrangement state arranged is, the semiconductor and a plurality of first bonding pad electrode connected to a circuit of the pellets above predetermined function through the wiring layer to extend, are arranged at the second arrangement state different from the first arrangement state, the wiring layer wherein it is composed from a connected to a plurality of second bonding pad electrodes on the circuit, each of the connected plurality of first bonding pad electrode to the circuit of the plurality of second bonding pad electrode through the wiring layer through It is positioned to the center line of the semiconductor pellet surface so as to be substantially mirror-symmetrical with the axis 前記複数の第1ボンディングパッド電極または前記複数の第2ボンディングパッド電極のいずれか一方のボンディングパッド電極とそれに対応する外部端子リードとが電気的に導通されていることを特徴とする半導体装置。 The semiconductor device characterized by either one of the bonding pad electrodes of the plurality of first bonding pad electrodes or the plurality of second bonding pad electrode and the external terminal lead corresponding thereto are electrically connected.
  2. 【請求項2】集積回路が形成されている半導体ペレットがICカード用基板に取り付けられている半導体装置において、 前記半導体ペレットの表面に設けられているボンディングパッド電極は、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成されてなり、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電極のそれぞれは、前記半導体ペレットの表面の中心線を介して実質的に平行移動の関係となるように配置 2. A semiconductor device in which a semiconductor pellet integrated circuit is formed is mounted on a substrate for an IC card, a bonding pad electrodes provided on a surface of the semiconductor pellet, with a first arrangement state arranged is, the semiconductor and a plurality of first bonding pad electrode connected to a circuit of the pellets above predetermined function through the wiring layer to extend, are arranged at the second arrangement state different from the first arrangement state, the wiring layer wherein it is composed from a connected to a plurality of second bonding pad electrodes on the circuit, each of the connected plurality of first bonding pad electrode to the circuit of the plurality of second bonding pad electrode through the wiring layer through It is arranged so as to be in the relationship of substantially parallel move through the center line of the semiconductor pellet surface れ、前記複数の第1ボンディングパッド電極または前記複数の第2ボンディングパッド電極のいずれか一方のボンディングパッド電極とそれに対応する外部端子リードとが電気的に導通されていることを特徴とする半導体装置。 Is a semiconductor device characterized by either one of the bonding pad electrodes of the plurality of first bonding pad electrodes or the plurality of second bonding pad electrode and the external terminal lead corresponding thereto are electrically connected .
  3. 【請求項3】集積回路が形成されている半導体ペレットの複数のボンディングパッド電極を複数の外部端リードにボンディングしたのち、前記半導体ペレットおよびその周辺を樹脂封止する半導体装置の製造方法において、 前記半導体ペレットの表面に設けられているボンディングパッド電極は、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成されてなり、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電 3. After bonding the plurality of bonding pad electrode of the semiconductor pellet where the integrated circuit is formed in a plurality of external terminals leads, in the semiconductor pellet and a method of manufacturing a semiconductor device and its periphery sealed with resin, wherein bonding pad electrodes provided on the surface of the semiconductor pellet is disposed with a first arrangement state, and the semiconductor plurality of first bonding pad electrode connected to a circuit of the pellets above predetermined function through the wiring layer to extend the the first arrangement state and have different second arrangement state are arranged, it is composed of a plurality of second bonding pad electrode connected to the circuit through the wiring layer, connected to the circuit through the wiring layer second bonding pads collector and the plurality of first bonding pad electrodes of the plurality 極のそれぞれは、前記半導体ペレットの表面の中心線を軸にして実質的に鏡映対称となるように配置されていることを特徴とする半導体装置の製造方法。 Each pole, a method of manufacturing a semiconductor device characterized by being arranged to be substantially mirror-symmetrical to the center line of the semiconductor pellet surface to the axis.
  4. 【請求項4】集積回路が形成されている半導体ペレットの複数のボンディングパッド電極を複数の外部端リードにボンディングしたのち、前記半導体ペレットおよびその周辺を樹脂封止する半導体装置の製造方法において、 前記半導体ペレットの表面に設けられているボンディングパッド電極は、第1の配置状態をもって配置され、前記半導体ペレット上を延長する配線層を通じて所定の機能の回路に接続された複数の第1ボンディングパッド電極と、前記第1の配置状態と異なる第2の配置状態をもって配置され、前記配線層を通じて前記回路に接続された複数の第2ボンディングパッド電極とから構成されてなり、前記配線層を通じて前記回路に接続された前記複数の第1ボンディングパッド電極と前記複数の第2ボンディングパッド電 4. After bonding the plurality of bonding pad electrode of the semiconductor pellet where the integrated circuit is formed in a plurality of external terminals leads, in the semiconductor pellet and a method of manufacturing a semiconductor device and its periphery sealed with resin, wherein bonding pad electrodes provided on the surface of the semiconductor pellet is disposed with a first arrangement state, and the semiconductor plurality of first bonding pad electrode connected to a circuit of the pellets above predetermined function through the wiring layer to extend the the first arrangement state and have different second arrangement state are arranged, it is composed of a plurality of second bonding pad electrode connected to the circuit through the wiring layer, connected to the circuit through the wiring layer second bonding pads collector and the plurality of first bonding pad electrodes of the plurality 極のそれぞれは、前記半導体ペレットの表面の中心線を介して実質的に平行移動の関係となるように配置されていることを特徴とする半導体装置の製造方法。 Each pole, a method of manufacturing a semiconductor device characterized by being arranged such that the relationship substantially parallel move through the center line of the semiconductor pellet surface.
  5. 【請求項5】前記第1ボンディングパッド電極に、それに対応する外部端子リードをワイヤレスボンディング法により相互接続することを特徴とする特許請求の範囲第3項または第4項記載の半導体装置の製造方法。 To wherein said first bonding pad electrode, a method of manufacturing a semiconductor device of the range the third term of the claims, characterized in that the interconnecting or described fourth term by the external terminal lead wireless bonding method corresponding thereto .
  6. 【請求項6】前記第2ボンディングパッド電極に、それに対応する外部端子リードをボンディングワイヤを用いて相互接続することを特徴とする特許請求の範囲第3項または第4項記載の半導体装置の製造方法。 To wherein said second bonding pad electrode, fabrication of the semiconductor device interconnect range third term of the claims, characterized in that the or described fourth term by using bonding wires external terminal lead for the corresponding Method.
  7. 【請求項7】前記複数の第1ボンディングパッド電極は、必要に応じワイヤレスボンディング法により前記外部端子リードに電気接続されるものであり、 前記複数の第2ボンディングパッド電極は、必要に応じワイヤボンディング法により前記外部端子リードに電気接続されるものであることを特徴とする特許請求の範囲第3項または第4項記載の半導体装置の製造方法。 Wherein said plurality of first bonding pad electrode, which is electrically connected to the external terminal lead by wireless bonding method Optionally the plurality of second bonding pad electrodes, wire bonding necessary the method of manufacturing a semiconductor device claims paragraph 3 or wherein the fourth term, characterized in that the outside terminal leads are intended to be electrically connected by law.
  8. 【請求項8】前記複数の第1ボンディングパッド電極は、バンプ形状を有するものであることを特徴とする特許請求の範囲第3項または第4項記載の半導体装置の製造方法。 Wherein said plurality of first bonding pad electrode, a method of manufacturing a semiconductor device of claims paragraph 3 or described paragraph 4, characterized in that those having a bump shape.
  9. 【請求項9】前記複数の第1ボンディングパッド電極は、電源Vccパッド電極、リセットRESパッド電極、クロックCLKパッド電極、グランドVssパッド電極、プログラム電圧供給Vppパッド電極および入出力I/Oパッド電極を有し、 前記複数の第2ボンディングパッド電極は、前記第1ボンディングパッド電極と同じく、電源Vccパッド電極、 Wherein said plurality of first bonding pad electrodes, the power supply Vcc pad electrode, reset RES pad electrodes, the clock CLK pad electrodes, a ground Vss pad electrodes, a program voltage supply Vpp pad electrode and the input-output I / O pad electrode has the plurality of second bonding pad electrodes, like the first bonding pad electrodes, the power supply Vcc pad electrodes,
    リセットRESパッド電極、クロックCLKパッド電極、グランドVssパッド電極、プログラム電極供給Vppパッド電極および入出力I/Oパッド電極を有することを特徴とする特許請求の範囲第3項または第4項記載の半導体装置の製造方法。 Reset RES pad electrodes, the clock CLK pad electrodes, a ground Vss pad electrode, programs electrode supply Vpp pad electrode and the input-output I / O ranges third term of the claims, characterized in that it comprises a pad electrode or the semiconductor of the fourth Claims manufacturing method of the device.
  10. 【請求項10】前記複数の第1ボンディングパッド電極には、前記クロックCLKパッド電極が含まれており、また、前記複数の第2ボンディングパッド電極にも前記クロックCLKパッド電極が含まれており、前記第1ボンディグパッド電極における前記クロックCLKパッド電極と前記第2ボンディグパッド電極における前記クロックCL The method according to claim 10, wherein said plurality of first bonding pad electrode, wherein the includes a clock CLK pad electrode, also includes a the clock CLK pad electrodes in the plurality of second bonding pad electrodes, wherein in the clock CLK pad electrode and the second a bonding pad electrode in the first a bonding pad electrodes clock CL
    Kパッド電極とは短絡されていることを特徴とする特許請求の範囲第9項記載の半導体装置の製造方法。 Manufacturing method of the patent a semiconductor device in the range 9 claim of claims and K pad electrode, characterized in that it is short-circuited.
  11. 【請求項11】前記クロックCLKパッド電極は、前記複数の第1ボンディグパッド電極にも前記複数の第2ボンディングパッド電極にも含まれており、それぞれのクロックCLKパッド電極には前記半導体ペレットに形成されている集積回路を破壊から防止するための保護回路が結線されていることを特徴とする特許請求の範囲第9項記載の半導体装置の製造方法。 Wherein said clock CLK pad electrode, wherein in the plurality of first a bonding pad electrodes included in the plurality of second bonding pad electrodes, each of the clock CLK pad electrode on the semiconductor pellet manufacturing method of the patent a semiconductor device in the range 9 claim of claims protection circuit for preventing an integrated circuit formed from breakdown, characterized in that it is wired.
  12. 【請求項12】前記複数の第1ボンディグパッド電極には、前記入出力I/Oパッド電極が含まれており、また、 12. The plurality of first a bonding pad electrode is included the output I / O pad electrode, also,
    前記複数の第2ボンディングパッド電極にも前記入出力 Wherein said input to a plurality of second bonding pad electrode
    I/Oパッド電極が含まれており、前記第1ボンディングパッド電極における前記入出力I/Oパッド電極と前記第2ボンディングパッド電極における前記入出力I/Oパッド電極とは短絡されていることを特徴とする特許請求の範囲第9項記載の半導体装置の製造方法。 It includes the I / O pad electrodes, that it is short-circuited to the output I / O pad electrode in the second bonding pad electrode and the input-output I / O pad electrode in the first bonding pad electrode the method of manufacturing a semiconductor device of claims Section 9 wherein.
  13. 【請求項13】前記入出力I/Oパッド電極は、前記複数の第1ボンディングパッド電極にも前記複数の第2にも含まれており、それぞれの入出力I/Oパッド電極には出力バッファ回路および前記半導体ペレットに形成されている集積回路を破壊から防止する入力回路における保護抵抗が結線されていることを特徴とする特許請求の範囲第9項記載の半導体装置の製造方法。 Wherein said input-output I / O pad electrode, wherein in the plurality of first bonding pad electrode is also included in the plurality of second output buffers to respective output I / O pad electrode the method of manufacturing a semiconductor device that the claims Section 9 wherein the protective resistor in the input circuit for preventing an integrated circuit formed on the circuit and the semiconductor pellet from the breakdown has been connected.
JP62101920A 1987-04-27 1987-04-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2633249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62101920A JP2633249B2 (en) 1987-04-27 1987-04-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62101920A JP2633249B2 (en) 1987-04-27 1987-04-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPS63267598A JPS63267598A (en) 1988-11-04
JP2633249B2 true JP2633249B2 (en) 1997-07-23

Family

ID=14313345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62101920A Expired - Fee Related JP2633249B2 (en) 1987-04-27 1987-04-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2633249B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1174197A (en) 1996-12-26 1998-07-31 Hitachi Limited Semiconductor device and method of manufacturing the same
JP2943781B2 (en) * 1997-08-08 1999-08-30 日本電気株式会社 Semiconductor memory
JP4639245B2 (en) * 2008-05-22 2011-02-23 パナソニック株式会社 A semiconductor element and a semiconductor device using the same
JP2011066298A (en) * 2009-09-18 2011-03-31 Renesas Electronics Corp Semiconductor chip and semiconductor device
JP5445300B2 (en) * 2010-04-15 2014-03-19 大日本印刷株式会社 Ic module and ic card
JP2012114241A (en) 2010-11-25 2012-06-14 Renesas Electronics Corp Semiconductor chip and semiconductor device

Also Published As

Publication number Publication date
JPS63267598A (en) 1988-11-04

Similar Documents

Publication Publication Date Title
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
JP3876088B2 (en) Semiconductor chip and multi-chip type semiconductor device
JP3754221B2 (en) Multi-chip type semiconductor device
US6555902B2 (en) Multiple stacked-chip packaging structure
KR100626618B1 (en) Semiconductor chip stack package and related fabrication method
JP2509595B2 (en) Electronic components Patsuke - di- and manufacturing method thereof
US7427535B2 (en) Semiconductor/printed circuit board assembly, and computer system
KR100404373B1 (en) Highly integrated chip-on-chip packaging
KR100459971B1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
KR960003768B1 (en) Stacked chip assembly and the manufacturing process therefor
US6744137B2 (en) Bumped die and wire bonded board-on-chip package
US4891687A (en) Multi-layer molded plastic IC package
JP3688249B2 (en) A method of manufacturing a semiconductor device
US6165814A (en) Thin film capacitor coupons for memory modules and multi-chip modules
JP2537014B2 (en) Li electronic element - Dofure --time package - di
US5438224A (en) Integrated circuit package having a face-to-face IC chip arrangement
US7863723B2 (en) Adhesive on wire stacked semiconductor package
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US20020109221A1 (en) Method of forming a stack of packaged memory die and resulting apparatus
JP2718647B2 (en) The stacked semiconductor package
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US6620648B2 (en) Multi-chip module with extension
US6396136B2 (en) Ball grid package with multiple power/ground planes
KR950005446B1 (en) Plastic-molded-type semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees