JP2628744B2 - Subcode playback device - Google Patents
Subcode playback deviceInfo
- Publication number
- JP2628744B2 JP2628744B2 JP7310289A JP7310289A JP2628744B2 JP 2628744 B2 JP2628744 B2 JP 2628744B2 JP 7310289 A JP7310289 A JP 7310289A JP 7310289 A JP7310289 A JP 7310289A JP 2628744 B2 JP2628744 B2 JP 2628744B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- pack
- item code
- pack data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘツド式デジタルオーデイオテープ
レコーダ(以下、「R−DAT」という)のサブコード再
生装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sub-code reproducing apparatus of a rotary head type digital audio tape recorder (hereinafter, referred to as "R-DAT").
第3図はR−DATのヘツド、ドラムおよび磁気テープ
の配置を示す。図においてA磁気ヘツド(502A)とB磁
気ヘツド(502B)は互いに180゜の角度でドラム(501)
に取り付けられている。磁気テープ(504)は2000r.p.m
で回転する直径30mmのドラム(501)に90゜の巻き付け
角で巻き付けられ、アジマス角の異なる2個の磁気ヘツ
ド(502A),(502B)で磁気テープ(504)の長手方向
に対して斜めに順次トラツクを形成して記録される。FIG. 3 shows the arrangement of the head, drum and magnetic tape of the R-DAT. In the figure, the magnetic head A (502A) and the magnetic head B (502B) are at an angle of 180 ° to each other on the drum (501).
Attached to. 2000r.pm for magnetic tape (504)
Wound at a winding angle of 90 ° around a drum (501) with a diameter of 30 mm rotating at a angle of 90 °. Tracks are sequentially formed and recorded.
第4図は磁気テープ(504)上に信号を記録した時の
磁化パターンを示す図である。図において、矢印(50
6)は磁気テープ(504)の走行方向、矢印(507)は磁
気ヘツドの走査方向で、磁化パターン(トラツク)(50
5A),(505B)はA磁気ヘツド(502A)、B磁気ヘツド
(502B)でそれぞれ記録される。FIG. 4 is a diagram showing a magnetization pattern when a signal is recorded on the magnetic tape (504). In the figure, the arrow (50
6) is the running direction of the magnetic tape (504), the arrow (507) is the scanning direction of the magnetic head, and the magnetization pattern (track) (50
5A) and (505B) are recorded by A magnetic head (502A) and B magnetic head (502B), respectively.
また、第4図は1つのトラツク上(ここでは、(505
A)のみを示す)の信号記録領域の区分を示しており、
オーデイオ信号を記録するPCM領域(510)と、時間情報
等の付加情報(サブコード)を記録するサブコード領域
1,2(511),(512)を有しており、PCM領域(510)は1
28ブロツク、サブコード領域1,2(511),(512)はそ
れぞれ8ブロツクから構成されている。FIG. 4 shows one track (here, (505)
A) shows only the signal recording area.
PCM area (510) for recording audio signals and subcode area for recording additional information (subcode) such as time information
1, 512 (512) and 1 in PCM area (510)
Each of the 28 blocks and the subcode areas 1, 2 (511) and (512) is composed of 8 blocks.
第5図はPCM領域(510)およびサブコード領域(51
1),(512)を構成している1つのブロツクの構成を示
した図で、第1バイトのブロツク同期信号(600)、第
2および第3バイトの識別信号(以下、「IDコード」と
いう)およびブロツクアドレスが記録されているID部
(610)、第4バイトのパリテイチエツクデータ(611)
および第5〜第36バイトのデータ部(620)の計36バイ
トで構成されており、データ部(620)には、PCM領域
(510)では、オーデイオ信号が記録され、サブコード
領域(511),(512)ではサブコードデータが記録され
ている。FIG. 5 shows the PCM area (510) and the subcode area (51).
1) and (512) are diagrams showing the structure of one block constituting a block synchronization signal (600) of the first byte and identification signals of the second and third bytes (hereinafter referred to as "ID code"). ) And an ID section (610) in which a block address is recorded, and parity check data of the fourth byte (611).
And a data portion (620) of the 5th to 36th bytes. The data portion (620) records an audio signal in the PCM area (510), and the subcode area (511). , (512), subcode data is recorded.
本発明はサブコードの再生に関するものであるので、
以下R−DATのサブコードの構成についてさらに説明す
る。Since the present invention relates to subcode playback,
Hereinafter, the configuration of the sub-code of the R-DAT will be further described.
サブコードには、曲内経過時間(P−time)、絶対時
間(A−time)等があり、これらはそれぞれ1つのパツ
クPとして伝送される。The sub-codes include the elapsed time within the music (P-time), the absolute time (A-time), and the like, which are each transmitted as one pack P.
第6図は1つのパツクの構成を示したもので、1つの
パツクはD0からD7までの8バイトで構成され、第1バイ
トD0の先頭には、当該パツクの内容に対応した4ビツト
のアイテムコードが付加されて16種類のアイテムを識別
することができる。サブコードデータは、第1バイトD0
の後半の4ビツトから第7バイトD6に記録され、第8バ
イトD7には で求まるパリテイが記録される。このパリテイD7でその
パツクデータの信頼性チエツクができる。Figure 6 is shows the configuration of one of the packed, one the packed consists of 8 bytes from D 0 to D 7, at the beginning of the first byte D 0, corresponding to the contents of the the packed 4 By adding a bit item code, 16 types of items can be identified. The subcode data is the first byte D 0
Recorded from the second half of the 4-bit to the seventh byte D 6 of the eighth byte D 7 is The parity determined by is recorded. This parity D 7 can reliability checkstop of the packed data.
第7図は、サブコード領域1,2(511),(512)に記
録されるパツクデータP0〜P7の信号配列を示した図であ
る。サブコード領域1,2は、前述のように16ブロツクで
構成されており、各ブロツクのID部(610)には、0か
ら15までのブロツクアドレスが付加されている。Figure 7 is a sub-code area 1 (511) is a diagram showing a signal arrangement of the packed data P 0 to P 7 which is recorded in the (512). The subcode areas 1 and 2 are composed of 16 blocks as described above, and block addresses from 0 to 15 are added to the ID part (610) of each block.
第7図において、ブロツクアドレスは2n,2n+1で表
わされており、nはn=0〜7の整数である。また、P0
〜P6はパツクデータを示し、パツクP7には誤り訂正用冗
長信号が記録される。したがつて、2ブロツクには、7
パツクまでのサブコードが記録可能であり、1トラツク
には7×8=56パツク分のサブコード記録領域が設けら
れている。サブコードは、前述のごとく16種のアイテム
コードにより識別されるので、56パツク分の記録領域を
使つて、任意のパツクを任意回数多重記録することがで
きる。In FIG. 7, the block addresses are represented by 2n, 2n + 1, where n is an integer from n = 0 to 7. Also, P 0
To P 6 represents a the packed data, the redundancy signal for error correction in the packed P 7 is recorded. Therefore, in two blocks, 7
Subcodes up to a pack can be recorded. One track is provided with a subcode recording area for 7 × 8 = 56 packs. Since the subcode is identified by the 16 types of item codes as described above, an arbitrary pack can be multiplex-recorded an arbitrary number of times using a recording area for 56 packs.
第8図に、以上のようなフオーマツトで記録されたサ
ブコードを再生する場合、アイテムコードを検索して所
望のパツクデータを取り出す従来のサブコード再生装置
のブロツク回路図を示す。図において、(201)は磁気
ヘツドで再生したデータを入力する端子、(202)は復
調回路、(203)は8ビツト入出力端子を有するメモ
リ、(204)はパツクデータのパリテイチエツク回路,
(205)はセレクタ、(206)はアイテム指定コードの入
力端子、(207)は一致検出回路、(208)はメモリ制御
回路、(209)はパツクデータの出力端子、(210)はア
イテムサーチスタート信号の入力端子、(211)はクロ
ツク生成回路である。FIG. 8 is a block circuit diagram of a conventional sub-code reproducing apparatus for retrieving desired code data by retrieving an item code when reproducing a sub-code recorded in the above format. In the figure, (201) is a terminal for inputting data reproduced by a magnetic head, (202) is a demodulation circuit, (203) is a memory having an 8-bit input / output terminal, (204) is a parity data circuit for packet data,
(205) is a selector, (206) is an input terminal of an item designation code, (207) is a match detection circuit, (208) is a memory control circuit, (209) is a pack data output terminal, and (210) is an item search start. A signal input terminal (211) is a clock generation circuit.
つぎに動作について説明する。 Next, the operation will be described.
端子(201)より入力された再生データは、復調回路
(202)でもとのデータに復調された後メモリ(203)に
書き込まれる。この時、復調回路(202)からデータ書
き込み用クロツク、およびID情報をメモリ制御回路(20
8)へ入力し、メモリ制御回路(208)は第9図に示すよ
うに、サブコード領域1,2の全ブロツクのサブコードデ
ータが、それぞれ所定のメモリアドレスに対応した領域
に書き込まれるよう制御する。図中の0から55までの数
字はパツクの領域番号(全56パツク分)を示しており、
斜線を施した部分は、誤り訂正用冗長信号が書き込まれ
る領域を示している。The reproduction data input from the terminal (201) is demodulated to the original data by the demodulation circuit (202) and then written to the memory (203). At this time, the clock for data writing and the ID information are transmitted from the demodulation circuit (202) to the memory control circuit (20).
8), and the memory control circuit (208) controls the sub-code data of all the blocks of the sub-code areas 1 and 2 to be written into the areas corresponding to the predetermined memory addresses, as shown in FIG. I do. The numbers from 0 to 55 in the figure indicate the area numbers of the packs (for a total of 56 packs).
The shaded portion indicates the area where the error-correcting redundant signal is written.
つぎに、メモリ(203)に貯えられたパツクデータの
なかから、端子(206)よりアイテムコードを指定して
所望のパツクデータを取り出す動作を説明する。端子
(210)よりアイテムサーチスタート信号を入力し、ク
ロツク生成回路(211)をサーチモードとする。このモ
ードでは、パツクの領域番号0から順に各パツクの第1
バイトD0に含まれるアイテムコードをメモリ(203)か
ら読み出し、一致検出回路(207)で指定したアイテム
コードと一致するか否かのチエツクを一致するまでくり
返えす。そして一致検出回路(207)が一致を検出する
と、クロツク生成回路(211)をサーチモードから読み
出しモードに切り替え、そのアイテムの一致したパツク
の第1バイトD0から順次セレクタ(205)を介して端子
(209)よりパツクデータを出力すると共に、パリテイ
チエツク回路(204)へもそのパツクデータを同時に入
力する。最終バイトD7はセレクタ(205)によりB入
力、すなわちパリテイチエツク結果が選択されて端子
(209)より出力される。Next, an operation of extracting desired packet data from the packet data stored in the memory (203) by designating an item code from the terminal (206) will be described. An item search start signal is input from the terminal (210), and the clock generation circuit (211) is set to the search mode. In this mode, the first area of each pack is sequentially assigned from the area number 0 of the pack.
Reads the item code contained in byte D 0 from the memory (203), repeat until it matches whether the checkstop matches the item code specified by the coincidence detection circuit (207) es. When the coincidence detection circuit (207) detects a match, switch to read mode clock generating circuit (211) from the search mode, through a sequential selector (205) from the first byte D 0 of the packed which matched the item terminal At the same time as outputting the pack data from (209), the pack data is simultaneously input to the parity check circuit (204). Last byte D 7 input B by a selector (205), i.e. Pariteichietsuku result is output from the selected terminal (209).
このチエツク結果とパツクデータをもとにして時間表
示等の処理が図示していないマイクロコンピユータ等に
よりなされる。Processing such as time display is performed by a microcomputer or the like (not shown) based on the check result and the pack data.
以上の動作は、クロツク生成回路(211)およびメモ
リ制御回路(208)により、順次パツクサーチするため
のメモリアドレス生成や、各回路のタイミングクロツク
生成がなされて動作する。The above operation is performed by the clock generation circuit (211) and the memory control circuit (208), which sequentially generate memory addresses for performing a packet search, and generate timing clocks for each circuit.
従来のサブコード再生装置は以上のように構成されて
いるので、アイテムサーチスタート信号が入力されてか
らアイテム検出を開始し、所望のパツクデータを出力す
るまでに、例えば、最後のパツク(パツク領域56)が所
望のパツクデータであつたような場合には、長時間を要
するという問題点があつた。Since the conventional sub-code reproducing apparatus is configured as described above, for example, from the input of an item search start signal to the start of item detection and the output of desired pack data, for example, the last pack (pack area) In the case where 56) is the desired packet data, it takes a long time.
この発明は上記のような問題点を解消するためになさ
れたもので、サーチ時間の短いサブコード再生装置を得
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a subcode reproducing apparatus having a short search time.
この発明に係るサブコード再生装置は、メモリ内に16
種類の各アイテムコードに対応したメモリ領域を設け、
再生パツクデータをメモリに書き込む際にそのパツクの
アイテムコードを検出してそのアイテムコードに対応し
たメモリ領域に書き込むとともに、同時にそのパツクデ
ータのパリテイチエツク行ない、パリテイチエツク結果
がOKの場合には以後同一アイテムコードのパツクデータ
が入力されてもメモリへの書き込みを禁止するように
し、読み出し時は所望のアイテムコードに対応したメモ
リ領域のパツクデータを読み出すようにした点を特徴と
する。The subcode reproducing apparatus according to the present invention has 16
Provide memory areas corresponding to each type of item code,
When the playback pack data is written to the memory, the item code of the pack is detected and written to the memory area corresponding to the item code, and at the same time, the parity check of the pack data is performed.If the parity check result is OK, Thereafter, even if pack data of the same item code is input, writing to the memory is prohibited, and at the time of reading, pack data in a memory area corresponding to a desired item code is read.
この発明におけるメモリは、アイテムコードに対応し
たメモリ領域を設けているので、パツク読み出し時のア
イテム検索時間が不要となり、処理速度の高速化が実現
できる。Since the memory according to the present invention has a memory area corresponding to the item code, it does not require an item search time at the time of reading a pack, thereby realizing a higher processing speed.
また、メモリのアイテムコードに対応した領域へのパ
ツクデータの書き込みは、パリテイチエツク結果がOKと
なつたパツクデータを書き込んだ後は、再書き込みを禁
止しているので、誤つたパツクデータがメモリに書き込
まれることがない。In addition, writing of pack data to the area corresponding to the item code of the memory is prohibited after rewriting the pack data for which the parity check result is OK. Will not be written to.
以下、この発明の一実施例を図について説明する。第
1図において、(1)は再生パツクデータのアイテムコ
ードを保持するためのラツチ、(2)はメモリ制御回
路、(3)は指定されたアイテムコードと、ラツチ
(1)からの出力とを選択するセレクタ、(4)は再生
パツクデータのパリテイチエツク結果を16種類のアイテ
ム別にストアするフラグレジスタで、メモリ(203)は
0から15までのアイテムのパツクデータを記憶する領域
を備えている。An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, (1) is a latch for holding an item code of reproduced packet data, (2) is a memory control circuit, (3) is a designated item code and an output from the latch (1). A selector for selecting, (4) a flag register for storing the parity check result of the reproduced packet data for each of the 16 types of items, and a memory (203) having an area for storing the packet data of 0 to 15 items. .
第2図はメモリ(203)内のパツクデータ記憶領域の
アドレスを示しており、xアドレスは1パツク内のバイ
トNOに対応し、yアドレスはパツクデータのアイテムNO
に対応している。FIG. 2 shows the addresses of the pack data storage area in the memory (203). The x address corresponds to the byte number in one pack, and the y address is the item number of the pack data.
It corresponds to.
このx,yアドレスをメモリ制御回路(2)で生成して
メモリ(203)へ供給することにより、再生データ中の
所望のパツクデータを所定のメモリ領域へ書き込むこと
ができる。すなわち、復調回路(202)は、パツクデー
タの第1バイトの先頭4ビツトパツクのアイテムコード
を抽出してラツチ(1)へ出力し、再生パツクデータの
アイテムコードはラツチ(1)に保持される。メモリ制
御回路(2)は、ラツチ(1)の出力を受けてこれに対
応するyアドレスをメモリ(203)へ供給するととも
に、復調回路(202)からバイトごとに出力されるクロ
ツクをカウントすることによつてxアドレスをカウント
することによつてxアドレスを順次進めてメモリ(20
3)に入力し、順次入力されるパツクデータをメモリ(2
03)へ書き込む。このメモリ(203)への書き込み動作
と同時にパツクデータはパリテイチエツク回路(204)
へ入力されてパリテイチエツクがなされ、そのパリテイ
チエツク結果はフラグレジスタ(4)へ入力される。By generating these x and y addresses in the memory control circuit (2) and supplying them to the memory (203), desired pack data in the reproduced data can be written to a predetermined memory area. That is, the demodulation circuit (202) extracts the first 4-bit item code of the first byte of the packet data and outputs it to the latch (1), and the item code of the reproduced packet data is held in the latch (1). The memory control circuit (2) receives the output of the latch (1), supplies a corresponding y address to the memory (203), and counts the clock output from the demodulation circuit (202) for each byte. The x address is sequentially advanced by counting the x address by the memory (20).
3), and the sequentially input packet data is stored in the memory (2).
Write to 03). At the same time as the write operation to the memory (203), the packet data is transferred to the parity check circuit (204).
The parity check is input to the flag register (4), and the result of the parity check is input to the flag register (4).
このフラグレジスタ(4)は、0から15までのアイテ
ムコードごとに設けられており、初期セツトされた後入
力されるパリテイチエツク結果が順次ストアされる。ラ
ツチ(1)のアイテムコードはセレクタ(3)を介して
フラグレジスタ(4)へ供給され、このアイテムコード
に対応する0〜15のいずれかのフラグレジスタが選択さ
れ、そのパリテイチエツク結果がOKの場合、(以下、
「パリテイOK」という)には、そのアイテムコードのフ
ラグレジスタがリセツトされる。そして、一度、パリテ
イOKのパツクデータが書き込まれたメモリ(203)内の
領域には再度データが書き込まれることのないように、
メモリ制御回路(2)で制御される。すなわち、ラツチ
(1)にストアされたアイテムコードで指定されるフラ
グレジスタ(4)の出力がリセツト状態の時は、メモリ
(203)への書き込みを禁止する。この禁止動作によ
り、パリテイOKのパツクデータがパリテイNGのパツクデ
ータに書き換えられるのを防止している。The flag register (4) is provided for each item code from 0 to 15, and stores the parity check results inputted after the initial setting. The item code of the latch (1) is supplied to the flag register (4) via the selector (3), and any one of the flag registers 0 to 15 corresponding to the item code is selected, and the result of the parity check is OK. In the case of (
In “parity OK”, the flag register of the item code is reset. Then, in order to prevent data from being written again in the area in the memory (203) where the parity OK packet data has been written,
It is controlled by the memory control circuit (2). That is, when the output of the flag register (4) specified by the item code stored in the latch (1) is in a reset state, writing to the memory (203) is prohibited. This prohibition operation prevents the parity OK packet data from being rewritten to the parity NG packet data.
以上のような再生パツクデータの書き込み動作によ
り、メモリ(203)の各アイテムコードに対応した領域
には、パリテイOKのパツクデータのみがストアされるこ
ととなる。パツクデータが記録されていないメモリ領
域、およびパリテイチエツクNGであつたパツクデータが
記録されているメモリ領域は、そのアイテムコードに該
当するフラグレジスタ(4)がリセツトされていないの
で、識別できる。As a result of the operation of writing the reproduction pack data as described above, only the parity OK pack data is stored in the area corresponding to each item code in the memory (203). The memory area in which the pack data is not recorded and the memory area in which the parity data of the parity check NG are recorded can be identified because the flag register (4) corresponding to the item code is not reset.
つぎに、メモリ(203)から所望のパツクデータを読
み出す時は、従来と同様に端子(206)より所望のアイ
テムコードを入力する。この実施例ではアイテムコード
に対応するメモリ(203)のアドレスおよびフラグレジ
スタ(4)の番号があらかじめわかつているので従来の
ようなアイテムサーチをする必要はない。Next, when reading desired packet data from the memory (203), a desired item code is inputted from the terminal (206) as in the conventional case. In this embodiment, since the address of the memory (203) and the number of the flag register (4) corresponding to the item code are known in advance, there is no need to perform the conventional item search.
すなわち、メモリ制御回路(2)は、指定されたアイ
テムに対応するyアドレスを保持したまま、xアドレス
を変化させて所望の8バイトのパツクデータをメモリ
(203)から読み出し、端子(209)より出力する。パリ
テイチエツク結果を出力したい場合は、セレクタ(20
5)のB入力を選択して出力することにより、指定され
たアイテムに対応したパリテイチエツク結果を出力でき
る。パリテイチエツク結果は、すでにわかつているの
で、出力データの先頭にパリテイチエツク結果を送るこ
とにより、受け側でパリテイNGのデータは取り込まない
等の処理が可能となり、受け側の処理負担の軽減にも役
立つ。That is, the memory control circuit (2) reads desired 8-byte packet data from the memory (203) by changing the x address while holding the y address corresponding to the designated item, and from the terminal (209). Output. To output the parity check result, select the selector (20
By selecting and outputting the B input of 5), a parity check result corresponding to the designated item can be output. Since the parity check result has already been passed, sending the parity check result to the beginning of the output data enables processing such as not receiving the parity NG data on the receiving side, thus reducing the processing load on the receiving side Also useful.
なお、上記実施例ではxアドレスおよびyアドレスで
パツクデータを書き込むメモリアドレスを定めたが、ア
イテムコードごとに、パツクデータを記録する領域とア
ドレスとが一対一で対応していれば他のアドレス指定方
法でもよい。In the above embodiment, the memory address for writing the pack data is determined by the x address and the y address. However, if the area where the pack data is recorded and the address correspond one-to-one with each item code, another address is specified. It may be a method.
また、上記実施例では、再生装置について説明した
が、記録再生装置の再生回路部にこの発明を適用するこ
とにより同等の効果が得られることは言うまでもない。Further, in the above-described embodiment, the reproducing apparatus has been described. However, needless to say, the same effect can be obtained by applying the present invention to the reproducing circuit section of the recording / reproducing apparatus.
〔発明の効果〕 以上のように、この発明によれば再生したパツクデー
タをメモリに書き込む際にそのパツクデータのアイテム
を判定し、そのアイテムに基づいて所定のメモリ領域に
パツクデータを書き込むと同時にパリテイチエツクも行
うようにしたので、メモリから所望のパツクデータを短
時間で読み出すことができるDATのサブコード再生装置
が得られる効果がある。[Effects of the Invention] As described above, according to the present invention, when writing reproduced packet data to the memory, the item of the packet data is determined, and the packet data is written to a predetermined memory area based on the item. Since the parity check is also performed, there is an effect that a DAT subcode reproducing apparatus capable of reading out desired packet data from the memory in a short time is obtained.
第1図はこの発明の一実施例によるサブコード再生装置
のブロツク回路図、第2図はこの実施例のメモリマツプ
を示す図、第3図はR−DATのヘツド、ドラム、および
テープの位置関係を示す図、第4図はDATの磁化パター
ンおよび1トラツク上の信号記録領域を示す図、第5図
は1つのブロツク内の信号構成を示す図、第6図はサブ
コード領域を構成する1つのパツクのデータの構成とア
イテムコードの位置を示す図、第7図は1つのトラツク
に記録されるサブコード領域の1,2パツクの構成を示す
図、第8図は従来のサブコード再生装置のブロツク回路
図、第9図はこの従来装置のメモリマツプを示す図であ
る。 (1)……ラツチ、(2)……メモリ制御回路、
(3),(205)……セレクタ、(4)……フラグレジ
スタ、(202)……復調回路、(203)……メモリ、(20
4)……パリテイチエツク回路。 なお、各図中、同一符号は同一または相当部分を示す。FIG. 1 is a block circuit diagram of a subcode reproducing apparatus according to one embodiment of the present invention, FIG. 2 is a diagram showing a memory map of this embodiment, and FIG. 3 is a positional relationship between a head, a drum and a tape of an R-DAT. FIG. 4 is a diagram showing a DAT magnetization pattern and a signal recording area on one track, FIG. 5 is a diagram showing a signal configuration in one block, and FIG. 6 is a diagram showing a subcode area. FIG. 7 shows the data structure of one pack and the position of the item code. FIG. 7 shows the structure of one or two packs of a subcode area recorded in one track. FIG. 8 shows the conventional subcode reproducing apparatus. FIG. 9 is a diagram showing a memory map of the conventional device. (1) Latch, (2) Memory control circuit,
(3), (205) ... selector, (4) ... flag register, (202) ... demodulation circuit, (203) ... memory, (20)
4) ... Pari-tech check circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
フロントページの続き (56)参考文献 特開 昭64−49193(JP,A) 特開 昭63−247977(JP,A) 特開 昭63−96774(JP,A) 特開 昭62−232768(JP,A) 特開 昭61−190755(JP,A) 実開 昭64−31555(JP,U)Continuation of the front page (56) References JP-A-64-49193 (JP, A) JP-A-63-247977 (JP, A) JP-A-63-96774 (JP, A) JP-A-62-232768 (JP) JP-A-61-190755 (JP, A) JP-A-64-31555 (JP, U)
Claims (1)
トラックの一部の領域に、情報データ、情報データの分
類を示すアイテムコード、および当該情報データとアイ
テムコードから生成した誤り検出のための冗長信号とか
らなるn個のパックデータが記録された磁気テープか
ら、m個の回転ヘッドを用いて上記パックデータを再生
するサブコード再生装置であって、アイテムコードごと
にそのパックデータを記憶する領域があらかじめ定めら
れているメモリと、再生されたパックデータの誤り検出
を行う誤り検出手段と、このパックデータの誤り検出結
果をアイテムコードごとにたくわえる記憶手段と、再生
されたパックデータを上記メモリに書き込む際にはその
パックのアイテムコードに対応したメモリ領域にパック
データを書き込むとともに、一度誤りなしと判定された
アイテムコードのパックデータを書き込んだメモリの領
域には、以後の書き込みを禁止する手段と、上記メモリ
からパックデータを読み出す際には、所望のアイテムコ
ードに対応するメモリ領域から記憶されているパックデ
ータを読み出す手段とを備えたサブコード再生装置。1. An information code, an item code indicating a classification of information data, and an error generated from the information data and the item code in a partial area of a track formed obliquely to a longitudinal direction of the tape. A sub-code reproducing apparatus that reproduces the above-mentioned pack data from a magnetic tape on which n pieces of pack data consisting of redundant signals are recorded using m rotary heads, and stores the pack data for each item code. A predetermined memory area, error detecting means for detecting an error in the reproduced pack data, storage means for storing an error detection result of the pack data for each item code, and When writing to memory, write the pack data to the memory area corresponding to the item code of the pack. In the area of the memory in which the pack data of the item code once determined to be error-free is written, means for prohibiting the subsequent writing, and when reading the pack data from the memory, the area corresponding to the desired item code is read. Means for reading pack data stored from a memory area to be read.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7310289A JP2628744B2 (en) | 1989-03-23 | 1989-03-23 | Subcode playback device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7310289A JP2628744B2 (en) | 1989-03-23 | 1989-03-23 | Subcode playback device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02249189A JPH02249189A (en) | 1990-10-04 |
JP2628744B2 true JP2628744B2 (en) | 1997-07-09 |
Family
ID=13508619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7310289A Expired - Lifetime JP2628744B2 (en) | 1989-03-23 | 1989-03-23 | Subcode playback device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2628744B2 (en) |
-
1989
- 1989-03-23 JP JP7310289A patent/JP2628744B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02249189A (en) | 1990-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0272130B1 (en) | Data recording | |
EP0920018A2 (en) | Tape cassette and tape recording and/or reproducing apparatus | |
JP3339044B2 (en) | Digital signal recording method, recording / reproducing method, recording device, recording / reproducing device, and recording medium | |
JP2628744B2 (en) | Subcode playback device | |
JPH09185869A (en) | Recording or reproducing device | |
JPH03203867A (en) | Digital signal processing circuit | |
JPS61236073A (en) | Digital signal recording device | |
JP2651437B2 (en) | Program monitoring device in digital tape recorder | |
JP3045339B2 (en) | Magnetic tape playback device | |
JPS62232768A (en) | Digital signal processor | |
JP2589673B2 (en) | Address data detection device | |
JPH0666106B2 (en) | Error detection circuit | |
JP2661067B2 (en) | Data recorder | |
JPH0770202B2 (en) | Subcode playback device | |
JP2596417B2 (en) | Program monitoring device in digital tape recorder | |
JP2621226B2 (en) | Digital audio tape recorder | |
JP2615716B2 (en) | Digital signal reproduction device | |
JPS61153880A (en) | Recording and reproducing device | |
JPH0439139B2 (en) | ||
KR0126891Y1 (en) | Apparatus for recording and or reproducing digital data | |
JP2621225B2 (en) | Digital audio tape recorder | |
JPH087939B2 (en) | Time axis correction device | |
JPH02281475A (en) | Data recording/reproducing device | |
JPH0675352B2 (en) | Subcode processing device | |
JPH0473336B2 (en) |