JP2622527B2 - DMA controller - Google Patents
DMA controllerInfo
- Publication number
- JP2622527B2 JP2622527B2 JP20085990A JP20085990A JP2622527B2 JP 2622527 B2 JP2622527 B2 JP 2622527B2 JP 20085990 A JP20085990 A JP 20085990A JP 20085990 A JP20085990 A JP 20085990A JP 2622527 B2 JP2622527 B2 JP 2622527B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- transfer
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はDMA(Direct Memory Access)コントローラ
に関する。The present invention relates to a DMA (Direct Memory Access) controller.
従来、DMA転送はブロック単位でまとまったデータを
転送する技術として知られており、転送元のメモリより
転送先のメモリへデータをDMA転送する場合には、第10
図に示すように、ホストからDMAコントローラ1に転送
元のメモリ2の転送開始番地nと転送語数dあるいは転
送元のメモリ2の転送終了番地とを与えている。そし
て、DMAコントローラ1は、DMAリクエスト信号を受ける
と、最初に転送元のメモリ2の転送開始番地nからデー
タを読み出して、このデータを転送先のメモリ3の先頭
番地n′に書き込み、次に転送元のメモリ2及び転送先
のメモリ3の指定アドレスをインクリメント(又はディ
クリメント)した後に、転送元のメモリ2の番地n+1
からデータを読み出して、このデータを転送先のメモリ
3の番地n′+1に書き込み、このような動作を繰り返
してd語分のデータを転送元のメモリ2から転送先のメ
モリ3にDMA転送している。Conventionally, DMA transfer is known as a technique for transferring a set of data in block units. When data is DMA-transferred from a memory at a transfer source to a memory at a transfer destination, a DMA transfer is performed.
As shown in the figure, the host gives the DMA controller 1 a transfer start address n and a transfer word number d of the transfer source memory 2 or a transfer end address of the transfer source memory 2. When the DMA controller 1 receives the DMA request signal, it first reads data from the transfer start address n of the memory 2 of the transfer source, writes this data to the head address n 'of the memory 3 of the transfer destination, and then writes After incrementing (or decrementing) the designated addresses of the transfer source memory 2 and the transfer destination memory 3, the address n + 1 of the transfer source memory 2 is obtained.
, And writes the data to the address n '+ 1 of the memory 3 of the transfer destination, and repeats such an operation to DMA-transfer the data of d words from the memory 2 of the transfer source to the memory 3 of the transfer destination. ing.
また、カメラで被認識物撮像を行って、このカメラか
らの画像データをフレームメモリにマトリックス状に書
き込んだ後に、このフレームメモリから線状に画像デー
タを読み出して処理することにより被認識物を認識する
画像認識システムが提案されている。In addition, an image of an object to be recognized is taken by a camera, and image data from the camera is written in a frame memory in a matrix form. Then, the image data is read out linearly from the frame memory and processed to recognize the object. An image recognition system has been proposed.
上記DMAコントローラ1では、転送元のメモリ2及び
転送先のメモリ3の指定アドレスをインクリメント(又
はディクリメント)しながら転送元のメモリ2から転送
先のメモリ3にデータをDMA転送するので、転送元のメ
モリ2における連続した番地から転送先のメモリ3にデ
ータをシーケンシャルにDMA転送することしかできず、
転送元のメモリ2から転送先のメモリ3にランダムにデ
ータをDMA転送することができない。このため、例え
ば、上記画像認識システムにおいて、フレームメモリ内
の特定のデータを用いてFFT(Fast Fourier Transfer)
演算を行う場合などには、DMAコントローラ1が役に立
たない。しかも、語単位でまとまったデータをDMA転送
するので、そのデータ転送処理はアドレスと語数の両方
で行うことになり処理時間が長くなり、かつ、ハードウ
ェアの構成も複雑になる。The DMA controller 1 DMA-transfers data from the transfer source memory 2 to the transfer destination memory 3 while incrementing (or decrementing) the designated addresses of the transfer source memory 2 and the transfer destination memory 3. Data can only be sequentially DMA-transferred from consecutive addresses in the memory 2 to the transfer-destination memory 3,
Data cannot be randomly transferred from the transfer source memory 2 to the transfer destination memory 3 by DMA. Therefore, for example, in the above-described image recognition system, FFT (Fast Fourier Transfer) is performed using specific data in a frame memory.
The DMA controller 1 is useless when performing calculations. In addition, since the data in units of words is DMA-transferred, the data transfer process is performed using both the address and the number of words, so that the processing time becomes longer and the hardware configuration becomes complicated.
本発明は上記欠点を改善し、転送元のメモリから転送
先のメモリへランダムにデータをDMA転送することがで
きて、高速処理を実現できるDMAコントローラを提供す
ることを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a DMA controller capable of improving the above-mentioned disadvantages and randomly transferring data from a transfer source memory to a transfer destination memory by DMA, thereby realizing high-speed processing.
上記目的を達成するため、本発明は第1図に示すよう
に、データをマトリックス状に記憶した転送元のメモリ
から、転送先のメモリへ前記データをDMA転送するDMAコ
ントローラにおいて、前記転送元のメモリから円形等の
曲線状に切り出すための複数のデータアドレスが予め書
き込まれたアドレス指定用メモリ11と、このアドレス指
定用メモリ11に書き込まれた前記データアドレスを用い
て、前記転送元のメモリから曲線状に切り出すためのア
ドレスを1アドレスづつ順次に前記転送元のメモリに指
定して、前記転送元のメモリから、曲線状に配列される
アドレスのデータを順次に切り出して、前記転送先のメ
モリへDMA転送させるアドレス指定手段12とを備えたも
のである。In order to achieve the above object, the present invention provides a DMA controller which DMA-transfers data from a source memory storing data in a matrix to a destination memory as shown in FIG. A plurality of data addresses for cutting out from the memory into a curve such as a circle are written in advance in the addressing memory 11, and the data addresses written in the addressing memory 11 are used to transfer data from the source memory. Addresses for cutting out in a curved line are sequentially designated one by one in the memory of the transfer source, and data of addresses arranged in a curve are sequentially cut out from the memory of the transfer source, and the memory of the transfer destination is sequentially cut out. Addressing means 12 for performing DMA transfer to the CPU.
アドレス指定用メモリ11には、転送元のメモリから切
り出したい円形等の曲線状の座標データからなる複数の
データアドレスが予め書き込まれ、アドレス指定手段12
が、アドレス指定用メモリ11に書き込まれた前記データ
アドレスを用いて、前記転送元のメモリから曲線状に切
り出すためのデータアドレスを、1アドレスづつ順次に
前記転送元のメモリに指定して切り出し、前記転送先の
メモリへDMA転送させる。In the addressing memory 11, a plurality of data addresses composed of curved coordinate data such as a circle to be cut out from the transfer source memory are written in advance, and the addressing means 12
By using the data address written in the addressing memory 11, a data address for cutting out from the transfer source memory in a curved shape is specified and cut out one by one sequentially in the transfer source memory, and cut out. DMA transfer is performed to the transfer destination memory.
第2図は、本発明の一実施例を示す。 FIG. 2 shows an embodiment of the present invention.
この実施例のDMAコントローラ21は、切出しアドレス
メモリからなるアドレス指定用メモリ22、ポインタ23、
アドレスレジスタ24,25、マルチプレクサ26、テンポラ
リレジスタ27、カウンタ28を有し、転送元のメモリ29及
び転送先のメモリ30とデータバス31,32、アドレスバス3
3で接続されている。The DMA controller 21 according to this embodiment includes an addressing memory 22 including a cut-out address memory, a pointer 23,
It has address registers 24, 25, a multiplexer 26, a temporary register 27, and a counter 28, and has a transfer source memory 29 and a transfer destination memory 30, data buses 31, 32, and an address bus 3.
3 connected.
この実施例は、画像認識システムにおいて、第5図に
示すように、転送元のフレームメモリ29にマトリックス
状に記憶されているデータのうちアドレス(x,y)を中
心とする円形のアドレス(円形をなす線状に配列されて
いるアドレス)に記憶されている円形画像のn個のデー
タD1,D2,D3…を転送先のメモリ30にDMA転送する場合な
どに用いられる。この画像認識システムは、コイン(例
えば100円玉のようなコイン)を判別するシステムであ
り、コインをカメラで撮像してCCDにより光強度に応じ
た画像データに変換し、この画像データをフレームメモ
リ29に書き込んだ後に、処理を行ってコインの認識を行
う。また、コインが100円玉かどうかを判定する際に、
コインの円周データが予めメモリに記憶されているモデ
ル値と一致するかどうかを調べるが、これはフレームメ
モリ29内の画像データよりコインの円周データのみを抜
き出してFFT演算することで角度と強度のスペクトルを
得、このスペクトルをモデル値と比較することにより行
えばよい。この実施例は、上記FFT演算を行うデータの
みをフレームメモリ29からDMA転送する例である。In this embodiment, in the image recognition system, as shown in FIG. 5, a circular address (circular) centered on the address (x, y) among the data stored in a matrix form in the frame memory 29 of the transfer source. Are used for DMA transfer of n pieces of data D 1 , D 2 , D 3, ... Of the circular image stored at the addresses arranged in a linear manner. This image recognition system is a system that discriminates coins (for example, coins such as 100 yen coins). The coins are imaged by a camera, converted into image data according to light intensity by a CCD, and this image data is stored in a frame memory. After writing in 29, processing is performed to recognize the coin. Also, when determining whether a coin is a 100 yen coin,
It is checked whether the coin circumference data matches the model value stored in the memory in advance.This is done by extracting only the coin circumference data from the image data in the frame memory 29 and performing an FFT operation to obtain the angle and the angle. This may be performed by obtaining a spectrum of the intensity and comparing the spectrum with the model value. This embodiment is an example in which only data for performing the FFT operation is DMA-transferred from the frame memory 29.
切出しアドレスメモリ22には、予め、切り出したい円
形の座標のデータ(フレームメモリ29内のコインの円周
データD1,D2,D3…Dmが記憶される円形をなす線状の複数
のアドレスのデータ)(x1,y1)、(x2、y2)、(x3,
y3)、…、(xm,ym)を順次に書き込んでおく。DMAコン
トローラ21は、ホストからDMAリクエスト信号が入力さ
れてデータのDMA転送が要求されると、第3図及び第4
図に示すようにまず、ポインタ23及びカウンタ28の初期
設定を行う。そして、DMAコントローラ21は、基準クロ
ックに同期して切出しアドレスメモリ22においてポイン
タ23により指定された番地から最初のアドレスデータ
(x1,y1)を読み出してアドレスレジスタ24にセット
し、このアドレスレジスタ24のアドレスデータ(x1,
y1)をマルチプレクサ26,アドレスバス33を介して転送
元のメモリ29に出力する。さらに、DMAコントローラ21
は、転送元のメモリ29にリード信号を出力し、メモリ29
におけるアドレスデータ(x1,y1)により指定されたア
ドレスから画像データD1を読み出させる。この画像デー
タD1は、データバス31を介してテンポラリレジスタ27に
転送される。次に、DMAコントローラ21は、次の基準ク
ロックに同期して転送先のメモリ30の先頭番地のデータ
(1)をカウンタ28からアドレスレジスタ25にセット
し、このアドレスレジスタ25のアドレスデータ(1)を
マルチプレクサ26,アドレスバス33を介して転送先のメ
モリ30に出力する。そして、DMAコントローラ21は、転
送先のメモリ30にライト信号を出力して、転送先のメモ
リ30におけるアドレスデータ(1)により指定された先
頭番地に、テンポラリレジスタ27からの画像データD1を
書き込ませる。The cut-out address memory 22 stores in advance a plurality of circular linear addresses in which the data of the coordinates of the circle to be cut out (circular data D 1 , D 2 , D 3 ... Dm of the coins in the frame memory 29 are stored). data) (x 1, y 1) , (x 2, y 2), (x 3,
y 3 ), ..., (xm, ym) are written in order. When a DMA request signal is input from the host and a DMA transfer of data is requested, the DMA controller 21 performs the operations shown in FIGS.
As shown in the figure, first, the pointer 23 and the counter 28 are initialized. Then, the DMA controller 21 reads out the first address data (x 1 , y 1 ) from the address specified by the pointer 23 in the cut-out address memory 22 in synchronization with the reference clock, and sets the read address data in the address register 24. 24 address data (x 1 ,
y 1 ) is output to the transfer source memory 29 via the multiplexer 26 and the address bus 33. In addition, DMA controller 21
Outputs a read signal to the transfer source memory 29,
To read the image data D 1 from the address designated by the address data (x 1, y 1) in the. The image data D 1 is transferred to the temporary register 27 via the data bus 31. Next, the DMA controller 21 sets the data (1) of the start address of the transfer destination memory 30 from the counter 28 to the address register 25 in synchronization with the next reference clock, and the address data (1) of the address register 25 is set. Is output to the transfer destination memory 30 via the multiplexer 26 and the address bus 33. Then, DMA controller 21, the transfer destination memory 30 outputs the write signal, the start address designated by the address data (1) in the transfer destination memory 30, writes the image data D 1 of the the temporary register 27 Let
ここで、上記画像認識システムにおいて、コインはカ
メラにより同じ大きさで撮像されるが、コインとカメラ
との位置関係は一定ではない。したがって、この実施例
において、画像データが転送元のメモリ29内のどの位置
に入るかが不明である(コインの円周データD1,D2,D3…
Dmが転送元のメモリ29内の任意の位置に入る)。そこ
で、この実施例では初期設定の際に、第6図に示すよう
に、転送元のメモリ29において実際に円周データD1,D2,
D3…Dmが入る円形のアドレス34の中心位置を転送元のメ
モリ29内の画像データから予め計算し、この円形アドレ
ス34の中心位置と、円周データD1,D2,D3…Dmが入る基準
となる円形のアドレス35の中心位置との差(dx,dy)を
求めて、第7図に示すように、この差(dx,dy)を切出
しアドレスメモリ22からのアドレスデータに加算器36,3
7で加算する。Here, in the above image recognition system, the coin is imaged by the camera in the same size, but the positional relationship between the coin and the camera is not constant. Therefore, in this embodiment, it is unclear which position in the memory 29 of the transfer source the image data is located (circular data D 1 , D 2 , D 3 ... Of the coins).
Dm enters an arbitrary position in the transfer source memory 29). Therefore, in this embodiment, at the time of the initial setting, as shown in FIG. 6, the circumference data D 1 , D 2 ,
The center position of the circular address 34 in which D 3 ... Dm enters is previously calculated from the image data in the memory 29 of the transfer source, and the center position of the circular address 34 and the circumferential data D 1 , D 2 , D 3 . The difference (dx, dy) from the center position of the circular address 35, which is the reference for entering, is obtained, and this difference (dx, dy) is added to the address data from the extraction address memory 22 as shown in FIG. Container 36,3
Add 7
次に、DMAコントローラ21は、次の基準クロックに同
期してポインタ23及びカウンタ28をインクリメントし、
切出しアドレスメモリ22においてポインタ23により指定
された番地から次のアドレスデータ(x2,y2)を読み出
して、これに加算器36,37で上記差(dx,dy)を加算した
後に、その加算結果をアドレスレジスタ24にセットし、
このアドレスレジスタ24のアドレスデータ(x2+dx,y2
+dy)をマルチプレクサ26,アドレスバス33を介して転
送元のメモリ29に出力する。さらに、DMAコントローラ2
1は、転送元のメモリ29にリード信号を出力し、メモリ2
9におけるアドレスデータ(x2+dx,y2+dy)により指定
されたアドレスから画像データD2を読み出させる。この
画像データD2は、データバス31を介してテンポラリレジ
スタ27に転送される。次に、DMAコントローラ21は、次
の基準クロックに同期して転送先のメモリ30の次の番地
のデータ(2)をカウンタ28からアドレスレジスタ25に
セットし、カウンタ28からアドレスレジスタ25にセット
し、このアドレスレジスタ25のアドレスデータ(2)を
マルチプレクサ26,アドレスバス33を介して転送先のメ
モリ30に出力する。そして、DMAコントローラ21は、転
送先のメモリ30にライト信号を出力して転送先のメモリ
30におけるアドレスデータ(2)により指定された番地
にテンポラリレジスタ27からの画像データD2を書き込ま
せる。Next, the DMA controller 21 increments the pointer 23 and the counter 28 in synchronization with the next reference clock,
The next address data (x 2 , y 2 ) is read from the address specified by the pointer 23 in the cut-out address memory 22, and the difference (dx, dy) is added thereto by the adders 36 and 37, and then the addition is performed. Set the result in address register 24,
The address data of this address register 24 (x 2 + dx, y 2
+ Dy) is output to the transfer source memory 29 via the multiplexer 26 and the address bus 33. In addition, DMA controller 2
1 outputs a read signal to the transfer source memory 29 and
Address data (x 2 + dx, y 2 + dy) in 9 to read the image data D 2 from the address designated by. The image data D 2 is transferred to the temporary register 27 via the data bus 31. Next, the DMA controller 21 sets the data (2) at the next address of the transfer destination memory 30 from the counter 28 to the address register 25 and sets the data from the counter 28 to the address register 25 in synchronization with the next reference clock. The address data (2) of the address register 25 is output to the transfer destination memory 30 via the multiplexer 26 and the address bus 33. Then, the DMA controller 21 outputs a write signal to the transfer destination memory 30, and
The address specified by the address data (2) in 30 to write the image data D 2 from the temporary register 27.
DMAコントローラ21は、以後同様にポインタ23及びカ
ウンタ28をインクリメントしながら転送元のメモリ29に
おけるアドレス(x3+dx,y3+dy)、…、(xm+dx,ym+
dy)に記憶されている画像データD3…Dmを1アドレスづ
つ順次にDMA転送する。DMA controller 21, the address in subsequent Similarly pointer 23 and the counter 28 is incremented while the transfer source memory 29 (x 3 + dx, y 3 + dy), ..., (xm + dx, ym +
sequentially DMA transfers one address at a time the image data D 3 ... Dm stored in dy).
第8図は本発明の他の実施例を示し、第9図はそのタ
イミングチャートを示す。この実施例は上記実施例にお
いて、転送元のメモリ29と転送先のメモリ30とに専用の
アドレスバス33a,33bがそれぞれ設けられた例であり、
アドレスレジスタ24,25の各アドレスデータが個別にア
ドレスバス33a,33bを介して転送元のメモリ29と転送先
のメモリ30とに出力される。この実施例は、上記実施例
と同様に動作し、上記実施例と同一の部分には同一符号
が付してある。FIG. 8 shows another embodiment of the present invention, and FIG. 9 shows a timing chart thereof. This embodiment is an example in which the dedicated address buses 33a and 33b are provided in the transfer source memory 29 and the transfer destination memory 30 in the above-described embodiment, respectively.
Each address data of the address registers 24 and 25 is individually output to the source memory 29 and the destination memory 30 via the address buses 33a and 33b. This embodiment operates in the same manner as the above embodiment, and the same parts as those in the above embodiment are denoted by the same reference numerals.
なお、上記実施例において、アドレス指定用メモリ22
を転送元メモリ29のアドレスポインタとしてではなく、
転送メモリ30のアドレスポインタとして用いても転送元
のメモリ29から転送先のメモリ30へデータをランダムに
DMA転送することができる。また、アドレス指定用メモ
リ22には、転送元のメモリ29又は転送先のメモリ30にお
ける円形のアドレスデータだけではなく、線形、半円形
等の任意の形のアドレスデータを入れてそのアドレスの
データをDMA転送するようにしてもよいが、この発明で
は、曲線状のアドレスデータを対象としている。また、
各構成要素をプログラマブルとすることにより柔軟なDM
Aコントローラを実現してもよい。In the above embodiment, the addressing memory 22 is used.
Not as the address pointer of the source memory 29,
Even when used as an address pointer of the transfer memory 30, data is randomly transferred from the transfer source memory 29 to the transfer destination memory 30.
DMA transfer is possible. In addition, not only circular address data in the transfer source memory 29 or the transfer destination memory 30 but also address data of an arbitrary shape such as linear or semicircular are put into the address designating memory 22, and data of the address is stored. Although DMA transfer may be performed, the present invention targets curved address data. Also,
Flexible DM by making each component programmable
A controller may be realized.
以上のように本発明によれば、データをマトリックス
状に記憶した転送元のメモリから、転送先のメモリへ前
記データをDMA転送するDMAコントローラにおいて、前記
転送元のメモリから円形等の曲線状に切り出すための複
数のデータアドレスが予め書き込まれたアドレス指定用
メモリ11と、このアドレス指定用メモリ11に書き込まれ
た前記データのアドレスを用いて、前記転送元のメモリ
から曲線状に切り出すためのアドレスを1アドレスづつ
順次に前記転送元のメモリに指定して、前記転送元のメ
モリから、曲線状に配列されるアドレスのデータを順次
に切り出して、前記転送先のメモリへDMA転送させるア
ドレス指定手段12とを備えたので、転送元のメモリから
転送先のメモリへランダムにデータをDMA転送すること
ができて画像データのFFT演算などに有効である。さら
に、転送元のメモリから曲線状に複数のデータを1アド
レスづつ順次に切り出して、転送先のメモリへDMA転送
することにより、データ転送処理をアドレスのみで行う
ことができて語数処理のための構成と語数の処理を不要
にでき、構成の簡単化及び高速処理を実現できる。As described above, according to the present invention, in a DMA controller that DMA-transfers the data from a source memory storing data in a matrix to a destination memory, a circular shape such as a circle is formed from the source memory. An addressing memory 11 in which a plurality of data addresses to be cut out are written in advance, and an address for cutting out a curve from the transfer source memory using the address of the data written in the addressing memory 11 Addressing means for sequentially designating the data of the addresses arranged in a curved line from the memory of the transfer source in order and sequentially transferring the data of the addresses arranged in a curved line from the memory of the transfer source to the memory of the transfer destination. 12 so that data can be randomly DMA-transferred from the memory at the transfer source to the memory at the transfer destination. It is effectively etc.. Furthermore, a plurality of data are sequentially cut out from the memory of the transfer source one by one in a curved manner and DMA-transferred to the memory of the transfer destination, so that the data transfer process can be performed only by the address and the number of words can be processed. The processing of the configuration and the number of words can be eliminated, and the configuration can be simplified and high-speed processing can be realized.
第1図は本発明を示すブロック図、第2図は本発明の一
実施例を示すブロック図、第3図は同実施例のタイミン
グチャート、第4図は同実施例の処理フローを示すフロ
ーチャート、第5図及び第6図は同実施例を説明するた
めのブロック図、第7図は同実施例の一部を示すブロッ
ク図、第8図は本発明の他の実施例を示すブロック図、
第9図は同実施例のタイミングチャート、第10図は従来
のDMAコントローラを説明するためのブロック図であ
る。 11……アドレス指定用メモリ、12……アドレス指定手
段。1 is a block diagram showing the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, FIG. 3 is a timing chart of the embodiment, and FIG. 4 is a flowchart showing a processing flow of the embodiment. , FIGS. 5 and 6 are block diagrams for explaining the embodiment, FIG. 7 is a block diagram showing a part of the embodiment, and FIG. 8 is a block diagram showing another embodiment of the present invention. ,
FIG. 9 is a timing chart of the embodiment, and FIG. 10 is a block diagram for explaining a conventional DMA controller. 11 ... Address designation memory, 12 ... Address designation means.
Claims (1)
のメモリから、転送先のメモリへ前記データをDMA転送
するDMAコントローラにおいて、前記転送元のメモリか
ら円形等の曲線状に切り出すための複数のデータアドレ
スが予め書き込まれたアドレス指定用メモリ11と、この
アドレス指定用メモリ11に書き込まれた前記データアド
レスを用いて、前記転送元のメモリから曲線状に切り出
すためのアドレスを1アドレスづつ順次に前記転送元の
メモリに指定して、前記転送元のメモリから、曲線状に
配列されるアドレスのデータを順次に切り出して、前記
転送先のメモリへDMA転送させるアドレス指定手段12と
を備えたことを特徴とするDMAコントローラ。1. A DMA controller for DMA-transferring data from a memory at a transfer source storing data in a matrix to a memory at a transfer destination. Using the addressing memory 11 in which a data address has been written in advance and the data address written in the addressing memory 11, addresses for cutting out in a curved manner from the memory of the transfer source are sequentially sequentially shifted one by one. Address designating means 12 for designating the transfer source memory to sequentially cut out data of addresses arranged in a curve from the transfer source memory and performing DMA transfer to the transfer destination memory. DMA controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20085990A JP2622527B2 (en) | 1990-07-27 | 1990-07-27 | DMA controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20085990A JP2622527B2 (en) | 1990-07-27 | 1990-07-27 | DMA controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0485638A JPH0485638A (en) | 1992-03-18 |
JP2622527B2 true JP2622527B2 (en) | 1997-06-18 |
Family
ID=16431411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20085990A Expired - Fee Related JP2622527B2 (en) | 1990-07-27 | 1990-07-27 | DMA controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2622527B2 (en) |
-
1990
- 1990-07-27 JP JP20085990A patent/JP2622527B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
「インターフェース」10[12]昭59−12 CQ出版,P.302 |
Also Published As
Publication number | Publication date |
---|---|
JPH0485638A (en) | 1992-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4577344A (en) | Vision system | |
US6801958B2 (en) | Method and system for data transfer | |
JP5241384B2 (en) | Distributed shared memory multiprocessor and data processing method | |
US6795075B1 (en) | Graphic processor having multiple geometric operation units and method of processing data thereby | |
JP2622527B2 (en) | DMA controller | |
US6563505B1 (en) | Method and apparatus for executing commands in a graphics controller chip | |
JPH04120652A (en) | Parallel processors | |
JP3270149B2 (en) | Data transfer device | |
RU2308075C1 (en) | Computing machine and a block for processing oncoming requests | |
JPS61177557A (en) | Control system for cache memory | |
JP2752919B2 (en) | How to access shared memory | |
JPH11184456A (en) | Method and device for plotting displaying and navigation system | |
JP2867482B2 (en) | Image processing device | |
JPH01114961A (en) | Directory memory access controller | |
JPS6074074A (en) | Priority control system | |
JPS5856891B2 (en) | information processing system | |
JPH0114608B2 (en) | ||
JPS61288261A (en) | Multiprocessor system | |
JPS59189433A (en) | Data erasing system by direct memory access | |
JPS6170651A (en) | Movement system of data array | |
JPH0769885B2 (en) | Data transfer device | |
JPS62145345A (en) | Control system for direct memory access interval | |
JPS6055454A (en) | Data transfer control system | |
JPH0261745A (en) | Read transfer control system for dmac | |
JPS5999555A (en) | Error processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080411 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |