JP2617013B2 - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JP2617013B2 JP2617013B2 JP2102055A JP10205590A JP2617013B2 JP 2617013 B2 JP2617013 B2 JP 2617013B2 JP 2102055 A JP2102055 A JP 2102055A JP 10205590 A JP10205590 A JP 10205590A JP 2617013 B2 JP2617013 B2 JP 2617013B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring
- lead frame
- ground potential
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置用リードフレームに関するもの
である。Description: TECHNICAL FIELD The present invention relates to a lead frame for a semiconductor device.
第６図は従来の半導体装置用リードフレームを示す上
面図、第７図は第６図のVIIーVII線における断面図であ
る。図において、（１）はリードフレーム本体で、機械
加工またはエッチング加工を施すことにより、位置合わ
せ等に使うガイド孔（２）、半導体素子の電気信号を伝
えるリード配線（３）、トランスファモールド成形時の
樹脂の流れ止めに使われるタイバー（４）が形成されて
いる。リード配線（３）は半導体素子（図示せず）側を
インナーリード（3a）外部の半導体装置実装用基板例え
ばプリント基板とを接続する側をアウターリード（3b）
とで形成されている。タイバー（４）は樹脂封止後の金
型加工により取除かれるので、タイバー（４）により接
続していたリード配線（３）はそれぞれ分離され、イン
ナーリード（3a）からアウターリード（3b）までのそれ
ぞれのリードごとにリード配線（３）が形成される。FIG. 6 is a top view showing a conventional lead frame for a semiconductor device, and FIG. 7 is a sectional view taken along line VII-VII of FIG. In the figure, (1) is a lead frame body, which is machined or etched to provide guide holes (2) used for alignment and the like, lead wires (3) for transmitting electric signals of semiconductor elements, and transfer molding. A tie bar (4) used to stop the resin from flowing is formed. As for the lead wiring (3), the semiconductor element (not shown) side is an inner lead (3a), and the side connecting a semiconductor device mounting substrate, for example, a printed board, is a outer lead (3b).
And formed. Since the tie bar (4) is removed by mold processing after resin sealing, the lead wires (3) connected by the tie bar (4) are separated from each other, from the inner lead (3a) to the outer lead (3b). A lead wiring (3) is formed for each lead.
次に、高速動作時におけるリード配線間のクロストー
クノイズについて述べる。一般に、与えられた回路の長
さが、それに加えられる電圧波の波長に比べ長い場合は
分布定数回路として扱われる。回路長をｌ、パルス立ち
上がり時間をtr、単位長当りの伝搬遅延時間をTdとした
時、 なる場合であり、クロストークノイズとは２本の線路間
の電磁結合、静電結合により発生するノイズのことであ
る。クロストークノイズの波形の特徴としてはノイズの
波高値を示す値が係数K1,K2で表されることである。つ
まり、 であり、ここにおいて、Lmは単位線長当たりの相互イン
ダクタンス、Cmは単位線長当たりの相互キャパシタン
ス、Ｌは単位線長当たりの自己インダクタンス、Ｃは単
位線長当たりの時キャパシタンスを示している。ここ
で、K1,K2について簡単にその特徴を述べる。K2につい
てはその大きさは、Lm/LとCm/Cの大小関係や、回路長ｌ
等に依存することから、適当な配線回路の場合にはK2を
小さく抑えることが可能だが、K1についてはリード配線
間のLm,Cmに起因した有限な値となる。つまり、Lm/LとC
m/Cの大小関係や、回路長ｌ等とは独立した値であるK1
によって表現されるようなクロストークノイズが必ず発
生するということをしめしている。Next, the crosstalk noise between the lead wires at the time of high-speed operation will be described. In general, when the length of a given circuit is longer than the wavelength of a voltage wave applied thereto, it is treated as a distributed constant circuit. When the circuit length l, a pulse rise time t r, and Td propagation delay per unit length, In this case, the crosstalk noise is noise generated by electromagnetic coupling and electrostatic coupling between two lines. A characteristic of the crosstalk noise waveform is that a value indicating the peak value of the noise is represented by coefficients K 1 and K 2 . That is, Where Lm is the mutual inductance per unit line length, Cm is the mutual capacitance per unit line length, L is the self-inductance per unit line length, and C is the hourly capacitance per unit line length. Here, the characteristics of K 1 and K 2 will be briefly described. The magnitude of K 2 depends on the magnitude relationship between Lm / L and Cm / C, and the circuit length l
Since that depends on equal, it is possible to reduce the K 2 in the case of appropriate wiring circuit, but for K 1 becomes a finite value due Lm between the lead wire, the Cm. That is, Lm / L and C
K 1 which is a value independent of the magnitude relationship of m / C, the circuit length l, etc.
This implies that crosstalk noise such as that represented by に よ っ て will always occur.
従来のリードフレームは以上のように構成されていた
ので、リード配線間のLm,Cmがあり、その結果、クロス
トークノイズが発生するという問題点があった。Since the conventional lead frame is configured as described above, there is a problem that Lm and Cm exist between the lead wires, and as a result, crosstalk noise occurs.
この発明は上記のような問題点を解消するためになさ
れたもので、クロストークノイズを減少させることので
きるリードフレームを得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a lead frame capable of reducing crosstalk noise.
この発明に係わるリードフレームは、導電体でなる配
線をリードフレームの各リード配線間にこれと電気的に
絶縁して配設し、上記導電体でなる配線同士を電気的に
接続するとともに、上リードフレームのグランド電位用
のリード配線とも電気的に接続したものである。In the lead frame according to the present invention, the conductor wiring is provided between each lead wiring of the lead frame so as to be electrically insulated therefrom, and the conductor wirings are electrically connected to each other. It is also electrically connected to the lead wiring for the ground potential of the lead frame.
この発明におけるリードフレームのリード配線は、リ
ード配線間に導電体でなる配線が設置されることにより
リード配線の層インダクタンスや相互キャパシタンスが
低下し、その結果、リード配線のクロストークノイズが
低下する。In the lead wiring of the lead frame according to the present invention, the layer inductance and the mutual capacitance of the lead wiring are reduced by providing a wiring made of a conductor between the lead wirings. As a result, the crosstalk noise of the lead wiring is reduced.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図はこの発明の一実施例である半導体装置用リー
ドフレームの上面図、第２図は第１図のII−II線におけ
る断面図、第３図は第２図のIII部の拡大断面図、第４
図は第２図のIV部の拡大断面図、第５図は第１図のＶ部
の拡大断面図を示す。図において、（１）はリードフレ
ーム本体で、機械加工またはエッチング加工を施すこと
により、位置合わせ等に使うガイド孔（２）、半導体素
子の電気信号を伝えるリード配線（３）、トランスファ
モールド成形時の樹脂の流れ止めに使われるタイバー
（４）が形成されている。リード配線（３）は半導体素
子（図示せず）側をインナーリード（3a）、外部の半導
体装置実装用基板例えばプリント基板と接続する側をア
ウターリード（3b）とで形成される。（８）はリード配
線の内グランド電位用リード配線を示す。このリードフ
レームに導電体でなる配線（６）が形成された絶縁フィ
ルム（５）が一体化されている。絶縁フィルム（５）上
の配線（６）は、リード間配線（6a）（第３図）とリー
ド間配線（6a）同士を電気的に接続する部分（第４図）
およびリードフレームのグランド電位用リード配線と電
気的に接続する部分（第５図）より構成される。本実施
例においてはリード間配線（6a）同士を電気的に接続す
る部分は、絶縁フィルム（５）裏面上に形成された接続
用配線（6b）とリード間配線（6a）と接続用配線（6b）
を電気的に結ぶためのスルーホール（７）よりなる。さ
らに、リードフレームのグランド電位用リード配線と電
気的に接続する部分は、リードフレームのグランド電位
用リード配線（８）とスルーホール（７）により電気的
に接続され、これにより絶縁フィルム上のリード間配線
（6a）はリードフレームのグランド電位配線と電気的に
接続されたものとなる。また、タイバー（４）について
は樹脂封止後の金型加工により取り除かれるので、タイ
バー（４）により接続されていたリードフレームのリー
ド配線（３）は分離され、インナーリード（3a）からア
ウターリード（3b）までのそれぞれのリードごとにリー
ド配線（３）が形成される。その結果、半導体装置本体
の内部のリード配線（３）の間に、半導体装置の所定の
グランド電位用リード配線（８）と電気的に接続した導
電体でなる配線（６）が施された半導体装置となる。1 is a top view of a lead frame for a semiconductor device according to an embodiment of the present invention, FIG. 2 is a sectional view taken along the line II-II of FIG. 1, and FIG. 3 is an enlarged sectional view of a part III of FIG. Figure, 4th
FIG. 5 is an enlarged sectional view of a portion IV in FIG. 2, and FIG. 5 is an enlarged sectional view of a portion V in FIG. In the figure, (1) is a lead frame body, which is machined or etched to provide guide holes (2) used for alignment and the like, lead wires (3) for transmitting electric signals of semiconductor elements, and transfer molding. A tie bar (4) used to stop the resin from flowing is formed. The lead wiring (3) is formed of an inner lead (3a) on the semiconductor element (not shown) side and an outer lead (3b) on the side connected to an external semiconductor device mounting substrate such as a printed circuit board. (8) shows a ground potential lead wire among the lead wires. An insulating film (5) on which a wiring (6) made of a conductor is formed is integrated with the lead frame. The wiring (6) on the insulating film (5) is a portion (FIG. 4) for electrically connecting the inter-lead wiring (6a) (FIG. 3) and the inter-lead wiring (6a).
And a portion (FIG. 5) electrically connected to the ground potential lead wiring of the lead frame. In the present embodiment, the portions for electrically connecting the inter-lead wirings (6a) include the connection wiring (6b) formed on the back surface of the insulating film (5), the inter-lead wiring (6a), and the connection wiring ( 6b)
And a through hole (7) for electrically connecting. Further, the portion of the lead frame electrically connected to the ground potential lead wire is electrically connected to the ground potential lead wire (8) of the lead frame through the through-hole (7), whereby the lead on the insulating film is formed. The inter-wiring (6a) is electrically connected to the ground potential wiring of the lead frame. Since the tie bar (4) is removed by die processing after resin sealing, the lead wiring (3) of the lead frame connected by the tie bar (4) is separated, and the inner lead (3a) is separated from the outer lead. A lead wiring (3) is formed for each lead up to (3b). As a result, a wiring (6) made of a conductor electrically connected to a predetermined ground potential lead wiring (8) of the semiconductor device is provided between the lead wirings (3) inside the semiconductor device body. Device.
次に動作について述べる。半導体装置の所定のグラン
ド電位用リード配線（８）と電気的に接続されたリード
配線（３）間の配線（６）がグランド電位に保持でき、
その結果リード配線間にグランド電位が設置される。し
たがって、リード配線（３）の相互インダクタンス（L
m）や相互キャパシタンス（Cm）が低下する。そのた
め、Lm/LとCm/Cとの大小関係や、回路長ｌ等とは独立し
た値である はLm/LとCm/Cが減少するため小さくなり、これによって
表現されるようなクロストークノイズが小さくなる。Next, the operation will be described. A wiring (6) between a lead wiring (3) electrically connected to a predetermined ground potential lead wiring (8) of the semiconductor device can be held at the ground potential;
As a result, a ground potential is set between the lead wires. Therefore, the mutual inductance (L
m) and mutual capacitance (Cm). Therefore, the value is independent of the magnitude relationship between Lm / L and Cm / C, the circuit length l, and the like. Is reduced because Lm / L and Cm / C are reduced, and crosstalk noise as expressed by this is reduced.
また、上記実施例で配線（６）はスルーホール（７）
により電気的に接続され、リード配線（３）間の配線
（６）がグランド電位に保持された場合をしめしたが、
電気的な接続はスルーホール以外の方法による接続であ
ってもよく、例えば、グランド電位用リード配線（８）
とリード配線（３）間の配線（６）を金線などのワイヤ
ーボンドや導電性樹脂やろう材などによる接続であって
もよく、上記実施例と同様の効果を奏する。In the above embodiment, the wiring (6) is a through hole (7).
And the wiring (6) between the lead wirings (3) is held at the ground potential.
The electrical connection may be a connection other than a through-hole method, for example, a ground potential lead wire (8)
The wire (6) between the lead wire (3) and the lead wire (3) may be connected by a wire bond such as a gold wire, a conductive resin, a brazing material, or the like, and the same effect as in the above embodiment can be obtained.
以上のようにこの発明によれば、導電体でなる配線を
リードフレームの各リード配線間にこれと電気的に絶縁
して配設し、上記導電体でなる配線同士を電気的に接続
するとともに、上リードフレームのグランド電位用のリ
ード配線とも電気的に接続したので、半導体装置内のリ
ード配線のクロストークノイズの低いリードフレームが
得られるという効果がある。As described above, according to the present invention, the wiring made of a conductor is disposed between the respective lead wirings of the lead frame so as to be electrically insulated therefrom, and the wirings made of the conductor are electrically connected to each other. Also, since the lead wires for the ground potential of the upper lead frame are also electrically connected, there is an effect that a lead frame with low crosstalk noise of the lead wires in the semiconductor device can be obtained.
第１図はこの発明の一実施例による半導体装置用リード
フレームを示す上面図、第２図は第１図のII−II線にお
ける断面図、第３図，第４図，第５図はそれぞれ第２図
のIII部,IV部および第１図のＶ部の拡大断面図、第６図
は従来のリードフレームを示す上面図、第７図は第６図
のVII−VII線における断面図である。 図において（３）はリード配線、（６）は配線、（6a）
はリード間配線、（6b）は接続用配線、（７）はスルー
ホール、（８）はグランド電位リード配線を示す。 なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a top view showing a lead frame for a semiconductor device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, and FIGS. FIG. 6 is an enlarged cross-sectional view of portions III and IV of FIG. 2 and a portion V of FIG. 1, FIG. 6 is a top view showing a conventional lead frame, and FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. is there. In the figure, (3) is a lead wiring, (6) is a wiring, (6a)
Denotes a lead-to-lead wiring, (6b) denotes a connection wiring, (7) denotes a through hole, and (8) denotes a ground potential lead wiring. In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 御秡如 英也 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社北伊丹製作所内 (72)発明者 寺岡 康宏 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社北伊丹製作所内 (72)発明者 堤 浩幸 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社北伊丹製作所内 (56)参考文献 特開 平２−60155（ＪＰ，Ａ) 特開 昭57−104235（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideya Mikayo 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Machinery Co., Ltd. Kita-Itami Works (72) Inventor Yasuhiro Teraoka 4-1-1 Mizuhara, Itami-shi, Hyogo Address Mitsubishi Electric Corporation Kita-Itami Works (72) Inventor Hiroyuki Tsutsumi 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Corporation Kita-Itami Works (56) References JP-A-2-60155 (JP, A JP-A-57-104235 (JP, A)
Claims (1)
ード配線間にこれと電気的に絶縁して配設し、上記導電
体でなる配線同士を電気的に接続するとともに、上記リ
ードフレームのグランド電位用のリード配線とも電気的
に接続したことを特徴とするリードフレーム。An electric conductor is provided between lead wires of a lead frame so as to be electrically insulated from each other, and the electric wires are electrically connected to each other. A lead frame electrically connected to a lead wiring for a ground potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102055A JP2617013B2 (en) | 1990-04-17 | 1990-04-17 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102055A JP2617013B2 (en) | 1990-04-17 | 1990-04-17 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04751A JPH04751A (en) | 1992-01-06 |
| JP2617013B2 true JP2617013B2 (en) | 1997-06-04 |
Family
ID=14317088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102055A Expired - Fee Related JP2617013B2 (en) | 1990-04-17 | 1990-04-17 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617013B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714976A (en) * | 1993-06-24 | 1995-01-17 | Shinko Electric Ind Co Ltd | Lead frame and semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104235A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Semiconductor device |
| JPH0260155A (en) * | 1988-08-26 | 1990-02-28 | Hitachi Ltd | Semiconductor device |
-
1990
- 1990-04-17 JP JP2102055A patent/JP2617013B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04751A (en) | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089878A (en) | Low impedance packaging | |
| KR100378511B1 (en) | Ball Grid Array Package for Integrated Circuits | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
| US6667560B2 (en) | Board on chip ball grid array | |
| US5495125A (en) | Molded semiconductor device | |
| JP2507476B2 (en) | Semiconductor integrated circuit device | |
| JPH02180056A (en) | Multifunctional grounding surface | |
| JPH11204717A (en) | Semiconductor device and electronic device | |
| US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
| JP2951573B2 (en) | Semiconductor package having separated die pad | |
| JP2617013B2 (en) | Lead frame | |
| JP2663178B2 (en) | Semiconductor device | |
| JP3259217B2 (en) | Noise reduction package | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP2570584B2 (en) | Semiconductor device | |
| JP3302810B2 (en) | Semiconductor device | |
| JP2732659B2 (en) | Package type equipment for high-speed integrated circuits | |
| JP2908918B2 (en) | Thick film thin film hybrid multilayer circuit board | |
| JP2789750B2 (en) | Semiconductor device | |
| JPH05211279A (en) | Hybrid integrated circuit | |
| JPS63258054A (en) | Semiconductor integrated circuit device | |
| KR200161172Y1 (en) | Semiconductor chip | |
| JPH05235250A (en) | Semiconductor device and manufacture thereof | |
| JPH08172158A (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |