JP2607189Y2 - 可変遅延回路の温度補償回路 - Google Patents
可変遅延回路の温度補償回路Info
- Publication number
- JP2607189Y2 JP2607189Y2 JP1993061024U JP6102493U JP2607189Y2 JP 2607189 Y2 JP2607189 Y2 JP 2607189Y2 JP 1993061024 U JP1993061024 U JP 1993061024U JP 6102493 U JP6102493 U JP 6102493U JP 2607189 Y2 JP2607189 Y2 JP 2607189Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay circuit
- circuit
- output
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この考案は、デジタル集積回路
（ＩＣ）、特に温度によって信号伝播遅延時間を調整し
得るＩＣ内の、可変遅延回路の温度補償回路に関するも
のである。
（ＩＣ）、特に温度によって信号伝播遅延時間を調整し
得るＩＣ内の、可変遅延回路の温度補償回路に関するも
のである。
【０００２】
【従来の技術】信号伝播遅延時間とは、ＩＣ内の論理素
子又は他の回路素子をパルスが通過するのに要する時間
をいう。同じＩＣの場合には論理素子及び回路素子の信
号伝播遅延時間は、一般にかなり一様であるが、ＩＣ内
の総ての回路素子の信号伝播遅延時間は、動作温度に応
じて変化する。従来の方法によれば、ＩＣ内にヒータ及
びこのヒータがＩＣに与える熱を制御する回路を内臓
し、ＩＣの信号伝播遅延時間を制御する。つまり、ＩＣ
の温度制御をすることにより、そのＩＣの信号伝播遅延
時間を略一定に調整し得る信号伝播遅延時間制御回路を
実現している。この方法によれば、ＩＣの少なくとも一
部を通過する信号の伝播遅延時間が測定され、基準伝播
遅延時間と比較される。この測定された遅延時間が基準
遅延時間より短い場合には、ヒータの発生する熱を増加
するように制御する。測定された遅延時間が基準遅延時
間より長い場合には、ヒータの発生する熱を減少するよ
うに制御する。
子又は他の回路素子をパルスが通過するのに要する時間
をいう。同じＩＣの場合には論理素子及び回路素子の信
号伝播遅延時間は、一般にかなり一様であるが、ＩＣ内
の総ての回路素子の信号伝播遅延時間は、動作温度に応
じて変化する。従来の方法によれば、ＩＣ内にヒータ及
びこのヒータがＩＣに与える熱を制御する回路を内臓
し、ＩＣの信号伝播遅延時間を制御する。つまり、ＩＣ
の温度制御をすることにより、そのＩＣの信号伝播遅延
時間を略一定に調整し得る信号伝播遅延時間制御回路を
実現している。この方法によれば、ＩＣの少なくとも一
部を通過する信号の伝播遅延時間が測定され、基準伝播
遅延時間と比較される。この測定された遅延時間が基準
遅延時間より短い場合には、ヒータの発生する熱を増加
するように制御する。測定された遅延時間が基準遅延時
間より長い場合には、ヒータの発生する熱を減少するよ
うに制御する。
【０００３】図６に特開平１−１１４０６７に紹介され
ている従来例のブロック図を示している。信号伝播遅延
時間を一定にするＩＣを含むＩＣチップ２２に、測定遅
延回路２０が内臓されている。この測定遅延回路２０
は、ＩＣチップ２２に内臓されているので、測定遅延回
路２０の伝播遅延時間は、チップ２２の温度変化に応じ
てチップ２２内の他の回路と略同様の影響を受ける。Ｉ
Ｃチップと熱的に結合したヒータ２４がＩＣチップを選
択的に加熱して信号伝播遅延時間を調整する。ヒータ２
４は、ＩＣチップ２２上に他の回路と共に実装した集積
加熱素子であることが望ましい。また、ヒータ２４は、
測定遅延回路２０に比較的近い位置に設けられるのが普
通である。これにより、ヒータ２４からの熱により測定
遅延回路２０の温度が変化するまでの時間的遅れを最小
にすることが出来る。金属製リードフレームを用いてい
る代表的なＩＣチップは、比較的熱伝導性が良く、ヒー
タ２４の発生した熱をチップ内の回路に伝えることが出
来る。また、通常プラスチック製又は、セラミック製の
比較的熱絶縁性のパッケージ２６がチップ２２の周囲を
覆っている。このパッケージ２６により、ＩＣチップ２
２の温度を周囲温度に対して高くすることが出来る。こ
のように、ＩＣチップ２２内の総ての回路は接近してお
り、熱伝導性の高い材料で形成されているので、ＩＣチ
ップ内の総ての回路は略同一の温度に維持されている。
また、温度及び電圧のような、チップ内の１つの回路の
信号伝播遅延時間を変化させる要因は、同一のチップ内
の総ての回路に関して略同一になる。従って、例えば測
定遅延回路２０のようなチップ内のどれかの回路の伝播
遅延時間を測定し、その情報からチップの温度を調整す
ることにより、チップ内の総ての回路の伝播遅延時間を
一定に調整することが出来る。測定遅延回路２０からの
伝播遅延時間の測定情報に基づいて、制御手段３０はヒ
ータ２４を制御する。即ち、遅延時間の測定値が所望の
値より短いと、ヒータ２４の発生する熱を増加するよう
に制御する。逆に、測定された伝播遅延時間が所望の値
より長いと、ヒータ２４の発生する熱を減少するように
制御する。このようにして、信号伝播遅延時間が極めて
精密に制御される。図６の基準遅延回路３２は、所望の
伝播遅延時間に相当する基準遅延信号を発生する。遅延
比較回路３４が、基準遅延回路３２からの基準遅延信号
と測定遅延回路２０からの測定遅延信号とを比較する。
遅延比較回路３４の出力は、所望の遅延時間と実際に測
定された遅延時間との時間差に相当する。基準遅延信号
及び測定遅延信号間の関係に基づき、発生する熱をその
まま維持するか又は調整するようにヒータ制御信号によ
りヒータ２４が制御される。マイクロプロセッサを含む
基準遅延時間設定回路４０が所望の基準遅延信号を設定
する。更に、測定遅延回路２０はテスト信号源４２から
のテスト信号に応じて伝播遅延時間を測定する。
ている従来例のブロック図を示している。信号伝播遅延
時間を一定にするＩＣを含むＩＣチップ２２に、測定遅
延回路２０が内臓されている。この測定遅延回路２０
は、ＩＣチップ２２に内臓されているので、測定遅延回
路２０の伝播遅延時間は、チップ２２の温度変化に応じ
てチップ２２内の他の回路と略同様の影響を受ける。Ｉ
Ｃチップと熱的に結合したヒータ２４がＩＣチップを選
択的に加熱して信号伝播遅延時間を調整する。ヒータ２
４は、ＩＣチップ２２上に他の回路と共に実装した集積
加熱素子であることが望ましい。また、ヒータ２４は、
測定遅延回路２０に比較的近い位置に設けられるのが普
通である。これにより、ヒータ２４からの熱により測定
遅延回路２０の温度が変化するまでの時間的遅れを最小
にすることが出来る。金属製リードフレームを用いてい
る代表的なＩＣチップは、比較的熱伝導性が良く、ヒー
タ２４の発生した熱をチップ内の回路に伝えることが出
来る。また、通常プラスチック製又は、セラミック製の
比較的熱絶縁性のパッケージ２６がチップ２２の周囲を
覆っている。このパッケージ２６により、ＩＣチップ２
２の温度を周囲温度に対して高くすることが出来る。こ
のように、ＩＣチップ２２内の総ての回路は接近してお
り、熱伝導性の高い材料で形成されているので、ＩＣチ
ップ内の総ての回路は略同一の温度に維持されている。
また、温度及び電圧のような、チップ内の１つの回路の
信号伝播遅延時間を変化させる要因は、同一のチップ内
の総ての回路に関して略同一になる。従って、例えば測
定遅延回路２０のようなチップ内のどれかの回路の伝播
遅延時間を測定し、その情報からチップの温度を調整す
ることにより、チップ内の総ての回路の伝播遅延時間を
一定に調整することが出来る。測定遅延回路２０からの
伝播遅延時間の測定情報に基づいて、制御手段３０はヒ
ータ２４を制御する。即ち、遅延時間の測定値が所望の
値より短いと、ヒータ２４の発生する熱を増加するよう
に制御する。逆に、測定された伝播遅延時間が所望の値
より長いと、ヒータ２４の発生する熱を減少するように
制御する。このようにして、信号伝播遅延時間が極めて
精密に制御される。図６の基準遅延回路３２は、所望の
伝播遅延時間に相当する基準遅延信号を発生する。遅延
比較回路３４が、基準遅延回路３２からの基準遅延信号
と測定遅延回路２０からの測定遅延信号とを比較する。
遅延比較回路３４の出力は、所望の遅延時間と実際に測
定された遅延時間との時間差に相当する。基準遅延信号
及び測定遅延信号間の関係に基づき、発生する熱をその
まま維持するか又は調整するようにヒータ制御信号によ
りヒータ２４が制御される。マイクロプロセッサを含む
基準遅延時間設定回路４０が所望の基準遅延信号を設定
する。更に、測定遅延回路２０はテスト信号源４２から
のテスト信号に応じて伝播遅延時間を測定する。
【０００４】
【考案が解決しようとする課題】上記の方法で、チップ
温度はほぼ一定に保たれる。しかし、実際には、局所的
な短時間に発生する温度変化については、この方法で対
応できない。本考案では、特に、ＩＣチップ内の可変遅
延回路において、通過する遅延パルスによる自己発熱に
対する温度補償の方法を提供し、局部的な熱変動を安定
にすることを目的としている。
温度はほぼ一定に保たれる。しかし、実際には、局所的
な短時間に発生する温度変化については、この方法で対
応できない。本考案では、特に、ＩＣチップ内の可変遅
延回路において、通過する遅延パルスによる自己発熱に
対する温度補償の方法を提供し、局部的な熱変動を安定
にすることを目的としている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本考案の構成では、論理遅延回路１２と可変遅延回
路Ａ２００とを備え、前記論理遅延回路１２は周波数ｆ
１ のクロック信号ａの周期時間単位の遅延量を担当
し、前記可変遅延回路Ａ２００はクロック信号ａの周期
時間単位未満の遅延量を担当する構成で成る可変遅延回
路の温度補償回路において、上記可変遅延回路Ａ２００
と同一回路構成であり、ＩＣ内で直近に配置させて、発
熱体として使用する可変遅延回路Ｂ２１０を具備し、上
記論理遅延回路１２から出力されるクロック信号ａの周
期時間単位の遅延量で遅延された信号ｃを一方の入力端
に受け、クロック信号ａ若しくはクロック信号ａの周期
時間よりも長い周期時間のクロック信号を他方の入力端
に受けて、両信号を論理積した遅延対象となるパルス信
号ｋを発生する論理積手段（アンドゲート１１）を具備
し、上記可変遅延回路Ａ２００は前記論理積手段から出
力される遅延対象となるパルス信号ｋを受けて、所定に
遅延して出力し、上記論理積手段から出力されるパルス
信号ｋを受けた都度、出力状態を反転するフリップフロ
ップ１３を具備し、前記フリップフロップ１３の出力信
号ｄをクロック信号ａによりシフトするシフト手段（フ
リップフロップ１４，１５，１６）を具備し、前記シフ
ト手段における出力段の出力状態と前段の出力状態とが
異なるときに、当該クロック期間のクロック信号ａであ
る１パルス信号ｊを、発熱体として使用する上記可変遅
延回路Ｂ２１０の入力端へ供給するゲート手段（アンド
ゲート１９）を具備することを特徴とする可変遅延回路
の温度補償回路である。 これにより、可変遅延回路Ａ２
００側を通過する遅延パルス数の変化に拘わらず、全体
の発熱量は一定になる。
に、本考案の構成では、論理遅延回路１２と可変遅延回
路Ａ２００とを備え、前記論理遅延回路１２は周波数ｆ
１ のクロック信号ａの周期時間単位の遅延量を担当
し、前記可変遅延回路Ａ２００はクロック信号ａの周期
時間単位未満の遅延量を担当する構成で成る可変遅延回
路の温度補償回路において、上記可変遅延回路Ａ２００
と同一回路構成であり、ＩＣ内で直近に配置させて、発
熱体として使用する可変遅延回路Ｂ２１０を具備し、上
記論理遅延回路１２から出力されるクロック信号ａの周
期時間単位の遅延量で遅延された信号ｃを一方の入力端
に受け、クロック信号ａ若しくはクロック信号ａの周期
時間よりも長い周期時間のクロック信号を他方の入力端
に受けて、両信号を論理積した遅延対象となるパルス信
号ｋを発生する論理積手段（アンドゲート１１）を具備
し、上記可変遅延回路Ａ２００は前記論理積手段から出
力される遅延対象となるパルス信号ｋを受けて、所定に
遅延して出力し、上記論理積手段から出力されるパルス
信号ｋを受けた都度、出力状態を反転するフリップフロ
ップ１３を具備し、前記フリップフロップ１３の出力信
号ｄをクロック信号ａによりシフトするシフト手段（フ
リップフロップ１４，１５，１６）を具備し、前記シフ
ト手段における出力段の出力状態と前段の出力状態とが
異なるときに、当該クロック期間のクロック信号ａであ
る１パルス信号ｊを、発熱体として使用する上記可変遅
延回路Ｂ２１０の入力端へ供給するゲート手段（アンド
ゲート１９）を具備することを特徴とする可変遅延回路
の温度補償回路である。 これにより、可変遅延回路Ａ２
００側を通過する遅延パルス数の変化に拘わらず、全体
の発熱量は一定になる。
【０００６】
【実施例】図１は本考案の実施例を示す回路図である。
セレクタ１０のセレクト信号ＳがＬレベルの場合、信号
ａとしてＣＬＫＡが選択される。この場合ＣＬＫＡは周
波数ｆ1 のクロックが入力される。信号ａに同期して出
力される論理遅延回路１２の出力ｃがＬレベルに固定さ
れた場合のタイミング図を図２に示す。アンドゲート１
１の入力ｃがＬレベルのため出力ｋもＬレベルを維持す
る。信号ｋがＬレベルのため、それ以後の可変遅延回路
Ａ２００は全てＬレベルとなり、結局、出力ＯＵＴ１は
Ｌレベルのままとなる。一方、信号ａがクロック入力で
あるフリップフロップ１４、１５、１６の出力は全てＬ
レベルとなり、その結果イクスクルーシーブノア１７の
出力ｈの出力はＨレベルになる。このためアンドゲート
１９の出力信号ｊは、信号ａをインバータ１８でインバ
ートした周波数ｆ1 のクロックが出力され可変遅延回路
Ｂ２１０を通して出力ＯＵＴ２に出力される。ここで、
ＯＵＴ１の可変遅延回路Ａ２００とＯＵＴ２の可変遅延
回路Ｂ２１０は全く同一回路であり、ＩＣ内での回路パ
ターンを直近に配置してあり、１セットの回路とみなす
ことができる。このため、ＯＵＴ１側を通過するパルス
数とＯＵＴ２側を通過するパルス数の和が信号ａのパル
ス数と同数になり、熱的に安定した回路となっている。
また、ＯＵＴ１側の回路は、信号を遅延して使用する可
変遅延回路、ＯＵＴ２側の回路は、発熱体としてのみ使
用する回路であり、ＯＵＴ１側と全く同一の可変遅延回
路になっている。以上のようにＯＵＴ１側の可変遅延回
路とＯＵＴ２側の可変遅延回路は、熱的に１セットの回
路とみなせるため、図２で示したような、ＯＵＴ１側は
出力なし、ＯＵＴ２側は出力ｆ1 の出力においても、全
体として出力ｆ1 で動作しているようにみなすことがで
きる。
セレクタ１０のセレクト信号ＳがＬレベルの場合、信号
ａとしてＣＬＫＡが選択される。この場合ＣＬＫＡは周
波数ｆ1 のクロックが入力される。信号ａに同期して出
力される論理遅延回路１２の出力ｃがＬレベルに固定さ
れた場合のタイミング図を図２に示す。アンドゲート１
１の入力ｃがＬレベルのため出力ｋもＬレベルを維持す
る。信号ｋがＬレベルのため、それ以後の可変遅延回路
Ａ２００は全てＬレベルとなり、結局、出力ＯＵＴ１は
Ｌレベルのままとなる。一方、信号ａがクロック入力で
あるフリップフロップ１４、１５、１６の出力は全てＬ
レベルとなり、その結果イクスクルーシーブノア１７の
出力ｈの出力はＨレベルになる。このためアンドゲート
１９の出力信号ｊは、信号ａをインバータ１８でインバ
ートした周波数ｆ1 のクロックが出力され可変遅延回路
Ｂ２１０を通して出力ＯＵＴ２に出力される。ここで、
ＯＵＴ１の可変遅延回路Ａ２００とＯＵＴ２の可変遅延
回路Ｂ２１０は全く同一回路であり、ＩＣ内での回路パ
ターンを直近に配置してあり、１セットの回路とみなす
ことができる。このため、ＯＵＴ１側を通過するパルス
数とＯＵＴ２側を通過するパルス数の和が信号ａのパル
ス数と同数になり、熱的に安定した回路となっている。
また、ＯＵＴ１側の回路は、信号を遅延して使用する可
変遅延回路、ＯＵＴ２側の回路は、発熱体としてのみ使
用する回路であり、ＯＵＴ１側と全く同一の可変遅延回
路になっている。以上のようにＯＵＴ１側の可変遅延回
路とＯＵＴ２側の可変遅延回路は、熱的に１セットの回
路とみなせるため、図２で示したような、ＯＵＴ１側は
出力なし、ＯＵＴ２側は出力ｆ1 の出力においても、全
体として出力ｆ1 で動作しているようにみなすことがで
きる。
【０００７】図３は、信号ＳがＬレベルで、論理遅延回
路１２で論理的にＯＵＴ１の周波数を変動させた時のタ
イミング図である。信号ｃが論理遅延回路１２による出
力で、ＯＵＴ１の一部のクロックを禁止している。一部
のクロックを禁止した信号ｋでフリップフロップ１３を
反転させ、出力信号ｄを周波数ｆ1 の信号ａをクロック
にしてフリップフロップ２個以上で遅延させ、信号ｋの
発生しなかったタイミングを信号ｈをＨレベルにして表
示する。信号ｈがＨレベルの時、周波数ｆ1 の信号ａを
反転させた信号ｉが、アンドゲート１９の出力となり、
ＯＵＴ２出力となる。以上の動作によって、ＯＵＴ１側
を通過する信号数とＯＵＴ２側を通過する信号数を合わ
せると周波数ｆ1 で動作していることになり、ＯＵＴ１
出力が熱的に安定した出力になる。
路１２で論理的にＯＵＴ１の周波数を変動させた時のタ
イミング図である。信号ｃが論理遅延回路１２による出
力で、ＯＵＴ１の一部のクロックを禁止している。一部
のクロックを禁止した信号ｋでフリップフロップ１３を
反転させ、出力信号ｄを周波数ｆ1 の信号ａをクロック
にしてフリップフロップ２個以上で遅延させ、信号ｋの
発生しなかったタイミングを信号ｈをＨレベルにして表
示する。信号ｈがＨレベルの時、周波数ｆ1 の信号ａを
反転させた信号ｉが、アンドゲート１９の出力となり、
ＯＵＴ２出力となる。以上の動作によって、ＯＵＴ１側
を通過する信号数とＯＵＴ２側を通過する信号数を合わ
せると周波数ｆ1 で動作していることになり、ＯＵＴ１
出力が熱的に安定した出力になる。
【０００８】図４は、信号ＳがＨレベルで、信号ａとし
てＣＬＫＢが選択された時を示す。ＣＬＫＢは周波数ｆ
1 の連続クロックであり、ＣＬＫＡの周波数は任意であ
るが、ここではＣＬＫＡをｆ1 ／２としている。論理遅
延回路１２の出力はＨレベルでそれ以後の論理に影響し
ないものとする。信号ｋおよびＯＵＴ１には周波数ｆ1
／２のＣＬＫＡが出力される。信号ｄは信号ｋのパルス
毎に反転する。この信号ｄを信号ａで同期をとりフリッ
プフロップ１４、１５、１６でシフトし、ＯＵＴ２側に
出力するパルスを発生する区間を信号ｈへ出力する。周
波数ｆ1 の信号ａを反転した信号ｉとアンドゲート１９
を通し信号ｊおよびＯＵＴ２を得る。ＯＵＴ２の周波数
はｆ1 ／２となり、ＯＵＴ１と合わせて考えると可変遅
延回路Ａ２００と可変遅延回路Ｂ２１０を合わせた回路
は周波数ｆ１で動作しているのと同等と考えられる。
てＣＬＫＢが選択された時を示す。ＣＬＫＢは周波数ｆ
1 の連続クロックであり、ＣＬＫＡの周波数は任意であ
るが、ここではＣＬＫＡをｆ1 ／２としている。論理遅
延回路１２の出力はＨレベルでそれ以後の論理に影響し
ないものとする。信号ｋおよびＯＵＴ１には周波数ｆ1
／２のＣＬＫＡが出力される。信号ｄは信号ｋのパルス
毎に反転する。この信号ｄを信号ａで同期をとりフリッ
プフロップ１４、１５、１６でシフトし、ＯＵＴ２側に
出力するパルスを発生する区間を信号ｈへ出力する。周
波数ｆ1 の信号ａを反転した信号ｉとアンドゲート１９
を通し信号ｊおよびＯＵＴ２を得る。ＯＵＴ２の周波数
はｆ1 ／２となり、ＯＵＴ１と合わせて考えると可変遅
延回路Ａ２００と可変遅延回路Ｂ２１０を合わせた回路
は周波数ｆ１で動作しているのと同等と考えられる。
【０００９】図５は、信号ＳがＨレベルで、ＣＬＫＡを
１６６ＭＨｚ（周期６ｎｓ）、ＣＬＫＢを２００ＭＨｚ
（５ｎｓ）とした場合のタイミング図を示す。ＯＵＴ１
にはＣＬＫＡと同じ周波数の出力が得られ、ＯＵＴ２に
はＯＵＴ１と合わせてＣＬＫＢと同じ周波数になるよう
な出力信号が得られる。すなわち、この例の場合、３０
ｎｓの期間にＣＬＫＡが５パルス、ＣＬＫＢが６パルス
入力されるため、ＯＵＴ１の出力５パルスに対してＯＵ
Ｔ２で１パルス加算し、ＯＵＴ１とＯＵＴ２を合わせた
時の周波数をＣＬＫＢと等価にしている。この結果、Ｏ
ＵＴ１側、ＯＵＴ２側の双方の出力信号の発数の総和に
よる発熱量は、ＯＵＴ１側をＣＬＫＢの信号が通過し、
ＯＵＴ２側を信号が全く流れなかった場合と同一の発熱
量となる。
１６６ＭＨｚ（周期６ｎｓ）、ＣＬＫＢを２００ＭＨｚ
（５ｎｓ）とした場合のタイミング図を示す。ＯＵＴ１
にはＣＬＫＡと同じ周波数の出力が得られ、ＯＵＴ２に
はＯＵＴ１と合わせてＣＬＫＢと同じ周波数になるよう
な出力信号が得られる。すなわち、この例の場合、３０
ｎｓの期間にＣＬＫＡが５パルス、ＣＬＫＢが６パルス
入力されるため、ＯＵＴ１の出力５パルスに対してＯＵ
Ｔ２で１パルス加算し、ＯＵＴ１とＯＵＴ２を合わせた
時の周波数をＣＬＫＢと等価にしている。この結果、Ｏ
ＵＴ１側、ＯＵＴ２側の双方の出力信号の発数の総和に
よる発熱量は、ＯＵＴ１側をＣＬＫＢの信号が通過し、
ＯＵＴ２側を信号が全く流れなかった場合と同一の発熱
量となる。
【００１０】
【考案の効果】本考案は、以上説明したように、可変遅
延回路で発生する発熱量が安定であるため熱変動による
クロックのジッタを防止でき、安定したクロックを発生
できる。
延回路で発生する発熱量が安定であるため熱変動による
クロックのジッタを防止でき、安定したクロックを発生
できる。
【図１】本考案のブロック図である。
【図２】本考案の一実施例を示すタイミング図である。
【図３】本考案の他の一実施例を示すタイミング図であ
る。
る。
【図４】本考案の他の一実施例を示すタイミング図であ
る。
る。
【図５】本考案の他の一実施例を示すタイミング図であ
る。
る。
【図６】従来の方法のブロック図である。
１０ セレクタ １１、１９ アンドゲート １２ 論理遅延回路 １３、１４、１５、１６ フリップフロップ １７ イクスクルーシーブノア １８ インバータ ２０ 測定遅延回路 ２２ チップ ２４ ヒータ ２６ パッケージ ３０ 制御手段 ３２ 基準遅延回路 ３４ 遅延比較回路 ３６ ヒータ制御回路 ４０ 基準遅延時間設定回路 ４２ テスト信号源 ２００ 可変遅延回路Ａ ２１０ 可変遅延回路Ｂ
Claims (1)
- 【請求項１】 論理遅延回路（１２）と可変遅延回路Ａ
（２００）とを備え、該論理遅延回路（１２）はクロッ
ク信号（ａ）の周期時間単位の遅延量を担当し、該可変
遅延回路Ａ（２００）はクロック信号（ａ）の周期時間
単位未満の遅延量を担当する構成で成る可変遅延回路の
温度補償回路において、該可変遅延回路Ａ（２００）と同一回路構成であり、Ｉ
Ｃ内で直近に配置させて、 発熱体として使用する可変遅
延回路Ｂ（２１０）と、該論理遅延回路（１２）から出力されるクロック信号
（ａ）の周期時間単位の遅延量で遅延された信号（ｃ）
を一方の入力端に受け、該クロック信号（ａ）若しくは
該クロック信号（ａ）の周期時間よりも長い周期時間の
クロック信号を他方の入力端に受けて、両信号を論理積
した遅延対象となるパルス信号（ｋ）を発生する論理積
手段と、 該可変遅延回路Ａ（２００）は該論理積手段から出力さ
れる遅延対象となるパルス信号（ｋ）を受けて、所定に
遅延して出力し、 該論理積手段から出力されるパルス信号（ｋ）を受けた
都度、出力状態を反転するフリップフロップ（１３）
と、 該フリップフロップ（１３）の出力信号（ｄ）を該クロ
ック信号（ａ）によりシフトするシフト手段と、 該シフト手段における出力段の出力状態と前段の出力状
態とが異なるときに、当該クロック期間の該クロック信
号（ａ）である１パルス信号（ｊ）を、発熱体として使
用する該可変遅延回路Ｂ（２１０）の入力端へ供給する
ゲート手段と、 以上を具備することを特徴とする可変遅延回路の温度補
償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993061024U JP2607189Y2 (ja) | 1993-10-18 | 1993-10-18 | 可変遅延回路の温度補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993061024U JP2607189Y2 (ja) | 1993-10-18 | 1993-10-18 | 可変遅延回路の温度補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0725623U JPH0725623U (ja) | 1995-05-12 |
| JP2607189Y2 true JP2607189Y2 (ja) | 2001-04-16 |
Family
ID=13159329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993061024U Expired - Fee Related JP2607189Y2 (ja) | 1993-10-18 | 1993-10-18 | 可変遅延回路の温度補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607189Y2 (ja) |
-
1993
- 1993-10-18 JP JP1993061024U patent/JP2607189Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0725623U (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504749A (en) | Delay pulse generating circuit | |
| US5489864A (en) | Delay interpolation circuitry | |
| US6469493B1 (en) | Low cost CMOS tester with edge rate compensation | |
| KR100218125B1 (ko) | 타이밍 신호 발생 회로 | |
| US6501316B2 (en) | Clock control method and circuit | |
| JPH1065521A (ja) | 多相クロック発生回路 | |
| KR100307683B1 (ko) | Ic 칩을 위한 온도 보상 회로 | |
| JPH095408A (ja) | タイミング信号発生回路 | |
| US6034558A (en) | Method and apparatus for compensating for thermal drift in a logic circuit | |
| WO2006035604A1 (ja) | 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置 | |
| JP3633988B2 (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| JP2607189Y2 (ja) | 可変遅延回路の温度補償回路 | |
| US20010050581A1 (en) | Clock control method and circuit | |
| JP2004072680A (ja) | 半導体集積回路 | |
| JP2002139556A (ja) | 半導体試験装置 | |
| JPH1093406A (ja) | タイミング発生装置 | |
| JP3813814B2 (ja) | 遅延補償回路 | |
| WO2006041063A1 (ja) | タイミング発生器、及び試験装置 | |
| JPH06149408A (ja) | 集積回路装置 | |
| US20020167334A1 (en) | Semiconductor integrated circuit | |
| KR100402928B1 (ko) | 클럭위상시프터의지연오차보정장치 | |
| KR100243903B1 (ko) | 반도체 소자의 내부클럭 발생장치 | |
| KR100296823B1 (ko) | 온도보정용지연회로및가변지연회로 | |
| JP2001116809A (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
| JPH05100763A (ja) | クロツク制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |